CN106960811A - 一种soi硅片的制备方法 - Google Patents

一种soi硅片的制备方法 Download PDF

Info

Publication number
CN106960811A
CN106960811A CN201610016120.XA CN201610016120A CN106960811A CN 106960811 A CN106960811 A CN 106960811A CN 201610016120 A CN201610016120 A CN 201610016120A CN 106960811 A CN106960811 A CN 106960811A
Authority
CN
China
Prior art keywords
silicon chip
soi wafer
soi
preparation
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610016120.XA
Other languages
English (en)
Inventor
李捷
柳清超
刘洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201610016120.XA priority Critical patent/CN106960811A/zh
Publication of CN106960811A publication Critical patent/CN106960811A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种SOI硅片的制备方法，属于SOI晶圆的制备技术领域。该方法是针对已进行离子注入的键合硅片，对其采用超低温剥离技术进行处理，从而获得高质量的SOI硅片。应用该方法不但能够克服利用离子注入剥离法(smart-cut法)或者热微波切割法(TM-SOI)剥离的SOI(Silicon On Insulator)层表面的损伤、表面粗糙现象，同时可以在SOI剥离后不采取任何额外处理就能够获得极高表面平坦度的SOI硅片。

Description

一种SOI硅片的制备方法
技术领域
本发明涉及SOI晶圆的制备技术领域，具体涉及一种SOI硅片的制备方法，适用于对离子注入后的键合硅片进行裂片处理。
背景技术
绝缘层硅SOI(Silicon On Insulator)，即绝缘体上的硅，是一种在常规的单晶硅硅片内埋置一层起绝缘作用的二氧化硅而形成的新型半导体硅材料。SOI材料有以下突出优点：低功耗；低开启电压；高速；与现有集成电路完全兼容且减少工艺程序；耐高温；抗辐射从而减少软件误差。这些优点使得SOI技术在绝大多数硅基集成电路方面具有极其广泛的应用背景，受到了世界各大集成电路制造商和各国政府的高度重视，被公认为“21世纪的硅基集成电路技术”。
目前SOI晶圆的主流制造方法均是基于离子注入剥离法(smart-cut法)的SOI技术，此方法基本描述如下：在两个硅片之中，至少在其中一方形成氧化膜，并在其中一方的硅片上面注入氢离子或稀有气体离子，从而在该硅片内部形成微小气泡层(离子注入层)后，使该以注入离子的面隔着氧化膜贴合另一方硅片，接着加以退火，使贴合面牢固，然后加以剥离处理，以微小气泡层作为劈开面，将其中一方的晶圆薄膜状地剥离，形成SOI。
而目前的剥离技术，主要有两种：一是离子注入剥离法(smart-cut法)，即在两片硅片结合后，通过热处理，将离子注入层做为边界剥离。二是热微波切割法(TM-SOI)，即在两片硅片结合后，通过热微波处理，将离子注入层做为边界剥离。
这两种方法，都是以离子注入层做为边界剥离。但是，在用离子注入剥离法来制作SOI硅片的情况下，在剥离后的SOI硅片表面，存在因离子注入而造成的损伤层，且表面粗糙现象会变得比通常的硅片的镜面大，因此，当利用离子注入剥离法时，需要去除此种损伤层、表面粗糙现象。
虽然这种损伤层，可以利用抛光(polish)去除，但由于抛光的去除量不均匀，会产生SOI层的膜厚均匀性恶化的问题。同时增加了抛光工艺，也相应增加了产品的风险和成本。
所以，在两片硅片结合后，为了去除硅片剥离后形成的损伤层，减小粗糙度，同时，简化工艺，降低成本，因此，需要探寻新的剥离工艺方法，以获得具备极高平坦度、极小表面粗糙度值的硅片表面。
发明内容
本发明的目的在于克服现有技术的不足之处，提供一种SOI硅片的制备方法，应用该方法不但能够克服利用离子注入剥离法(smart-cut法)或者热微波切割法(TM-SOI)剥离的SOI(Silicon On Insulator)层表面的损伤、表面粗糙现象，同时可以在SOI剥离后不采取任何额外处理就能够获得极高表面平坦度的SOI硅片。
为实现上述目的，本发明采用的技术方案是：
一种SOI硅片的制备方法，该方法是针对已注入氢离子的键合硅片，对其采用超低温剥离技术进行处理，从而获得高质量的SOI硅片。该方法具体包括如下步骤：
(1)将注入氢离子的键合硅片装入冷阱中；
(2)键合硅片在-100℃～-500℃条件下进行30～600秒的超低温处理；
(3)将超低温处理后的键合硅片转移到常温反应室，通入温度为20～100℃的氮气，10～300秒后硅片剥离开，清洗后获得SOI硅片。
所述注入氢离子的键合硅片是指利用智能剥离技术(smart-cut技术)获得的键合硅片。
步骤(3)中，所述清洗过程为依次进行的SC1、SC2清洗。
本发明具有如下有益效果：
1、本发明针对利用离子注入法制备的SOI(Silicon On Insulator)键合硅片，利用超低温裂片，相比于之前的高温裂片和微波裂片，没有了抛光这一步工序，节约了成本和时间，大幅度提高了生产效率。
2、由于本发明是针对利用离子注入法制备的SOI键合硅片进行超低温裂片，有广泛的适应性。
3、本发明方法中硅片不与抛光液等过多化学品接触，降低了硅片的受污染的风险，降低了硅片表面的金属离子浓度。
附图说明
图1为利用超低温剥离法获得SOI硅片工艺流程示意图；图中：(a)为通过离子注入法在原始硅晶圆片上形成薄膜层和余质层；(b)为将原始硅晶圆片与目标硅晶圆片键合形成键合结构体；(c)为对键合结构体施以超低温处理；(d)为将超低温处理的硅片通热氮气，薄膜层即转移到目标硅晶圆片上，实现薄膜剥离。
图2为将剥离的薄膜表面进行SC1、SC2清洗，形成洁净的顶层硅。
图中：01-原始硅圆片；02-薄膜层；03-注入离子分离层；04-余质层；05-原始硅晶圆片正表面；06-离子或分子离子；07-目标硅圆片；08-低温；09-冷阱装置；10-键合硅片；11-顶层硅薄膜。
具体实施方式
以下结合附图及实施例详述本发明，但本发明并不限定于此实施方案。
利用超低温剥离法制备SOI硅片：
其工艺流程示意图如图1所示。先利用离子注入法，将离子或分子离子06对着原始硅圆片01的正表面05注入，形成注入离子分离层03，注入离子分离层03将原始硅圆片01上、下分隔为两区：一个为含有注入离子或分子离子06的注入区域，此为薄膜层02；一个为不含注入离子或分子离子06的区域，其定义为余质层04(图1(a))。
如图1(b)所示，利用晶圆键合法，并配合适当的表面等离子体处理，使原始硅圆片01与目标硅圆片07的键合面能够获得足够的键合强度，以将原始硅圆片01与目标硅圆片07相接合成一个键合硅片10。
如图1(c)所示，此薄膜分离效应重点在注入离子分离层03的超低温处理上，先将键合硅片10的温度利用冷阱装置09降温至所需温度，使注入离子分离层03中的离子或分子离子06收缩更紧密排列，同时也降低注入离子分离层03的温度，以利于造成大面积且均匀有效率的薄膜转移。
如图1(d)所示，随后在低温下将键合硅片10从超低温装置中取出，放置在室温中，同时施以比室温略高的气氛中处理。由于注入的离子或分子离子06与硅片的热膨胀系数不一样，在这种温度的巨大差异下，从注入离子分离层03分离开。
最后对上述制得的SOI硅片进行SC1、SC2清洗。
如图2所示，上述利用超低温剥离法制备的SOI硅片在薄膜层02表面状态已具有良好的平坦度和粗糙度，不需进行抛光，即可得到满足后续要求的顶层硅薄膜11。
实施例1
利用离子注入法得到5个直径200mm的键合硅片，将其放入冷阱装置中进行裂片，具体步骤如下：
1、将键合硅片装入冷阱中；
2、硅片在-150℃，持续时间30秒～600秒超低温处理；
3、硅片转移到常温反应室，通入温度20℃～100℃的热氮气，硅片剥离开；
4、将剥离开后的SOI硅片取出，进行SC1、SC2清洗。
经上述方法处理后的SOI硅片测量其总厚度变化(TTV)和均方根微粗糙度(Rms Microroughness)，结果如下表1：
表1
TTV(μm) Rms(nm)
1 0.884 0.315
2 0.865 0.245
3 0.846 0.245
4 0.815 0.312
5 0.945 0.198
平均值 0.871 0.263
比较例1
与实施例1不同之处在于，对离子注入法得到的键合硅片采用微波裂片，然后CMP方式对其进行抛光，具体采用粗抛+精抛方式，得到5个直径200mm的SOI硅片，量测其总厚度变化(TTV)和均方根微粗糙度(Rms Microroughness)，结果如下表2：
表2
TTV(μm) Rms(nm)
1 1.012 0.412
2 1.125 0.342
3 1.245 0.245
4 0.987 0.421
5 1.015 0.624
平均值 1.0768 0.4088
从两个表中数据，可以明确看出采用本发明的超低温剥离法得到SOI的总厚度变化和均方根微粗糙度均不比微波裂片结合CMP方式的差，甚至结果更好。
实施例2
利用离子注入法得到5个直径200mm的键合硅片，将其放入冷阱装置中进行裂片，具体步骤如下：
1、将键合硅片装入冷阱中；
2、硅片在-150℃，持续时间120秒超低温处理；
3、硅片转移到常温反应室，通入温度100℃的热氮气，硅片剥离开；
处理后的SOI硅片量测其总厚度变化(TTV)和均方根微粗糙度(RmsMicroroughness)平均值分别为：0.8498μm、0.3176nm。均不比比较例1中的数值大，因而与比较例1相比能够得到高品质的硅片。
实施例3
利用离子注入法得到5个直径200mm的键合硅片，将其放入冷阱装置中进行裂片，具体步骤如下：
1、将键合硅片装入冷阱中；
2、硅片在-500℃，持续时间30秒超低温处理；
3、硅片转移到常温反应室，通入温度20℃的热氮气，硅片剥离开；
处理后的SOI硅片量测其总厚度变化(TTV)和均方根微粗糙度(RmsMicroroughness)平均值分别为：0.8754μm、0.3018nm。
实施例4
利用离子注入法得到5个直径200mm的键合硅片，将其放入冷阱装置中进行裂片，具体步骤如下：
1、将键合硅片装入冷阱中；
2、硅片在-100℃，持续时间600秒超低温处理；
3、硅片转移到常温反应室，通入温度100℃的热氮气，硅片剥离开；
处理后的SOI硅片量测其总厚度变化(TTV)和均方根微粗糙度(RmsMicroroughness)平均值分别为：0.6871μm、0.2467nm。
以上所述仅为说明本发明的优选实施例，并非用以限定本发明的保护范围；凡其它未脱离发明所公开的精神下所完成的等效改变或修饰，均应包含在所述的专利申请和权利要求范围内。

Claims (4)

1.一种SOI硅片的制备方法，其特征在于：该方法是针对已进行离子注入的键合硅片，对其采用超低温剥离技术进行处理，从而获得高质量的SOI硅片。
2.根据权利要求1所述的SOI硅片的制备方法，其特征在于：该方法具体包括如下步骤：
(1)将注入氢离子的键合硅片装入冷阱中；
(2)键合硅片在-100℃～-500℃条件下进行30～600秒的超低温处理；
(3)将超低温处理后的键合硅片转移到常温反应室，通入温度为20～100℃的氮气，10～300秒后硅片剥离开，清洗后获得SOI硅片。
3.根据权利要求1或2所述的SOI硅片的制备方法，其特征在于：所述注入氢离子的键合硅片是指利用智能剥离技术获得的键合硅片。
4.根据权利要求2所述的SOI硅片的制备方法，其特征在于：步骤(3)中，所述清洗过程为依次进行的SC1、SC2清洗。
CN201610016120.XA 2016-01-12 2016-01-12 一种soi硅片的制备方法 Pending CN106960811A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610016120.XA CN106960811A (zh) 2016-01-12 2016-01-12 一种soi硅片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610016120.XA CN106960811A (zh) 2016-01-12 2016-01-12 一种soi硅片的制备方法

Publications (1)

Publication Number Publication Date
CN106960811A true CN106960811A (zh) 2017-07-18

Family

ID=59480641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610016120.XA Pending CN106960811A (zh) 2016-01-12 2016-01-12 一种soi硅片的制备方法

Country Status (1)

Country Link
CN (1) CN106960811A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085509A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种均匀性厚膜soi硅片的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214400A (ja) * 2002-12-27 2004-07-29 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
EP1981065A1 (en) * 2005-12-27 2008-10-15 Shin-Etsu Chemical Company, Ltd. Process for producing soi wafer and soi wafer
CN104701239A (zh) * 2006-11-10 2015-06-10 信越化学工业株式会社 半导体衬底的制造方法
CN104956464A (zh) * 2013-02-01 2015-09-30 信越半导体株式会社 Soi晶圆的制造方法以及soi晶圆

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214400A (ja) * 2002-12-27 2004-07-29 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法
EP1981065A1 (en) * 2005-12-27 2008-10-15 Shin-Etsu Chemical Company, Ltd. Process for producing soi wafer and soi wafer
CN104701239A (zh) * 2006-11-10 2015-06-10 信越化学工业株式会社 半导体衬底的制造方法
CN104956464A (zh) * 2013-02-01 2015-09-30 信越半导体株式会社 Soi晶圆的制造方法以及soi晶圆

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085509A (zh) * 2018-01-26 2019-08-02 沈阳硅基科技有限公司 一种均匀性厚膜soi硅片的制备方法

Similar Documents

Publication Publication Date Title
CN108493334B (zh) 一种薄膜异质结构的制备方法
JP3385972B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JPWO2003049189A1 (ja) 貼り合わせウェーハおよび貼り合わせウェーハの製造方法
TWI492275B (zh) The method of manufacturing the bonded substrate
CN105140171B (zh) 一种绝缘体上材料的制备方法
CN110880920B (zh) 异质薄膜结构的制备方法
CN105190835A (zh) 混合基板的制造方法和混合基板
CN102184882A (zh) 一种形成复合功能材料结构的方法
WO2002084738A1 (fr) Plaquette de silicium sur isolant et procede de fabrication associe
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
CN101101891A (zh) 绝缘体上硅及其制备工艺
CN113421848B (zh) 一种功率绝缘体上的硅衬底的制备工艺
WO2006109614A1 (ja) Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ
CN101312125B (zh) 制备半导体衬底的方法
WO2014032346A1 (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
CN100585800C (zh) 粘结的晶片的制造方法
TW201908124A (zh) 高熱傳導性之元件基板及其製造方法
CN104867814B (zh) Ge薄膜键合制备绝缘层上锗的方法
CN100539025C (zh) 制备半导体衬底的方法
CN103026460A (zh) 用于制备多层式晶体结构的方法
CN102832160A (zh) 一种soi硅片的制备方法
CN104956464B (zh) Soi晶圆的制造方法以及soi晶圆
CN103311172A (zh) Soi衬底的形成方法
CN106960811A (zh) 一种soi硅片的制备方法
CN106653677A (zh) 一种soi片的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170718

RJ01 Rejection of invention patent application after publication