CN100539025C - 制备半导体衬底的方法 - Google Patents

制备半导体衬底的方法 Download PDF

Info

Publication number
CN100539025C
CN100539025C CNB2007101011624A CN200710101162A CN100539025C CN 100539025 C CN100539025 C CN 100539025C CN B2007101011624 A CNB2007101011624 A CN B2007101011624A CN 200710101162 A CN200710101162 A CN 200710101162A CN 100539025 C CN100539025 C CN 100539025C
Authority
CN
China
Prior art keywords
wafer
active layer
ion
hydrogen
hydrogen ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007101011624A
Other languages
English (en)
Other versions
CN101071767A (zh
Inventor
村上贤史
森本信之
西畑秀树
远藤昭彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN101071767A publication Critical patent/CN101071767A/zh
Application granted granted Critical
Publication of CN100539025C publication Critical patent/CN100539025C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

提供了一种甚至在无氧化物膜晶片中抑制缺陷如空穴或气泡出现的方法，其中将氢离子注入表面上无氧化物膜的活性层晶片以形成氢离子注入层，注入不同于氢的其它离子直到自氢离子注入表面侧的深度比氢离子注入层浅的位置，将活性层晶片层压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落。

Description

制备半导体衬底的方法
技术领域
本发明涉及一种制备半导体衬底的方法，更确切地说涉及一种在不使用氧化物膜的条件下利用层压方法直接使硅片彼此层压制备半导体衬底的方法。
背景技术
最近，具有其中硅层或所谓的SOI层形成在氧化物膜上的SOI结构的半导体衬底作为高性能LSI晶片用于电子设备，原因在于它们能够适应设备加速并且耗能低，具有优异的耐压、耐环境等性能。特别地，其为生产高度集成半导体设备方面具有较高质量的SOI晶片所需要，因此其越来越为通过薄化埋置氧化物膜，例如与传统相比厚度最薄达约20nm或不使用氧化物膜直接层压硅片生产层压晶片所需求。
至于SOI结构的半导体衬底，公知的有所谓的SIMOX方法和称为层压的方法，在前述方法中氧离子以高浓度注入硅片中，然后在较高温度下进行热处理以在其内部形成氧化物膜。在层压方法中，氧化物膜在下述至少一个晶片上形成：用于形成SOI层的活性层晶片和用于车削(turning)支撑衬底的支撑衬底晶片，而且活性层晶片通过氧化物膜层压在衬底晶片上，然后使活性层晶片薄化以产生其中SOI层形成在作为绝缘层的埋置氧化物膜上的半导体衬底。
此外，层压方法可分类为研磨和抛光法、PACE(等离子辅助化学蚀刻)法、离子注入剥落方法(又称为Smart Cut(注册商标))、ELTRAN法等。其中，基于活性层结晶性良好、活性层厚度均匀性良好和表面平整度良好等优点，离子注入剥落方法常常被采用。
针对不使用氧化物膜使硅片直接彼此层压的情况，图1给出了通过离子注入剥落方法生产半导体衬底的步骤。具体是，预先提供用于活性层的晶片1和用于支撑衬底的晶片2(步骤(a))，在这些晶片(在列举的实施方案中，晶片1用于活性层)的至少一个中注入氢离子(或惰性气体离子)以在用于活性层的晶片1内部形成离子注入层3(步骤(b))。下一步，将用于活性层的晶片1的注入离子的一面层压到支撑衬底晶片2上(步骤(c))，之后，进行剥落热处理以使活性层晶片1利用离子注入层3作为分离面(剥落面)局部剥落(步骤(d))，然后再次进行氧化处理以除去在活性层表面形成的损坏层(步骤(e))，并且进行除去所形成的氧化物膜4的步骤(f)和平坦化处理以产生其中硅层5形成在用于支撑衬底的晶片2上的半导体衬底6(步骤(g))。
在通过离子注入剥落方法生产层压晶片过程中，没有形成氧化物膜的晶片的制备通过在两个晶片上都不形成氧化物膜条件下使活性层晶片和支撑衬底晶片彼此层压进行。
但是，当晶片在不形成埋置的氧化物膜条件下制备时，如果剥落热处理在晶片层压后进行，在支撑衬底晶片和活性层晶片之间产生气泡或空穴。
也就是说，当半导体衬底通过传统层压方法制备时，缺陷如空穴、气泡可在层压界面产生。随着两个半导体衬底之间存在的埋置氧化物膜厚度变薄，这些空穴或气泡缺陷存在更频繁发生的趋势，特别在无氧化物膜的层压半导体晶片生产中发展为一个严重问题。
由于空穴或气泡随着两个半导体衬底之间存在的埋置氧化物膜厚度变薄而频繁产生，JP-A-2004-259970建议了一种应对措施：提高用于活性层的晶片厚度以提高活性层的厚度并且提高活性层的硬度。
但是，由于薄膜薄化是针对活性层进行的，为了提高硬度而在中间步骤增加活性层的厚度需要在后续步骤中为薄化薄膜付出劳动并且导致质量恶化。也就说，当活性层在中间步骤较厚时，为达到活性层的最终厚度，需要通过热氧化并除去氧化物膜或通过研磨或抛光处理降低厚度。由于处理量(氧化量、蚀刻量、研磨或抛光量)增加，难以使活性层厚度均匀。
发明内容
因此，本发明的目的在于提供一种甚至在无氧化物膜的层压晶片中抑制缺陷如空穴或气泡出现的方法。
本发明人对无氧化物膜层压晶片生产中频繁产生缺陷如空穴和气泡的原因进行了广泛研究并取得了以下发现。
即，空穴或气泡的产生基于下述事实：注入活性层的氢离子在剥落热处理中扩散进入层压界面形成氢气，其减弱了活性层晶片与用于支撑衬底的晶片之间的键结强度。当形成在活性层晶片上的氧化物膜较厚时，由于氢离子注入的注入能量较大，导致了下述现象：氢离子使氧从氧化物膜溅射从而将氧注入活性层。
在用于活性层的晶片和用于支撑衬底的晶片被层压并且进行剥落热处理的条件下，新近发现注入活性层的氧捕获氢离子以抑制氢离子扩散进入层压界面并因此抑制空穴或气泡缺陷出现。而且，还已经发现由于大剂量的氧被注入活性层，用于活性层的晶片变硬而且还有助于抑制空穴或气泡出现。
与之对比，在形成埋置氧化物膜情况下，在步骤(b)被氢离子注入溅射且注入活性层的氧基本消失，因此不能阻止剥落热处理期间的氢扩散，因此产生空穴或气泡缺陷。
基于上述发现，以能够将足够剂量的氧或其它元素注入活性层的方法进行了各种实验，甚至在没有形成氧化物膜的情况下。
首先，本发明人在实验中对于上述氧的各种因素对抑制氢扩散的作用提出等式(I)：
ND＝NHO+NIO+NID........(I)
其中ND：产生抑制氢扩散作用的因素总量，
NHO：通过氢离子注入引入活性层的氧，
NIO：通过不同于氢的离子注入引入活性层的氧，
NID：通过不同于氢的离子注入引入活性层的缺陷。
基于上述等式(I)，本发明人设定了各种情况并且寻求在无氧化物膜情况下避免缺陷的最佳条件。
首先，当氢离子以注入能50keV与剂量6x106原子/cm2按照传统方式注入具有常规150nm氧化物膜厚度的活性层晶片时，由二次离子质谱(SIMS)数据获知无缺陷的良好产物为NHO＝4.2×1014原子/cm2。另外，由于不同于氢的离子没有注入，NIO+NID＝0，所以ND>4.2×1014原子/cm2是肯定的。
其次，认为当氧化物膜不存在时，所述的获得良好产物的条件仅通过氢离子注入得到满足。
当所述条件为NHO＝DH(氢剂量)×tbox(氧化物膜厚度)×KHO(系数)........(II)，NHO＝0。
因此已经发现，为了满足ND>4.2×1014原子/cm2，需要采用某些可选择方式以开发上述氧作用，这些作用不是通过氢离子注入产生，而是通过不同于氢的离子注入产生，而且结果是本发明已经实现。
换句话说，本发明可概述如下：
(1)一种生产半导体衬底的方法，其包括下述步骤：将氢离子注入表面上无氧化物膜的活性层晶片以形成氢离子注入层，注入不同于氢的其它离子直到自氢离子注入表面侧的深度比氢离子注入层浅的位置，将活性层晶片自离子注入侧层压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落(第一发明)。
(2)一种生产半导体衬底的方法，其包括下述步骤：将不同于氢的其它离子注入表面上无氧化物膜的活性层晶片直到比活性层晶片剥落区域浅的位置，将氢离子注入剥落区域以形成氢离子注入层，将活性层晶片自离子注入侧层压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落(第二发明)。
(3)一种生产半导体衬底的方法，其包括下述步骤：在活性层晶片上形成氧化物膜，将氢离子注入活性层晶片中以形成氢离子注入层，注入不同于氢的其它离子直到自氢离子注入表面侧的深度比氢离子注入层浅的位置，除去活性层晶片上的氧化物膜，将活性层晶片自离子注入侧层压到支承衬底上，然后使活性层晶片在氢离子注入层处剥落(第三发明)。
(4)一种生产半导体衬底的方法，其包括下述步骤：在活性层晶片上形成氧化物膜，将不同于氢的其它离子注入表面上无氧化物膜的活性层晶片直到比活性层晶片剥落区域浅的位置，将氢离子注入剥落区域以形成氢离子注入层，从活性层晶片除去氧化物膜，将活性层晶片自离子注入侧层压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落(第四发明)。
(5)一种依照上述(1)-(4)项中任意一项所述制备半导体衬底的方法，其中在活性层晶片与支承衬底晶片层压之前进行等离子处理。
依照本发明，在不使用氧化物膜条件下通过直接使硅晶片彼此层压形成的半导体衬底可以在不导致空穴或气泡缺陷的稳定质量下生产。
附图说明
图1是说明通过传统层压方法生产半导体衬底的步骤流程图；
图2是说明依照本发明生产半导体衬底的步骤的流程图；
图3是说明依照本发明生产半导体衬底的步骤的流程图；
图4是说明依照本发明生产半导体衬底的步骤的流程图；
图5是说明每个元素的原子质量与元素注入中反冲(recoiled)氧原子与每个元素离子比之间关系的曲线图；
图6是说明氩离子和氧离子充分注入剂量的曲线图；和
图7是说明依照本发明生产半导体衬底的步骤的流程图；
具体实施方式
本发明在于当半导体衬底不使用氧化物膜通过硅晶直接彼此层压生产时，为了使活性层晶片剥落，注入的不同于氢的其它离子以足以在热剥落中抑制氢离子扩散的剂量注入，为此将对具体方法单独解释。
在依照图2所示的第一发明的方法中，预先提供活性层晶片1和用于支承衬底的晶片2(步骤(a))。首先，将氢离子注入未形成氧化物膜的活性层晶片1以在活性层晶片1内部形成离子注入层3(步骤(b))。
之后，将不同于氢的其它离子如氧离子或氩离子注入直到自氢离子注入表面侧的深度比氢离子注入层3浅的位置(步骤(c)。其中氧离子或氩离子以足以抑制在活性层出现空穴或气泡的剂量注入。
然后，将活性层晶片1自离子注入侧层压到支承衬底晶片2上(步骤(d))，并且施加剥落热处理以使活性层晶片1在离子注入层3处作为分离面(剥落面)局部剥落(步骤(e))，然后再次进行氧化处理(步骤(f))，除去氧化物膜4(步骤(g))并且进行平坦化处理(步骤(h))以产生其中硅层5形成在用于支撑衬底的晶片2上的半导体衬底6。
关于平坦化处理，适合在Ar或H2气氛下在高于1100℃的温度下进行。
在上述方法中，不同于氢的离子特别在步骤(c)注入，以便使在步骤(e)剥落热处理中氢进入层压界面的扩散受到如此注入的离子抑制从而抑制空穴或气泡出现，并因此在不使用氧化物膜条件下通过使硅晶片彼此层压获得半导体衬底。
下面详细描述为抑制活性层中的空穴或气泡缺陷注入不同于氢的其它离子的条件。
换句话说，不同于氢的离子的剂量由注入中氧化物膜厚度关系式推导如下。此外，上限可以实验确定，分别为氩离子1×1016原子/cm2和氧离子2×1016原子/cm2。
在依照图3所示的第二发明的方法中，预先提供活性层晶片1和用于支承衬底的晶片2(步骤(a))。首先，将不同于氢的其它离子如氧离子或氩离子注入活性层晶片1直到比无氧化物膜形成的活性层晶片1的剥落区域浅的位置(步骤(b)。之后，将氢离子注入剥落区域以形成氢离子注入层(步骤(c))。
然后，将活性层晶片1自离子注入侧层压到支承衬底晶片2上(步骤(d))，并且施加剥落热处理以使活性层晶片1在离子注入层3处作为分离面(剥落面)局部剥落(步骤(e))，然后再次进行氧化处理(步骤(f))，除去氧化物膜4(步骤(g))并且进行平坦化处理(步骤(h))以产生其中硅层5形成在用于支撑衬底的晶片2上的半导体衬底6。
在上述方法中，不同于氢的离子特别在步骤(b)注入，以便使在步骤(e)剥落热处理中氢进入层压界面的扩散受到如此注入的离子抑制从而抑制空穴或气泡的出现，并因此在不使用氧化物膜条件下通过使硅晶片彼此直接层压获得半导体衬底。
即使在图3的方法中，氩离子或氧离子的注入优选按照与图2相同的方式进行。
在依照图4所示的第三发明方法中，预先提供活性层晶片1和用于支承衬底的晶片2(步骤(a))。首先，在活性层晶片1上形成氧化物膜7(步骤(b))，并且将氢离子注入活性层晶片1中以在活性层晶片1的内部形成离子注入层3(步骤(c))。
之后，将不同于氢的其它离子如氧离子或氩离子注入直到自氢离子注入表面侧的深度比氢离子注入层3浅的位置(步骤(d))。其中氧离子或氩离子的注入以通过这样的离子和这些离子溅射的氧足以抑制在活性层出现空穴或气泡缺陷的剂量注入。
然后，使用主要由例如氢氟酸组成的蚀刻溶液利用化学抛光处理完全除去氧化物膜7(以下称为HF处理)(步骤(e))，并且将活性层晶片1自离子注入侧层压到支承衬底的晶片2上(步骤(f))，并且施加剥落热处理以使活性层晶片1在离子注入层3处作为分离面(剥落面)局部剥落(步骤(g))，然后再次进行氧化处理(步骤(h))，除去氧化物膜4(步骤(i))并且进行平坦化处理(步骤(j))以产生其中硅层5形成在用于支撑衬底的晶片2上的半导体衬底6。
在上述方法中，除了在前述步骤中注入氢离子之外，不同于氢的离子特别在步骤(d)注入，以便使在步骤(e)剥落热处理中氢进入层压界面的扩散受到如此注入的离子和在这些步骤中充分溅射的氧抑制从而抑制空穴或气泡出现，并因此在不使用氧化物膜条件下通过使硅晶片彼此直接层压获得半导体衬底。
其中，除了氢离子注入之外，通过氧离子或氩离子注入由氧化物膜溅射氧以注入抑制活性层空穴或气泡缺陷需要的氧的条件将在下面详细解释。
现在，为了通过注入不同于氢的离子使等式(I)定义的ND满足ND>4.2×1014原子/cm2，需要用NIO(通过不同于氢的其它元素引入活性层的氧)和NID(通过不同于氢的离子注入引入活性层的缺陷)弥补NHO(通过氢离子注入引入活性层的氧)的不足。
通常注入晶片的元素有B、P和As。表1显示了通过如此元素离子注入的反冲现象引入的氧剂量，反冲现象即，当所述元素离子通过氧化物膜注入，氧原子通过注入的离子由氧化物膜溅射穿透进入Si晶体的现象。图5显示了依照每个元素的原子质量与元素注入中反冲的氧原子与元素离子之比(反冲比)的关系安排的结果。由图5的结果，某种元素的反冲比Rz可以用下述等式(III)表示：
Rz＝0.0007×qz1.325   ......(III)
其中qz是原子质量。
表1：氧化物膜厚度：1nm，离子剂量：1.00×1013原子/cm2
 
元素 原子质量 反冲氧原子/注入的元素离子  Si/SiO<sub>2</sub>：B界面的氧浓度     
B 11 0.0150 1.50×10<sup>18</sup>
P 31 0.0680 6.80×10<sup>18</sup>
As 75 0.1900 1.90×10<sup>18</sup>
氢、氧和氩各自的反冲比依照等式(III)确定如下：
氢：RH＝0.0007(qH＝1)
氧：RO＝0.0277(qO＝16)
氩：RAr＝0.0934(qAr＝40)
当氩离子在氢离子以氢剂量：6×1016原子/cm2和注入能：50keV注入之后注入时，确定氩离子的注入剂量与氧化物膜的厚度之间的关系以使等式(I)定义的ND满足ND>4.2×1014原子/cm2。
首先，等式(I)在氩离子注入中表达如下：
ND＝NHO+NArO+NArD........(I)
当NHO、NArO和NArD为
NHO＝DH(氢剂量)×tbox(氧化物膜厚度)×KHO(系数)........(II)，(其中DH＝6×1016原子/cm2和kHO＝4.76×1028/cm)
NArO＝DAr(氩剂量)×tbox(氧化物膜厚度)×KArO(系数)
(其中kAro＝RAr/RH×KHO＝0.0934/0.0007×4.67×1012＝6.23×1014)和NArD＝DAr，上述等式(I)为
ND＝NHO+NArO+NArD＝DH×tbox×KHO+DAr×tbox×KArO+DAr＝4.2×1014原子/cm2，由此氩离子的注入剂量为DAr＝(4.2×1014-6.0×1016×tbox×4.67×102)/(tbox×6.23×104+1)。
同样地，当氧离子在氢离子以氢剂量：6×1016原子/cm2和注入能：50keV注入之后注入时，确定氧离子的注入剂量与氧化物膜的厚度之间的关系以使等式(I)定义的ND满足ND>4.2×1014原子/cm2。
首先，等式(I)在氧离子注入中表达如下：
ND＝NHO+NOO+NOD........(I)
当NHO、NOO和NOD为
NHO＝DH(氢剂量)×tbox(氧化物膜厚度)×KHO(系数)........(II)，(其中DH＝6×1016原子/cm2和kHO＝4.76×102(/cm))
NOO＝DO(氧剂量)×tbox(氧化物膜厚度)×KOO(系数)
(其中kOO＝RO/RH×KHO＝0.0277/0.0007×4.67×1012＝1.85×1014)和NOD＝DO，上述等式(I)为
ND＝NHO+NOO+NOD＝DH×tbox×KHO+DO×tbox×KOO+DO＝4.2×1014原子/cm2，由此氧离子的注入剂量为DO＝(4.2×1014-6.0×1016×tbox×4.67×102)/(tbox×1.85×104+1)。
图6中显示了通过氧化物膜厚度调整上述氩离子和氧离子的充分注入剂量的结果。而且，基于下述事实设定了图6氩离子和氧离子注入剂量的上限：虽然通过氩离子和氧离子注入在活性层引入了缺陷，但是如果注入剂量过大，活性层的结晶度受到破坏，不能获得良好的活性层。实验确定，在氩离子情况下上限为1×1016原子/cm2，在氧离子情况下上限为2×1016原子/cm2。
在依照图7所示的第四发明方法中，预先提供活性层晶片1和用于支承衬底的晶片2(步骤(a))。首先，在活性层晶片1上形成氧化物膜7(步骤(b))，并且将不同于氢的其它离子如氧离子或氩离子注入活性层晶片1直到比活性层晶片1剥落区域浅的位置(步骤(c)。之后，将氢离子注入剥落区以形成氢离子注入层3(步骤(d))。
然后，利用，例如HF处理完全除去氧化物膜7(步骤(e))，并且将活性层晶片1自离子注入侧层压到支承衬底的晶片2上(步骤(f))，并且施加剥落热处理以使活性层晶片1在离子注入层3处作为分离面(剥落面)局部剥落(步骤(g))，然后再次进行氧化处理(步骤(h))，除去氧化物膜4(步骤(i))并且进行平坦化处理(步骤(j))以产生其中硅层5形成在用于支撑衬底的晶片2上的半导体衬底6。
在上述方法中，除了进行氢离子注入的随后步骤之外，不同于氢的离子特别在步骤(c)注入，以便使在步骤(e)剥落热处理中氢进入层压界面的扩散受到如此注入的离子和在这些步骤中充分溅射的氧抑制从而抑制空穴或气泡的出现，并因此在不使用氧化物膜条件下通过直接使硅晶片彼此层压获得半导体衬底。
即使在图7所示的方法中，也优选在图6所示的优选范围内实施氩离子或氧离子注入。
在图2、3、4和7所示的任何方法中，优选在层压活性层晶片与支承衬底晶片之前进行等离子处理以增强层压界面的粘合强度。由于等离子处理具有活化层压界面并且除去粘附在表面的有机物质的作用，层压界面的粘合强度得到改善以产生减少空穴或气泡的作用。此外，等离子处理的条件没有特别限制，但是通常在氧气、氮气、氢或类似气氛下处理晶片数十秒就可获得类似效果。
对比例1
通过下述步骤制备层压半导体衬底：在活性层晶片表面形成厚度150nm的氧化物膜并且注入氢离子以出现在自活性层晶片表面深度500nm位置的注入剂量峰(离子注入层)，然后将活性层晶片在其离子注入侧面层压到支承衬底的晶片上并且进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
对比例2
通过下述步骤制备层压半导体衬底：如图1所示在活性层晶片表面没有形成氧化物膜的条件下注入氢离子以出现在自活性层晶片表面深度500nm的位置的注入剂量峰(离子注入层)，然后将活性层晶片在其离子注入侧层压到支承衬底的晶片上并且进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
对比例3
通过下述步骤制备层压半导体衬底：如图1所示，在活性层晶片表面没有形成氧化物膜的条件下注入氢离子以出现在自活性层晶片表面深度500nm位置的注入剂量峰(离子注入层)，然后对活性层晶片表面和支承衬底晶片进行氧等离子处理并且将活性层晶片在其离子注入侧层压到支承衬底的晶片上，进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例1
依照图2所示方法，按照下述制备层压半导体衬底：在活性层晶片表面没有形成氧化物膜的条件下注入氢离子以出现在自活性层晶片表面深度500nm位置的注入剂量峰(离子注入层)，进一步注入氧离子使注入剂量峰值在自活性层晶片表面深度50nm的位置，在注入两种离子后将活性层晶片在其离子注入侧层压到支承衬底的晶片上，进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例2
依照图3所示方法，按照下述制备层压半导体衬底：在活性层晶片表面没有形成氧化物膜的条件下注入氧离子使注入剂量峰值在自活性层晶片表面深度50nm的位置，进一步注入氢离子以出现在自活性层晶片表面深度500nm的位置的注入剂量峰(离子注入层)，在注入两种离子后将活性层晶片在其离子注入侧层压到支承衬底的晶片上，进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例3
依照图2所示方法，按照下述制备层压半导体衬底：在活性层晶片表面没有形成氧化物膜的条件下注入氢离子以出现在自活性层晶片表面深度500nm的位置的注入剂量峰(离子注入层)，进一步注入氩离子使注入剂量峰值在自活性层晶片表面深度50nm的位置，在注入两种离子后将活性层晶片在其离子注入侧层压到支承衬底的晶片上，进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例4
依照图3所示方法，按照下述制备层压半导体衬底：在活性层晶片表面没有形成氧化物膜的条件下注入氩离子使注入剂量峰值在自活性层晶片表面深度50nm的位置，进一步注入氢离子以出现在自活性层晶片表面深度500nm的位置的注入剂量峰(离子注入层)，在注入两种离子后将活性层晶片在其离子注入侧层压到支承衬底的晶片上，进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例5
依照图4所示方法，按照下述制备层压半导体衬底：在活性层晶片表面形成20nm的氧化物膜，注入氢离子以出现在自活性层晶片表面深度500nm的位置的注入剂量峰(离子注入层)，进一步注入氧离子使注入剂量峰值在自活性层晶片表面深度50nm的位置，然后通过HF处理完全除去氧化物膜，将活性层晶片在其离子注入侧层压到支承衬底的晶片上，进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例6
依照图4所示方法，按照下述制备层压半导体衬底：在活性层晶片表面形成20nm的氧化物膜，注入氧离子使注入剂量峰值在自活性层晶片表面深度50nm的位置，进一步注入氢离子以出现在自活性层晶片表面深度500nm的位置的注入剂量峰(离子注入层)，在注入两种离子后将活性层晶片在其离子注入侧层压到支承衬底的晶片上，进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例7
依照图4所示方法，按照下述制备层压半导体衬底：在活性层晶片表面形成20nm的氧化物膜，注入氢离子以出现在自活性层晶片表面深度500nm的位置的注入剂量峰(离子注入层)，进一步注入氩离子使注入剂量峰值在自活性层晶片表面深度50nm的位置，然后通过HF处理完全除去氧化物膜，将活性层晶片在其离子注入侧层压到支承衬底的晶片上，进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例8
依照图7所示方法，按照下述制备层压半导体衬底：在活性层晶片表面形成20nm的氧化物膜，注入氩离子使注入剂量峰值在自活性层晶片表面深度50nm的位置，进一步注入氢离子以出现在自活性层晶片表面深度500nm的位置的注入剂量峰(离子注入层)，在注入两种离子后将活性层晶片在其离子注入侧层压到支承衬底的晶片上，进行剥落热处理以使处于氢离子注入峰区域(离子注入层)的活性层晶片剥落，之后进行氧化处理，除去氧化物膜并且进行平坦化处理。
本发明实施例9-16
在这些实施例中，分别重复与本发明实施例1-8相同的步骤，但是在层压活性层晶片与支承衬底晶片之前对活性层晶片和支承衬底晶片表面进行氧等离子处理。而且，等离子处理在下述条件下进行：在用氧气置换的反应室内部变成真空状态后所述晶片保持20秒。
在上述实施例中，离子注入条件如下：氢剂量：6.0×1016原子/cm2，注入能：50keV；氧剂量：1.0×1016原子/cm2，注入能：50keV；氩剂量：1.0×1016原子/cm2，注入能：80keV。
关于由此获得的半导体衬底，产生的缺陷量在高强聚光灯或荧光灯下计算缺陷数目测量。结果示于表2。正如表2所看到的，即使在氧化物膜不存在的条件下，缺陷的出现在本发明半导体衬底中得到了抑制。
表2
 
氧化物膜厚度(nm) 离子注入1 离子注入2 等离子处理   缺陷数(缺陷/300nm晶片)    
对比例1 150 H - - 不超过2
对比例2 - H - - 50
对比例3 - H - ○ 30
本发明实施例1 - H O - 不超过20
本发明实施例2 - O H - 不超过10
本发明实施例3 - H Ar - 不超过15
本发明实施例4 - Ar H - 不超过5
本发明实施例5 20 H O - 不超过10
本发明实施例6 20 O H - 不超过2
本发明实施例7 20 H Ar - 不超过10
本发明实施例8 20 Ar H - 不超过2
本发明实施例9 - H O ○ 不超过10
本发明实施例10 - O H ○ 不超过5
本发明实施例11 - H Ar ○ 不超过10
本发明实施例12 - Ar H ○ 不超过2
本发明实施例13 20 H O ○ 不超过5
本发明实施例14 20 O H ○ 不超过1
本发明实施例15 20 H Ar ○ 不超过5
本发明实施例16 20 Ar H ○ 不超过1
正如表2所显示的，当首先注入氢离子时，存在于晶片表面的有机物质容易粘附到晶片上并且容易产生气泡。因此，优选首先注入不同于氢的其它离子，而且更优选在注入不同于氢的离子后先清洁晶片，然后注入氢离子。

Claims (5)

1.一种生产半导体衬底的方法，其包括下述步骤：将氢离子注入表面上无氧化物膜的活性层晶片以形成氢离子注入层，注入不同于氢的其它离子直到自氢离子注入表面侧的深度比氢离子注入层浅的位置，在不使用氧化物的条件下将活性层晶片自离子注入侧直接层压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落。
2.一种生产半导体衬底的方法，其包括下述步骤：将不同于氢的其它离子注入表面上无氧化物膜的活性层晶片直到比活性层晶片剥落区域浅的位置，将氢离子注入剥落区域以形成氢离子注入层，在不使用氧化物的条件下将活性层晶片自离子注入侧层直接压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落。
3.一种生产半导体衬底的方法，其包括下述步骤：在活性层晶片上形成氧化物膜，将氢离子注入活性层晶片中以形成氢离子注入层，注入不同于氢的其它离子直到自氢离子注入表面侧的深度比氢离子注入层浅的位置，除去活性层晶片上的氧化物膜，在不使用氧化物的条件下将活性层晶片自离子注入侧直接层压到支承衬底晶片上，然后使活性层晶片在氢离子注入层处剥落。
4.一种生产半导体衬底的方法，其包括下述步骤：在活性层晶片上形成氧化物膜，将不同于氢的其它离子注入该活性层晶片直到比活性层晶片剥落区域浅的位置，将氢离子注入剥落区域以形成氢离子注入层，从活性层晶片除去氧化物膜，在不使用氧化物的条件下将活性层晶片自离子注入侧直接层压到支承衬底的晶片上，然后使活性层晶片在氢离子注入层处剥落。
5.一种依照权利要求1-4中任意一项所述制备半导体衬底的方法，其中在活性层晶片与支承衬底晶片层压之前进行等离子处理。
CNB2007101011624A 2006-05-09 2007-05-09 制备半导体衬底的方法 Active CN100539025C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006130237 2006-05-09
JP2006130237A JP5109287B2 (ja) 2006-05-09 2006-05-09 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
CN101071767A CN101071767A (zh) 2007-11-14
CN100539025C true CN100539025C (zh) 2009-09-09

Family

ID=38611013

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101011624A Active CN100539025C (zh) 2006-05-09 2007-05-09 制备半导体衬底的方法

Country Status (6)

Country Link
US (2) US7851337B2 (zh)
EP (2) EP2244286B1 (zh)
JP (1) JP5109287B2 (zh)
CN (1) CN100539025C (zh)
SG (1) SG137758A1 (zh)
TW (1) TWI343624B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5109287B2 (ja) * 2006-05-09 2012-12-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
US8088672B2 (en) 2008-06-20 2012-01-03 Tien-Hsi Lee Producing a transferred layer by implanting ions through a sacrificial layer and an etching stop layer
FR2938119B1 (fr) 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
KR102527811B1 (ko) * 2015-12-22 2023-05-03 삼성전자주식회사 타임랩스 영상을 생성하는 장치 및 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259012A (ja) * 1992-03-10 1993-10-08 Nec Corp 半導体基板およびその製造方法
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
JPH11251207A (ja) 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
JP3951487B2 (ja) * 1998-12-25 2007-08-01 信越半導体株式会社 Ｓｏｉ基板及びその製造方法
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
JP2004259970A (ja) 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP4730645B2 (ja) * 2004-02-13 2011-07-20 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
WO2005093807A1 (en) * 2004-03-01 2005-10-06 S.O.I.Tec Silicon On Insulator Technologies Oxidation process of a sige layer and applications thereof
KR101134485B1 (ko) * 2004-09-21 2012-04-24 소이텍 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers
JP5109287B2 (ja) * 2006-05-09 2012-12-26 株式会社Ｓｕｍｃｏ 半導体基板の製造方法

Also Published As

Publication number Publication date
US7851337B2 (en) 2010-12-14
TW200807627A (en) 2008-02-01
CN101071767A (zh) 2007-11-14
US8183133B2 (en) 2012-05-22
JP2007305662A (ja) 2007-11-22
EP2244286B1 (en) 2016-06-22
SG137758A1 (en) 2007-12-28
JP5109287B2 (ja) 2012-12-26
US20070264797A1 (en) 2007-11-15
US20110027969A1 (en) 2011-02-03
EP1863083B1 (en) 2010-09-29
EP2244286A2 (en) 2010-10-27
TWI343624B (en) 2011-06-11
EP1863083A2 (en) 2007-12-05
EP2244286A3 (en) 2011-03-02
EP1863083A3 (en) 2008-02-20

Similar Documents

Publication Publication Date Title
CN100539025C (zh) 制备半导体衬底的方法
CN101312125B (zh) 制备半导体衬底的方法
US7323398B2 (en) Method of layer transfer comprising sequential implantations of atomic species
EP1780794B1 (en) Method for manufacturing bonded wafer
US7867877B2 (en) Method for manufacturing SOI wafer
KR100958467B1 (ko) 두꺼운 절연층의 거칠기도 감소 방법
US6461939B1 (en) SOI wafers and methods for producing SOI wafer
EP1583145A1 (en) Method of producing soi wafer and soi wafer
EP2251895B1 (en) Method for manufacturing bonded wafer
KR20100138844A (ko) 반도체 기판의 재생 처리 방법 및 ｓｏｉ 기판의 제작 방법
US7485545B2 (en) Method of configuring a process to obtain a thin layer with a low density of holes
CN103026460A (zh) 用于制备多层式晶体结构的方法
EP2329523A1 (en) Process for locally dissolving the oxide layer in a semiconductor-on-insulator type structure
US8497190B2 (en) Process for treating a semiconductor-on-insulator structure
US7749861B2 (en) Method for manufacturing SOI substrate and SOI substrate
JP4147578B2 (ja) Ｓｏｉウエーハの製造方法
JP2007317867A (ja) 半導体基板の製造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant