JP2007305662A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP2007305662A JP2007305662A JP2006130237A JP2006130237A JP2007305662A JP 2007305662 A JP2007305662 A JP 2007305662A JP 2006130237 A JP2006130237 A JP 2006130237A JP 2006130237 A JP2006130237 A JP 2006130237A JP 2007305662 A JP2007305662 A JP 2007305662A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- active layer
- hydrogen
- ions
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
【課題】酸化膜のない貼り合わせウェーハにおいても、ボイドまたはブリスタと呼ばれる欠陥の発生を抑制するための方途を与える。
【解決手段】表面に酸化膜が形成されていない活性層用ウェーハに、水素イオンを注入して水素イオン注入層を形成し、その後水素イオン注入側の面からの深さが水素イオン注入層より浅い位置に水素以外のイオンを注入し、次いで活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離する。
【選択図】図２
【解決手段】表面に酸化膜が形成されていない活性層用ウェーハに、水素イオンを注入して水素イオン注入層を形成し、その後水素イオン注入側の面からの深さが水素イオン注入層より浅い位置に水素以外のイオンを注入し、次いで活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離する。
【選択図】図２
Description
本発明は、貼り合わせ法による半導体基板の製造方法、特に酸化膜を介さずにシリコン同士を直接貼り合せる、貼り合わせ法による半導体基板の製造方法に関するものである。
近年、酸化膜の上にシリコン層、いわゆるＳＯＩ層が形成されたＳＯＩ構造を有する半導体基板は、デバイスの高速化に適合し、また消費電力が低く、高耐圧性や耐環境性等に優れていることから、電子デバイス用の高性能ＬＳＩ用ウェーハとして適用されている。とりわけ、半導体デバイスの高集積化に伴い、より高品質のＳＯＩウェーハの製造が求められており、従来に比し埋め込み酸化膜を薄く、例えば20ｎｍ程度の厚みまで薄くしたり、或いは酸化膜を介さずにシリコン同士を直接貼り合せる、貼り合わせウェーハに対する要求が高まっている。
ここで、ＳＯＩ構造の半導体基板は、シリコンウェーハに酸素イオンを高濃度で打ち込んだ後に高温で熱処理を行って内部に酸化膜を形成する、いわゆるＳＩＭＯＸ法のほか、貼り合わせ法と呼ばれる方法が知られている。この貼り合わせ法は、ＳＯＩ層を形成する活性層用ウェーハと支持基板となる支持基板用ウェーハの少なくとも一方に酸化膜を形成し、その酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、その後活性層用ウェーハを薄膜化することによって、絶縁膜である埋め込み酸化膜上にＳＯＩ層が形成された半導体基板を製造するものである。
さらに、貼り合わせ法は、研削研磨法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法、イオン注入剥離法（スマートカット（登録商標）法とも呼ばれる。）、ＥＬＴＲＡＮ法等に分類できる。中でも、イオン注入剥離法は、活性層の結晶性が良い、活性層の膜厚均一性が良い、表面の平坦度が良いなどの点で有利なことから多用されている。
このイオン注入剥離法による半導体基板の製造手順を、酸化膜を介さずにシリコン同士を直接貼り合せる場合について、図１に示す。すなわち、予め活性層用ウェーハ１と支持基板用ウェーハ２とを準備し（工程（ａ））、これらのうちの少なくとも一方のウェーハ（図示の場合は活性層用ウェーハ１）に酸化膜を形成することなく水素イオン（或いは不活性ガスイオン）を注入して活性層用ウェーハ１の内部にイオン注入層３を形成する（工程（ｂ））。そして、活性層用ウェーハ１のイオンを注入した方の面を支持基板用ウェーハ２と貼り合わせた（工程（ｃ））後、剥離熱処理を加えてイオン注入層３を劈開面（剥離面）として活性層用ウェーハ１を部分的に剥離し（工程（ｄ））、その後、活性層表面に形成されているダメージ層を除去するために再度酸化処理を施して（工程（ｅ））から、この酸化膜４を除去する工程（ｆ）を経たのち、平坦化処理を施して、支持基板用ウェーハ２上にシリコン層５が形成された半導体基板６が製造される（工程（ｇ））。
ここで、上記のイオン注入剥離法により貼り合わせウェーハを製造する際、酸化膜を設けることなくウェーハを作製するには、活性層用ウェーハと支持基板用ウェーハのいずれにも酸化膜を形成しないで、ウェーハ同士を貼り合わせることになる。
ところが、埋め込み酸化膜を設けないでウェーハを作製するに当って、ウェーハの貼り合わせ後に剥離熱処理を行う際に、支持基板用ウェーハと活性層用ウェーハとの間にブリスタが発生したり、ボイドが発生したりしていた。
すなわち、従来、貼り合わせ法に従って半導体基板を作製する際には、その貼り合わせ界面に上記ボイドやブリスタと呼ばれる欠陥が発生することがある。これらボイドやブリスタの欠陥は、２枚の半導体基板の間に存在する埋め込み酸化膜の厚みが薄くなると多発する傾向にあり、特に酸化膜のない貼り合わせ半導体ウェーハの製造では大きな問題となっている。
ここに、特許文献１には、２枚の半導体ウェーハの間に存在する埋め込み酸化膜の厚さが薄くなるとボイドやブリスタが多発するため、その対策として、活性層ウェーハの厚みを増やして活性層側の厚みを増して活性層側の硬度を上げることが提案されている。
特開２００４−２５９９７０号公報
しかしながら、活性層についても薄膜化が進むなか、硬度を上げるために途中工程での活性層の厚みを厚くすることは、その後の薄膜化の加工に手間を要し、また品質を劣化させる原因になる。すなわち、途中工程での活性層の厚みが厚いと、最終的な活性層の厚みを得るために、熱酸化次いで酸化膜の除去にて、あるいは研削や研磨加工にて、薄膜化する必要があり、この加工量（酸化量、エッチング量、研削量または研磨量）が増えると、活性層の膜厚を均一にすることが難しくなる。
そこで、本発明の目的は、酸化膜のない貼り合わせウェーハにおいても、ボイドまたはブリスタと呼ばれる欠陥の発生を抑制するための方途を与えるところにある。
発明者らは、貼り合わせウェーハの製造において、酸化膜がない場合にボイドまたはブリスタと呼ばれる欠陥が多発することの原因について鋭意究明したところ、
以下の知見を得るに到った。
以下の知見を得るに到った。
すなわち、ボイドやブリスタは、活性層中に注入した水素イオンが剥離熱処理時に貼り合せ界面に拡散して水素ガスとなり、活性層用ウェーハと支持基板用ウェーハとの結合強度が弱まるために発生する。活性層用ウェーハに形成した酸化膜が厚い場合、水素イオン注入時に注入エネルギーが大きいために、水素イオンが酸化膜中の酸素をはじき出し、活性層に酸素が注入されるという現象が起こる。
この活性層用ウェーハを支持基板用ウェーハと貼り合わせ、剥離熱処理を行うと、今度は活性層に注入された酸素が、水素イオンをトラップし、水素の貼り合わせ界面への拡散を抑制する結果、ボイドやブリスタと呼ばれる欠陥の発生が抑制されていたことが新たに判明した。さらに、活性層に適量の酸素が注入されると、活性層用ウェーハが硬くなることも、ボイドやブリスタの発生抑制に寄与していることも判明した。
これに対して、埋め込み酸化膜を形成しない場合は、工程（ｂ）において水素イオンの注入によってはじき出されて活性層に注入される酸素が実質的になくなる結果、剥離熱処理時に水素の拡散を抑えきれず、ボイドやブリスタと呼ばれる欠陥が発生していたのである。
かような知見に基づいて、酸化膜を形成しない場合にあっても、活性層に適量の酸素、その他の元素を注入することのできる手法について、様々な角度から検討を行った。
発明者らは、まず、上記した酸素による水素拡散抑制効果を因子毎に分けて検討するに当り、次式（Ｉ）を導入した。
ＮＤ＝ＮＨＯ＋ＮＩＯ＋ＮＩＤ ---（Ｉ）
ここで、ＮＤ：水素拡散抑制効果をもたらす因子の総数
ＮＨＯ：水素イオン注入によって活性層に導入される酸素
ＮＩＯ：水素以外のイオン注入によって活性層に導入される酸素
発明者らは、まず、上記した酸素による水素拡散抑制効果を因子毎に分けて検討するに当り、次式（Ｉ）を導入した。
ＮＤ＝ＮＨＯ＋ＮＩＯ＋ＮＩＤ ---（Ｉ）
ここで、ＮＤ：水素拡散抑制効果をもたらす因子の総数
ＮＨＯ：水素イオン注入によって活性層に導入される酸素
ＮＩＯ：水素以外のイオン注入によって活性層に導入される酸素
上記（Ｉ）式に基づいて、種々の事例を検討して、酸化膜のない場合に欠陥を回避するための最適な条件を模索した。
初めに、従来の手法として、通常の膜厚：150nmで酸化膜を形成した活性層用ウェハに、注入エネルギー：50keVおよびドーズ量：６×1016atoms/cm2にて水素イオン注入を行った場合において、欠陥のない良製品は、二次イオン質量分析法（Secondary Ion Mass Spectrometry：SIMS）のデータより、
ＮＨＯ＝4.2×1014atoms/cm2
であった。また、水素以外のイオンを注入していないため、
ＮＩＯ＋ＮＩＤ＝０
であり、
ＮＤ＞4.2×1014atoms/cm2
であれば良いことになる。
初めに、従来の手法として、通常の膜厚：150nmで酸化膜を形成した活性層用ウェハに、注入エネルギー：50keVおよびドーズ量：６×1016atoms/cm2にて水素イオン注入を行った場合において、欠陥のない良製品は、二次イオン質量分析法（Secondary Ion Mass Spectrometry：SIMS）のデータより、
ＮＨＯ＝4.2×1014atoms/cm2
であった。また、水素以外のイオンを注入していないため、
ＮＩＯ＋ＮＩＤ＝０
であり、
ＮＤ＞4.2×1014atoms/cm2
であれば良いことになる。
次に、酸化膜がない場合に、水素イオン注入のみで上記の良製品が得られる条件を満たす場合を考える。
ＮＨＯ＝ＤＨ（水素ドーズ量）×ｔｂｏｘ（酸化膜厚）×ｋＨＯ（係数）---（II）
とすると
ＮＨＯ＝０
となる。
ＮＨＯ＝ＤＨ（水素ドーズ量）×ｔｂｏｘ（酸化膜厚）×ｋＨＯ（係数）---（II）
とすると
ＮＨＯ＝０
となる。
従って、ＮＤ＞4.2×1014atoms/cm2を満たすには、さらに水素以外のイオンを注入して水素イオン注入で果たされなかった上記酸素による作用を代替する何某かの手段が必要になることを見出し、本発明を完成するに到った。
すなわち、本発明の要旨は次の通りである。
（１）表面に酸化膜が形成されていない活性層用ウェーハに、水素イオンを注入して水素イオン注入層を形成し、その後水素イオン注入側の面からの深さが水素イオン注入層より浅い位置に水素以外のイオンを注入し、次いで活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離することを特徴とする半導体基板の製造方法（第１発明）。
（１）表面に酸化膜が形成されていない活性層用ウェーハに、水素イオンを注入して水素イオン注入層を形成し、その後水素イオン注入側の面からの深さが水素イオン注入層より浅い位置に水素以外のイオンを注入し、次いで活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離することを特徴とする半導体基板の製造方法（第１発明）。
（２）表面に酸化膜が形成されていない活性層用ウェーハに、該活性層用ウェーハの剥離域より浅い位置に水素以外のイオンを注入し、その後前記剥離域に水素イオンを注入して水素イオン注入層を形成し、次いで活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離することを特徴とする半導体基板の製造方法（第２発明）。
（３）活性層用ウェーハに酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入して水素イオン注入層を形成し、その後水素イオン注入側の面からの深さが水素イオン注入層より浅い位置に水素以外のイオンを注入し、次いで活性層用ウェーハの酸化膜を全て取り除いてから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離することを特徴とする半導体基板の製造方法（第３発明）。
（４）活性層用ウェーハに酸化膜を形成した後、該活性層用ウェーハの剥離域より浅い位置に水素以外のイオンを注入し、その後前記剥離域に水素イオンを注入して水素イオン注入層を形成し、次いで活性層用ウェーハの酸化膜を全て取り除いてから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離することを特徴とする半導体基板の製造方法（第４発明）。
（５）前記活性層用ウェーハと支持基板用ウェーハとの貼り合わせに先立ち、プラズマ処理を行うことを特徴とする上記（１）ないし（４）のいずれかに記載の半導体基板の製造方法。
本発明によれば、酸化膜を介さずにシリコン同士を直接貼り合せた、半導体基板を、ボイドまたはブリスタと呼ばれる欠陥を発生することなしに、すなわち安定した品質の下に製造することができる。
次に、本発明の方法について、図面を参照して詳しく説明する。
本発明は、酸化膜を介さずにシリコン同士を直接貼り合せて、半導体基板を製造する際に、活性層用ウェーハを剥離するために注入する水素イオン以外のイオンを注入することによって、熱剥離時の水素イオン拡散を抑制するに十分なイオンを注入するところに特徴があり、その具体的手法を以下で個別に説明する。
本発明は、酸化膜を介さずにシリコン同士を直接貼り合せて、半導体基板を製造する際に、活性層用ウェーハを剥離するために注入する水素イオン以外のイオンを注入することによって、熱剥離時の水素イオン拡散を抑制するに十分なイオンを注入するところに特徴があり、その具体的手法を以下で個別に説明する。
図２に示す第１発明に従う手法は、予め活性層用ウェーハ１と支持基板用ウェーハ２とを準備し（工程（ａ））、まず活性層用ウェーハ１に酸化膜を形成することなく水素イオンを注入して活性層用ウェーハ１の内部にイオン注入層３を形成する（工程（ｂ））。
その後、上記の水素イオン注入側の面からの深さが水素イオン注入層３より浅い位置に、水素以外のイオン、例えば酸素イオンまたはアルゴンイオンを注入する（工程（ｃ））。この酸素イオンまたはアルゴンイオンの注入を行うことによって、活性層にボイドまたはブリスタの欠陥の抑制に必要なイオンが注入されるのである。
次いで、イオン注入側の面を介して、活性層用ウェーハ１と支持基板用ウェーハ２とを貼り合わせ（工程（ｄ））、剥離熱処理を施してイオン注入層３を劈開面（剥離面）として活性層用ウェーハ１を部分的に剥離し（工程（ｅ））、その後再度酸化処理を施して（工程（ｆ））から、この酸化膜４を除去する工程（ｇ）を経たのち、平坦化処理を施して（工程（ｈ））、支持基板用ウェーハ２上にシリコン層５が形成された半導体基板６が製造される。
ここで、平坦化処理としては、ＡｒまたはＨ２雰囲気で１１００℃以上の高温で行う処理が適している。
以上の手法では、特に工程（ｃ）において、水素以外のイオンを注入することによって、この注入イオンに起因して、工程（ｅ）の剥離熱処理時に貼り合わせ界面への水素の拡散が抑制されるため、ボイドやブリスタの発生が抑制される結果、酸化膜を介さずにシリコン同士を直接貼り合せた半導体基板が得られる。
ここで、上記した水素以外のイオンの注入によって、活性層にボイドまたはブリスタの欠陥の抑制に必要なイオンが注入されるための条件について、具体的に説明する。
すなわち、水素以外のイオンのドーズ量については、以下のとおり、注入時の酸化膜厚との関係式で導かれる。なお、上限は実験的に求めることができ、アルゴンイオンの場合は１×1016atoms/cm2、酸素イオンの場合は２×1016atoms/cm2である。
すなわち、水素以外のイオンのドーズ量については、以下のとおり、注入時の酸化膜厚との関係式で導かれる。なお、上限は実験的に求めることができ、アルゴンイオンの場合は１×1016atoms/cm2、酸素イオンの場合は２×1016atoms/cm2である。
次に、図３に示す第２発明に従う手法は、予め活性層用ウェーハ１と支持基板用ウェーハ２とを準備し（工程（ａ））、まず活性層用ウェーハ１に酸化膜を形成することなく、該活性層用ウェーハ１の剥離域より浅い位置に水素以外のイオン、例えば酸素イオンまたはアルゴンイオンを注入する（工程（ｂ））。その後、前記剥離域に水素イオンを注入して水素イオン注入層３を形成する（工程（ｃ））。
次いで、イオン注入側の面を介して、活性層用ウェーハ１と支持基板用ウェーハ２とを貼り合わせ（工程（ｄ））、剥離熱処理を施してイオン注入層３を劈開面（剥離面）として活性層用ウェーハ１を部分的に剥離し（工程（ｅ））、その後再度酸化処理を施して（工程（ｆ））から、この酸化膜４を除去する工程（ｇ）を経たのち、平坦化処理を施して（工程（ｈ））、支持基板用ウェーハ２上にシリコン層５が形成された半導体基板６が製造される。
以上の手法では、特に工程（ｂ）において、酸素イオンまたはアルゴンイオンの注入を行うことによって、工程（ｅ）の剥離熱処理時に貼り合わせ界面への水素の拡散が抑制されるため、ボイドやブリスタの発生が抑制される結果、酸化膜を介さずにシリコン同士を直接貼り合せた半導体基板が得られる。
ここで、上記図３に示した手法においても、アルゴンイオンおよび酸素イオンの注入を、図２に示した手法と同様に行うことが好ましい。
次に、図４に示す第３発明に従う手法は、予め活性層用ウェーハ１と支持基板用ウ
ェーハ２とを準備し（工程（ａ））、まず活性層用ウェーハ１に酸化膜７を形成し（工程（ｂ））、該活性層用ウェーハ１に水素イオンを注入して活性層用ウェーハ１の内部にイオン注入層３を形成する（工程（ｃ））。
ェーハ２とを準備し（工程（ａ））、まず活性層用ウェーハ１に酸化膜７を形成し（工程（ｂ））、該活性層用ウェーハ１に水素イオンを注入して活性層用ウェーハ１の内部にイオン注入層３を形成する（工程（ｃ））。
その後、上記の水素イオン注入側の面からの深さが水素イオン注入層３より浅い位置に、水素以外のイオン、例えば酸素イオンまたはアルゴンイオンを注入する（工程（ｄ））。ここで、水素イオンの注入に併せて、酸素イオンまたはアルゴンイオンの注入を行うことによって、このイオン自体およびこのイオンがはじき出した酸素によって、活性層にボイドまたはブリスタの欠陥の抑制に必要なイオンおよび酸素が注入されるのである。
次いで、酸化膜７を、例えばフッ酸を主成分とするエッチング液による化学研磨処理（以下、ＨＦ処理という）を用いて全て取り除いて（工程（ｅ））から、活性層用ウェーハ１と支持基板用ウェーハ２とを貼り合わせ（工程（ｆ））、剥離熱処理を施してイオン注入層３を劈開面（剥離面）として活性層用ウェーハ１を部分的に剥離し（工程（ｇ））、その後再度酸化処理を施して（工程（ｈ））から、この酸化膜４を除去する工程（ｉ）を経たのち、平坦化処理を施して（工程（ｊ））、支持基板用ウェーハ２上にシリコン層５が形成された半導体基板６が製造される。
以上の手法では、特に工程（ｄ）において、前工程の水素イオンの注入に加えて水素以外のイオンを注入することによって、これら工程ではじき出された十分な酸素並びに注入したイオンに起因して、工程（ｇ）の剥離熱処理時に貼り合わせ界面への水素の拡散が抑制されるため、ボイドやブリスタの発生が抑制される結果、酸化膜を介さずにシリコン同士を直接貼り合せた半導体基板が得られる。
ここで、上記した水素イオンの注入に併せて酸素イオンまたはアルゴンイオンの注入を行うことによって、これらイオンが酸化膜中の酸素をはじき出し、活性層にボイドまたはブリスタの欠陥の抑制に必要な酸素が注入されるための条件について説明する。
さて、水素以外のイオンを注入して、上記した式（Ｉ）で定義したＮＤについてＮＤ＞4.2×1014atoms/cm2を満足するためには、ＮＨＯ（水素イオン注入によって活性層に導入される酸素）の不足分をＮＩＯ（水素以外の元素によって活性層に導入される酸素）およびＮＩＤ（水素以外のイオンを注入することで活性層に導入される欠陥）で補う必要がある。
さて、水素以外のイオンを注入して、上記した式（Ｉ）で定義したＮＤについてＮＤ＞4.2×1014atoms/cm2を満足するためには、ＮＨＯ（水素イオン注入によって活性層に導入される酸素）の不足分をＮＩＯ（水素以外の元素によって活性層に導入される酸素）およびＮＩＤ（水素以外のイオンを注入することで活性層に導入される欠陥）で補う必要がある。
そこで、まずウェーハに注入される一般的な元素として、Ｂ、ＰおよびAsのイオンを注入したときにリコイル現象、すなわち、酸化膜を通してイオンを注入すると、酸化膜中の酸素原子が注入イオンにはじき飛ばされてSi結晶中に叩き込まれる、リコイル現象にて導入される酸素量は、表１に示すとおりであり、これを各元素の原子質量と各元素イオンに対する該元素注入時にリコイルされる酸素原子の比（リコイル率）との関係として整理した結果を図５に示す。図５に示す結果から、ある元素のリコイル率Ｒｚは次式
Ｒｚ＝0.0007×ｑｚ 1.325---（III）
ただし、ｑｚ：原子質量
で表すことができる。
Ｒｚ＝0.0007×ｑｚ 1.325---（III）
ただし、ｑｚ：原子質量
で表すことができる。
上式（III）に従って水素、酸素およびアルゴンのリコイル率を求めると、次のとおりである。
水素：ＲH＝0.0007（ｑH＝１）
酸素：ＲO＝0.0277（ｑO＝16）
アルゴン：ＲAr＝0.0934（ｑAr＝40）
水素：ＲH＝0.0007（ｑH＝１）
酸素：ＲO＝0.0277（ｑO＝16）
アルゴン：ＲAr＝0.0934（ｑAr＝40）
水素ドーズ量： 6×1016atoms／cm２および注入エネルギー：50keVの水素イオン注入後、アルゴンイオンを注入する場合に、上記した式（Ｉ）で定義したＮＤについて、ＮＤ＞4.2×1014atoms/cm2を満足するために、アルゴンイオン注入量と酸化膜厚との関係を求める。
まず、アルゴンイオンを注入する場合の上記（Ｉ）式を
ＮＤ＝ＮＨＯ＋ＮＡｒＯ＋ＮＡｒＤ---（Ｉ）
と示す。そして、
ＮＨＯ＝ＤＨ（水素ドーズ量）×ｔｂｏｘ（酸化膜厚）×ｋＨＯ（係数）---（II）
ここで、ＤＨ＝６×1016atoms/cm2
ｋＨＯ＝4.67×10２（/cm）
ＮＡｒＯ＝ＤＡｒ（アルゴンドーズ量）×ｔｂｏｘ（酸化膜厚）×ｋＡｒＯ（係数）
ここで、ｋＡｒＯ＝ＲＡｒ／ＲＨ×ｋＨＯ＝0.0934／0.0007×4.67×10２＝6.23×10４
ＮＡｒＤ＝ＤＡｒ
とすると、上記（Ｉ）式
ＮＤ＝ＮＨＯ＋ＮＡｒＯ＋ＮＡｒＤ
＝ＤＨ×ｔｂｏｘ×ｋＨＯ＋ＤＡｒ×ｔｂｏｘ×ｋＡｒＯ＋ＤＡｒ＝4.2×1014atoms/cm２
より、アルゴンイオンの注入量は
ＤＡｒ＝（4.2×1014−6.0×1016×ｔｂｏｘ×4.67×10２）／（ｔｂｏｘ×6.23×10４＋1）
となる。
ＮＤ＝ＮＨＯ＋ＮＡｒＯ＋ＮＡｒＤ---（Ｉ）
と示す。そして、
ＮＨＯ＝ＤＨ（水素ドーズ量）×ｔｂｏｘ（酸化膜厚）×ｋＨＯ（係数）---（II）
ここで、ＤＨ＝６×1016atoms/cm2
ｋＨＯ＝4.67×10２（/cm）
ＮＡｒＯ＝ＤＡｒ（アルゴンドーズ量）×ｔｂｏｘ（酸化膜厚）×ｋＡｒＯ（係数）
ここで、ｋＡｒＯ＝ＲＡｒ／ＲＨ×ｋＨＯ＝0.0934／0.0007×4.67×10２＝6.23×10４
ＮＡｒＤ＝ＤＡｒ
とすると、上記（Ｉ）式
ＮＤ＝ＮＨＯ＋ＮＡｒＯ＋ＮＡｒＤ
＝ＤＨ×ｔｂｏｘ×ｋＨＯ＋ＤＡｒ×ｔｂｏｘ×ｋＡｒＯ＋ＤＡｒ＝4.2×1014atoms/cm２
より、アルゴンイオンの注入量は
ＤＡｒ＝（4.2×1014−6.0×1016×ｔｂｏｘ×4.67×10２）／（ｔｂｏｘ×6.23×10４＋1）
となる。
同様に、水素ドーズ量： 6×1016atoms／cm２および注入エネルギー：50keVの水素イオン注入後、酸素イオンを注入する場合に、上記した式（Ｉ）で定義したＮＤについて、ＮＤ＞4.2×1014atoms/cm2を満足するために、酸素イオン注入量と酸化膜厚との関係を求める。
まず、酸素イオンを注入する場合の上記（Ｉ）式を
ＮＤ＝ＮＨＯ＋ＮＯＯ＋ＮＯＤ---（Ｉ）
と示す。そして、
ＮＨＯ＝ＤＨ（水素ドーズ量）×ｔｂｏｘ（酸化膜厚）×ｋＨＯ（係数）---（II）
ここで、ＤＨ＝６×1016atoms/cm2
ｋＨＯ＝4.67×10２（/cm）
ＮＯＯ＝ＤＯ（酸素ドーズ量）×ｔｂｏｘ（酸化膜厚）×ｋＯＯ（係数）
ここで、ｋＯＯ＝ＲＯ／ＲＨ×ｋＨＯ＝0.0277／0.0007×4.67×10２＝1.85×10４
ＮＯＤ＝ＤＯ
とすると、上記（Ｉ）式
ＮＤ＝ＮＨＯ＋ＮＯＯ＋ＮＯＤ
＝ＤＨ×ｔｂｏｘ×ｋＨＯ＋ＤＯ×ｔｂｏｘ×ｋＯＯ＋ＤＯ＝4.2×1014atoms/cm２
より、酸素イオンの注入量は
ＤＡｒ＝（4.2×1014−6.0×1016×ｔｂｏｘ×4.67×10２）／（ｔｂｏｘ×1.85×10４＋1）
となる。
ＮＤ＝ＮＨＯ＋ＮＯＯ＋ＮＯＤ---（Ｉ）
と示す。そして、
ＮＨＯ＝ＤＨ（水素ドーズ量）×ｔｂｏｘ（酸化膜厚）×ｋＨＯ（係数）---（II）
ここで、ＤＨ＝６×1016atoms/cm2
ｋＨＯ＝4.67×10２（/cm）
ＮＯＯ＝ＤＯ（酸素ドーズ量）×ｔｂｏｘ（酸化膜厚）×ｋＯＯ（係数）
ここで、ｋＯＯ＝ＲＯ／ＲＨ×ｋＨＯ＝0.0277／0.0007×4.67×10２＝1.85×10４
ＮＯＤ＝ＤＯ
とすると、上記（Ｉ）式
ＮＤ＝ＮＨＯ＋ＮＯＯ＋ＮＯＤ
＝ＤＨ×ｔｂｏｘ×ｋＨＯ＋ＤＯ×ｔｂｏｘ×ｋＯＯ＋ＤＯ＝4.2×1014atoms/cm２
より、酸素イオンの注入量は
ＤＡｒ＝（4.2×1014−6.0×1016×ｔｂｏｘ×4.67×10２）／（ｔｂｏｘ×1.85×10４＋1）
となる。
ここで、上記したアルゴンイオンおよび酸素イオンの適正注入量を、酸化膜の厚さで整理した結果を図６に示す。なお、図６における、アルゴンイオンおよび酸素イオンの注入量上限とは、アルゴンイオンや酸素イオンを注入することで活性層に欠陥が導入されるため、この注入量が多すぎると、活性層の結晶性を壊してしまい、良好な活性層が得られなくなることから設けたものであり、実験的に、アルゴンイオンの場合1×1016atoms/cm2、酸素イオンの場合２×1016atoms/cm2である。
次に、図７に示す第４発明に従う手法は、予め活性層用ウェーハ１と支持基板用ウェーハ２とを準備し（工程（ａ））、まず活性層用ウェーハ１に酸化膜７を形成し（工程（ｂ））、該活性層用ウェーハ１の剥離域より浅い位置に水素以外のイオン、例えば酸素イオンまたはアルゴンイオンを注入する（工程（ｃ））。その後前記剥離域に水素イオンを注入して水素イオン注入層３を形成する（工程（ｄ））。
次いで、酸化膜７を、例えばＨＦ処理を用いて全て取り除いて（工程（ｅ））から、活性層用ウェーハ１と支持基板用ウェーハ２とを貼り合わせ（工程（ｆ））、剥離熱処理を施してイオン注入層３を劈開面（剥離面）として活性層用ウェーハ１を部分的に剥離し（工程（ｇ））、その後再度酸化処理を施して（工程（ｈ））から、この酸化膜４を除去する工程（ｉ）を経たのち、平坦化処理を施して（工程（ｊ））、支持基板用ウェーハ２上にシリコン層５が形成された半導体基板６が製造される。
以上の手法では、特に工程（ｃ）において、次工程の水素イオンの注入に加えて水素以外のイオンを注入することによって、これら工程ではじき出された十分な酸素並びに注入したイオンに起因して、工程（ｇ）の剥離熱処理時に貼り合わせ界面への水素の拡散が抑制されるため、ボイドやブリスタの発生が抑制される結果、酸化膜を介さずにシリコン同士を直接貼り合せた半導体基板が得られる。
ここで、上記図７に示した手法においても、アルゴンイオンおよび酸素イオンの注入を、図６に示した好適範囲で行うことが好ましい。
なお、図２、図３、図４および図７に示したいずれの手法においても、活性層用ウェーハ１と支持基板用ウェーハ２との貼り合わせに先立ち、貼り合わせ界面の接着強度を上げるために、プラズマ処理を行うことが好ましい。すなわち、プラズマ処理とは、貼り合わせ表面の活性化および、表面に付着した有機物を除去する効果があり、その結果、貼り合わせ界面の接着強度が改善され、ボイドやブリスターの低減につながる。
なお、このプラズマ処理の条件は、特に限定するものではないが、一般的に、酸素、窒素または水素等のガス中で数十秒間処理することにより、同様の効果が期待できる。
なお、このプラズマ処理の条件は、特に限定するものではないが、一般的に、酸素、窒素または水素等のガス中で数十秒間処理することにより、同様の効果が期待できる。
［比較例１］
活性層用ウェーハの表面に150nmの厚みで酸化膜を形成し、活性層用ウェーハの表面から500 nmの深さ位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
活性層用ウェーハの表面に150nmの厚みで酸化膜を形成し、活性層用ウェーハの表面から500 nmの深さ位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
［比較例２］
図１に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
図１に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
［比較例３］
図１に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、ここで、さらに活性層用ウェーハと支持基板用ウェーハとの表面を酸素プラズマで処理してから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
図１に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、ここで、さらに活性層用ウェーハと支持基板用ウェーハとの表面を酸素プラズマで処理してから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
［発明例１（第１発明）］
図２に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、該活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、さらに活性層用ウェーハの表面から50 nmの位置に注入量のピークになるように酸素イオンを注入し、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
図２に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、該活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、さらに活性層用ウェーハの表面から50 nmの位置に注入量のピークになるように酸素イオンを注入し、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
［発明例２（第２発明）］
図３に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、該活性層用ウェーハの表面から50 nmの位置に注入量のピークになるように酸素イオンを注入し、さらに活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
図３に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、該活性層用ウェーハの表面から50 nmの位置に注入量のピークになるように酸素イオンを注入し、さらに活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
［発明例３（第４発明）］
図２に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、該活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、さらに活性層用ウェーハの表面から50 nmの位置に注入量のピークになるようにアルゴンイオンを注入し、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
図２に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、該活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、さらに活性層用ウェーハの表面から50 nmの位置に注入量のピークになるようにアルゴンイオンを注入し、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
［発明例４（第４発明）］
図３に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、該活性層用ウェーハの表面から50 nmの位置に注入量のピークになるようにアルゴンイオンを注入し、さらに活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
図３に示すところに従って、活性層用ウェーハの表面に酸化膜を形成することなく、該活性層用ウェーハの表面から50 nmの位置に注入量のピークになるようにアルゴンイオンを注入し、さらに活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
［発明例５（第５発明）］
図４に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、さらに活性層用ウェーハの表面から50 nmの位置に注入量のピークになるように酸素イオンを注入し、酸化膜をHF処理にて全て取り除いてから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
図４に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、さらに活性層用ウェーハの表面から50 nmの位置に注入量のピークになるように酸素イオンを注入し、酸化膜をHF処理にて全て取り除いてから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
［発明例６（第６発明）］
図７に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から50 nmの位置に注入量のピークになるように酸素イオンを注入し、さらに活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
図７に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から50 nmの位置に注入量のピークになるように酸素イオンを注入し、さらに活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
［発明例７（第７発明）］
図４に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、さらに活性層用ウェーハの表面から50 nmの位置に注入量のピークになるようにアルゴンイオンを注入し、酸化膜をHF処理にて全て取り除いてから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
図４に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、さらに活性層用ウェーハの表面から50 nmの位置に注入量のピークになるようにアルゴンイオンを注入し、酸化膜をHF処理にて全て取り除いてから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
［発明例８（第８発明）］
図７に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から50 nmの位置に注入量のピークになるようにアルゴンイオンを注入し、さらに活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
図７に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から50 nmの位置に注入量のピークになるようにアルゴンイオンを注入し、さらに活性層用ウェーハの表面から500 nmの位置に注入量のピーク（イオン注入層）がくるように水素イオンを注入した後、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域（イオン注入層）から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
［発明例９〜１６］
発明例１〜８において、活性層用ウェーハと支持基板用ウェーハとを貼り合わせるに先立ち、活性層用ウェーハと支持基板用ウェーハとの表面を酸素プラズマ処理してから貼り合せた。なお、今回のプラズマ処理は、酸素ガスで置換されたチャンバー内を真空状態にした後、２０秒間保持する条件にて行った。
発明例１〜８において、活性層用ウェーハと支持基板用ウェーハとを貼り合わせるに先立ち、活性層用ウェーハと支持基板用ウェーハとの表面を酸素プラズマ処理してから貼り合せた。なお、今回のプラズマ処理は、酸素ガスで置換されたチャンバー内を真空状態にした後、２０秒間保持する条件にて行った。
なお、上記した事例において、イオンの注入条件は、次のとおりである。
水素ドーズ量： 6.0×1016atoms／cm２および注入エネルギー：50keV
酸素ドーズ量： ： 1.0×1016atoms／cm２および注入エネルギー：50keV
アルゴンドーズ量：： 1.0×1015atoms／cm２および注入エネルギー：80keV
水素ドーズ量： 6.0×1016atoms／cm２および注入エネルギー：50keV
酸素ドーズ量： ： 1.0×1016atoms／cm２および注入エネルギー：50keV
アルゴンドーズ量：： 1.0×1015atoms／cm２および注入エネルギー：80keV
以上の各手法で得られた半導体基板について、欠陥の発生量を高輝度集光灯下，及び蛍光灯下での目視による欠陥数カウントにて調査した。その調査結果を表２に示すように、本発明に従って得られた半導体基板は、酸化膜がない場合にあっても欠陥の発生が抑制されていることがわかる。
表２に示すように、先に水素イオンを注入した場合、ウェーハ表面に存在する有機物がウェーハに固着されやすく、ブリスタが発生しやすい。好ましくは、水素以外のイオンを先に注入すること、さらに好ましくは、水素以外のイオンを注入した後、ウェーハを洗浄し、水素を注入することである。
１ 活性層用ウェーハ
２ 支持基板用ウェーハ
３ イオン注入層
４ 酸化膜
５ シリコン層
６ 半導体基板
７ 酸化膜
２ 支持基板用ウェーハ
３ イオン注入層
４ 酸化膜
５ シリコン層
６ 半導体基板
７ 酸化膜
Claims (5)
- 表面に酸化膜が形成されていない活性層用ウェーハに、水素イオンを注入して水素イオン注入層を形成し、その後水素イオン注入側の面からの深さが水素イオン注入層より浅い位置に水素以外のイオンを注入し、次いで活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離することを特徴とする半導体基板の製造方法。
- 表面に酸化膜が形成されていない活性層用ウェーハに、該活性層用ウェーハの剥離域より浅い位置に水素以外のイオンを注入し、その後前記剥離域に水素イオンを注入して水素イオン注入層を形成し、次いで活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離することを特徴とする半導体基板の製造方法。
- 活性層用ウェーハに酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入して水素イオン注入層を形成し、その後水素イオン注入側の面からの深さが水素イオン注入層より浅い位置に水素以外のイオンを注入し、次いで活性層用ウェーハの酸化膜を全て取り除いてから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離することを特徴とする半導体基板の製造方法。
- 活性層用ウェーハに酸化膜を形成した後、該活性層用ウェーハの剥離域より浅い位置に水素以外のイオンを注入し、その後前記剥離域に水素イオンを注入して水素イオン注入層を形成し、次いで活性層用ウェーハの酸化膜を全て取り除いてから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離することを特徴とする半導体基板の製造方法。
- 前記活性層用ウェーハと支持基板用ウェーハとの貼り合わせに先立ち、プラズマ処理を行うことを特徴とする請求項１ないし４に記載の半導体基板の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006130237A JP5109287B2 (ja) | 2006-05-09 | 2006-05-09 | 半導体基板の製造方法 |
| EP07008809A EP1863083B1 (en) | 2006-05-09 | 2007-04-30 | Method for producing semiconductor substrate |
| EP10008251.0A EP2244286B1 (en) | 2006-05-09 | 2007-04-30 | Method for producing semiconductor substrate |
| TW096115469A TWI343624B (en) | 2006-05-09 | 2007-05-01 | Method for producing semiconductor substrate |
| SG200703274-1A SG137758A1 (en) | 2006-05-09 | 2007-05-07 | Method for producing semiconductor substrate |
| CNB2007101011624A CN100539025C (zh) | 2006-05-09 | 2007-05-09 | 制备半导体衬底的方法 |
| US11/801,461 US7851337B2 (en) | 2006-05-09 | 2007-05-09 | Method for producing semiconductor substrate |
| US12/903,139 US8183133B2 (en) | 2006-05-09 | 2010-10-12 | Method for producing semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006130237A JP5109287B2 (ja) | 2006-05-09 | 2006-05-09 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007305662A true JP2007305662A (ja) | 2007-11-22 |
| JP5109287B2 JP5109287B2 (ja) | 2012-12-26 |
Family
ID=38611013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006130237A Active JP5109287B2 (ja) | 2006-05-09 | 2006-05-09 | 半導体基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7851337B2 (ja) |
| EP (2) | EP2244286B1 (ja) |
| JP (1) | JP5109287B2 (ja) |
| CN (1) | CN100539025C (ja) |
| SG (1) | SG137758A1 (ja) |
| TW (1) | TWI343624B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111381A (ja) * | 2007-10-26 | 2009-05-21 | Soi Tec Silicon On Insulator Technologies | 微細な埋め込み絶縁層を有するｓｏｉ基板 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5109287B2 (ja) * | 2006-05-09 | 2012-12-26 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| JP5082299B2 (ja) * | 2006-05-25 | 2012-11-28 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| WO2009152648A1 (zh) * | 2008-06-20 | 2009-12-23 | Lee Tienhsi | 薄膜制造方法 |
| FR2938119B1 (fr) | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de detachement de couches semi-conductrices a basse temperature |
| JP2010135538A (ja) * | 2008-12-04 | 2010-06-17 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| KR102527811B1 (ko) * | 2015-12-22 | 2023-05-03 | 삼성전자주식회사 | 타임랩스 영상을 생성하는 장치 및 방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259012A (ja) * | 1992-03-10 | 1993-10-08 | Nec Corp | 半導体基板およびその製造方法 |
| JPH11233449A (ja) * | 1998-02-13 | 1999-08-27 | Denso Corp | 半導体基板の製造方法 |
| JP2000196047A (ja) * | 1998-12-25 | 2000-07-14 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板及びその製造方法 |
| JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
| WO2003049189A1 (fr) * | 2001-12-04 | 2003-06-12 | Shin-Etsu Handotai Co.,Ltd. | Plaquette collee et procede permettant de produire cette plaquette collee |
| JP2005228988A (ja) * | 2004-02-13 | 2005-08-25 | Sumitomo Mitsubishi Silicon Corp | Ｓｏｉウェーハの製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100232886B1 (ko) * | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
| US6027988A (en) * | 1997-05-28 | 2000-02-22 | The Regents Of The University Of California | Method of separating films from bulk substrates by plasma immersion ion implantation |
| JPH11251207A (ja) | 1998-03-03 | 1999-09-17 | Canon Inc | Ｓｏｉ基板及びその製造方法並びにその製造設備 |
| US6448152B1 (en) * | 2001-02-20 | 2002-09-10 | Silicon Genesis Corporation | Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer |
| US6995075B1 (en) * | 2002-07-12 | 2006-02-07 | Silicon Wafer Technologies | Process for forming a fragile layer inside of a single crystalline substrate |
| JP2004259970A (ja) | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| WO2005093807A1 (en) * | 2004-03-01 | 2005-10-06 | S.O.I.Tec Silicon On Insulator Technologies | Oxidation process of a sige layer and applications thereof |
| CN101036222A (zh) * | 2004-09-21 | 2007-09-12 | S.O.I.Tec绝缘体上硅技术公司 | 通过实施共注入获得薄层的方法和随后的注入 |
| US7148124B1 (en) * | 2004-11-18 | 2006-12-12 | Alexander Yuri Usenko | Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers |
| JP5109287B2 (ja) * | 2006-05-09 | 2012-12-26 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
-
2006
- 2006-05-09 JP JP2006130237A patent/JP5109287B2/ja active Active
-
2007
- 2007-04-30 EP EP10008251.0A patent/EP2244286B1/en active Active
- 2007-04-30 EP EP07008809A patent/EP1863083B1/en active Active
- 2007-05-01 TW TW096115469A patent/TWI343624B/zh active
- 2007-05-07 SG SG200703274-1A patent/SG137758A1/en unknown
- 2007-05-09 US US11/801,461 patent/US7851337B2/en active Active
- 2007-05-09 CN CNB2007101011624A patent/CN100539025C/zh active Active
-
2010
- 2010-10-12 US US12/903,139 patent/US8183133B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05259012A (ja) * | 1992-03-10 | 1993-10-08 | Nec Corp | 半導体基板およびその製造方法 |
| JPH11233449A (ja) * | 1998-02-13 | 1999-08-27 | Denso Corp | 半導体基板の製造方法 |
| JP2000196047A (ja) * | 1998-12-25 | 2000-07-14 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板及びその製造方法 |
| JP2002280531A (ja) * | 2001-03-19 | 2002-09-27 | Denso Corp | 半導体基板及びその製造方法 |
| WO2003049189A1 (fr) * | 2001-12-04 | 2003-06-12 | Shin-Etsu Handotai Co.,Ltd. | Plaquette collee et procede permettant de produire cette plaquette collee |
| JP2005228988A (ja) * | 2004-02-13 | 2005-08-25 | Sumitomo Mitsubishi Silicon Corp | Ｓｏｉウェーハの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009111381A (ja) * | 2007-10-26 | 2009-05-21 | Soi Tec Silicon On Insulator Technologies | 微細な埋め込み絶縁層を有するｓｏｉ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2244286A2 (en) | 2010-10-27 |
| JP5109287B2 (ja) | 2012-12-26 |
| US20110027969A1 (en) | 2011-02-03 |
| CN101071767A (zh) | 2007-11-14 |
| US20070264797A1 (en) | 2007-11-15 |
| EP2244286B1 (en) | 2016-06-22 |
| EP1863083B1 (en) | 2010-09-29 |
| CN100539025C (zh) | 2009-09-09 |
| US8183133B2 (en) | 2012-05-22 |
| SG137758A1 (en) | 2007-12-28 |
| EP2244286A3 (en) | 2011-03-02 |
| EP1863083A3 (en) | 2008-02-20 |
| US7851337B2 (en) | 2010-12-14 |
| EP1863083A2 (en) | 2007-12-05 |
| TW200807627A (en) | 2008-02-01 |
| TWI343624B (en) | 2011-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4934966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5082299B2 (ja) | 半導体基板の製造方法 | |
| JP4407127B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP5109287B2 (ja) | 半導体基板の製造方法 | |
| TWI492275B (zh) | The method of manufacturing the bonded substrate | |
| US7091107B2 (en) | Method for producing SOI wafer and SOI wafer | |
| JPWO2005022610A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5417399B2 (ja) | 複合ウェーハの製造方法 | |
| JP2008004821A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2010098167A (ja) | 貼り合わせウェーハの製造方法 | |
| WO2014207988A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5135713B2 (ja) | 半導体基板の製造方法 | |
| JP2010135539A (ja) | 貼り合わせウェーハの製造方法 | |
| WO2016059748A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 | |
| WO2015033516A1 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2009252948A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5109287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |