WO2006109614A1 - Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ - Google Patents

Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ Download PDF

Info

Publication number
WO2006109614A1
WO2006109614A1 PCT/JP2006/307078 JP2006307078W WO2006109614A1 WO 2006109614 A1 WO2006109614 A1 WO 2006109614A1 JP 2006307078 W JP2006307078 W JP 2006307078W WO 2006109614 A1 WO2006109614 A1 WO 2006109614A1
Authority
WO
WIPO (PCT)
Prior art keywords
soi
wafer
layer
oxide film
soi layer
Prior art date
Application number
PCT/JP2006/307078
Other languages
English (en)
French (fr)
Inventor
Yasutsugu Soeta
Yasuo Nagaoka
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP06731026.8A priority Critical patent/EP1868230B1/en
Priority to KR1020077022582A priority patent/KR101229760B1/ko
Priority to JP2007512915A priority patent/JP4421652B2/ja
Priority to US11/887,574 priority patent/US20090117706A1/en
Publication of WO2006109614A1 publication Critical patent/WO2006109614A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

 イオン注入剥離法によってSOIウェーハを製造する方法であって、少なくとも、ベースウェーハとSOI層となるボンドウェーハの少なくとも一方の表面に酸化膜を形成し、水素イオンまたは希ガスイオンの少なくとも一方を前記ボンドウェーハの表面から注入してイオン注入層を形成し、前記酸化膜を介してボンドウェーハとベースウェーハを密着させ、熱処理を加え前記イオン注入層において剥離してSOI層を形成し、酸化性雰囲気下で熱処理を行い、前記SOI層の表面に酸化膜を形成した後、該酸化膜をエッチングして除去し、次にオゾン水でSOI層の表面を洗浄し、研磨加工するSOIウェーハの製造方法。これにより、イオン注入剥離法において、剥離後にSOI層表面に残留するダメージ層、表面粗さを、SOI層の膜厚均一性を維持しつつ除去し、高品質のSOIウエーハを製造する方法が提供される。

Description

SOIゥヱーハの製造方法およびこの方法により製造された SOIゥヱーハ 技術分野
[0001] 本発明は、イオン注入剥離法による SOI (Silicon On Insulator)ゥエーハの製 造方法において、剥離後に SOI層上に残留するダメージ層を除去するとともに、 SOI 層研磨後の平坦度 (最大厚さと最小厚さの差)および面内膜厚分布の改善を図る方 法に関する。 背景技術
[0002] SOIゥエーハの製造方法として、イオン注入したゥエーハを結合後に剥離して SOI ゥエーハを製造する、いわゆるイオン注入剥離法 (スマートカット法)と呼ばれる技術 が開示されている。この方法は、二枚のシリコンゥエーハの内、少なくとも一方に酸ィ匕 膜を形成すると共に、一方のシリコンゥエーハの上面から水素イオンまたは希ガスィ オンを注入し、該ゥエーハ内部に微小気泡層(イオン注入層)を形成させた後、該ィ オンを注入した方の面を酸ィ匕膜を介して他方のシリコンゥエーハと密着させ、その後 熱処理 (剥離熱処理)を加えて微小気泡層を劈開面として一方のゥエーハを薄膜状 に剥離し、場合によってはさらに熱処理 (結合熱処理)をカ卩えて強固に結合して SOI ゥエーハとする技術 (特開平 5 - 211128号公報参照)である。
[0003] この方法では、劈開面 (剥離面)は良好な鏡面であり、 SOI層の膜厚の均一性も高 い SOIゥエーハが比較的容易に得られている。しかし、イオン注入剥離法により SOI ゥエーハを作製する場合にぉ 、ては、剥離後の SOIゥエーハ表面にイオン注入によ るダメージ層が存在し、また表面粗さが通常のシリコンゥエーハの鏡面に比べて大き なものとなり、 SOI層の膜厚分布にばらつきが生ずる。したがって、イオン注入剥離法 では、このようなダメージ層、表面粗さを除去することが必要になる。
[0004] 従来、このダメージ層等を除去するために、結合熱処理後の最終工程にぉ 、ては 、タツチボリッシュと呼ばれる研磨代の極めて少ない鏡面研磨が行われていた。しか し、 SOI層に機械カ卩ェである研磨をしてしまうと、研磨の取り代が均一でないために、 水素イオン注入、剥離によって達成された SOI層の膜厚均一性が悪ィ匕してしまうと ヽ う問題が生じる。
[0005] そこで、剥離後の SOIゥエーハに酸ィ匕性雰囲気下の熱処理を行い、 SOI層に酸ィ匕 膜を形成した後、該酸化膜を除去する、いわゆる犠牲酸化を行うことによりダメージ層 を除去する方法が提案された。この方法であれば、機械加工である研磨によらずダメ 一ジ層を除去することができる。
[0006] しかし、この犠牲酸ィ匕のみでは、 SOI層表面の表面粗さを十分に改善することがで きないために、結局、面粗さの改善のために機械研磨であるタツチボリッシュが必要と なり、またしても、 SOIゥエーハの平坦度、 SOI層の膜厚均一性を劣化させてしまうと いう問題があった。 発明の開示
[0007] そこで、本発明はこのような問題点に鑑みなされたもので、イオン注入剥離法にお いて、剥離後に SOI層表面に残留するダメージ層、表面粗さを、 SOI層の膜厚均一 性を維持しつつ除去し、例え SOI層の表面の研磨を行ったとしても、膜厚分布および 平坦度を悪化させずに高品質の SOIゥエーハを製造する方法を提供すると共に、ゥ エーハ製造の生産性を向上させることを目的とする。
[0008] 上記課題を解決するために、本発明は、イオン注入剥離法によって SOIゥエーハを 製造する方法であって、少なくとも、支持基板となるベースウェーハと SOI層となるボ ンドゥエーハの少なくとも一方の表面に酸ィ匕膜を形成し、水素イオンまたは希ガスィ オンの少なくとも一方を前記ボンドウヱーハの表面から注入してイオン注入層を形成 した後に、前記酸化膜を介して前記ボンドゥエーハと前記べ一スウェーハを密着させ
、熱処理を加えて前記イオン注入層において剥離して SOI層を形成し、その後、酸 化性雰囲気下で熱処理を行い、前記 SOI層の表面に酸化膜を形成した後、該酸ィ匕 膜をエッチングして除去し、次にオゾン水を用いて前記 SOI層の表面を洗浄し、その 後、前記 SOI層の表面を研磨加工することを特徴とする SOIゥエーハの製造方法を 提供する。
[0009] このように、イオン注入剥離法によって SOIゥヱーハを製造する方法であって、 SOI 層表面の研磨工程の前に、オゾン水を用いて SOI層の表面を洗浄すれば、研磨前 の SOI層表面の自然酸化膜の膜厚分布は、従来のように酸洗浄 (例えば SC— 2洗 浄)を行った場合に比較しむしろ悪化するが、これによりかえって研磨時の砥粒が研 磨面全面にいきわたり、研磨後の膜厚分布および平坦度は改善され、効率良く高品 質の SOIゥエーハを得ることができ、生産性も向上する。
[0010] このとき、前記剥離熱処理の後に、剥離熱処理時よりも高温で、結合強度を高める ための熱処理を行ってもょ 、。
このように、前記剥離熱処理の後に、貼り合わせたゥヱーハに、剥離熱処理時よりも 高温で熱処理を施せば、 SOI層(ボンドゥエーハ)と支持基板 (ベースウェーハ)の結 合強度を高めることが可能である。もちろん、剥離熱処理温度を高目に設定し、結合 熱処理を兼ねるものとしてもよ 、。
[0011] また、前記酸ィ匕膜のエッチング除去をフッ化水素を含む水溶液を用いて行うのが望 ましい。
このように、前記酸ィ匕膜のエッチング除去をフッ化水素を含む水溶液を用いて行え ば、酸ィ匕膜のみをエッチングすることができ、犠牲酸化によって SOI層の表面に残留 するダメージ層を容易に除去することが可能である。
[0012] そして、前記オゾン水中のオゾン濃度を 3ppm以上 lOppm以下とするのが望ましい このように、オゾン水中のオゾン濃度を 3ppm以上 lOppm以下とすれば、このォゾ ン水による洗浄によって、従来の酸洗浄の場合と比べて適度に SOI層の表面の自然 酸ィ匕膜の膜厚分布を悪化させることができ、その後の研磨により、膜厚分布が均一の SOI層を得ることが可能である。
[0013] また、前記研磨力卩ェをタツチボリッシュにより行うことが望ましい。
このように、前記研磨加工をタツチポリッシュによって行えば、研磨代の極めて少な い鏡面研磨をゥエーハに施すことが可能であり、極力膜厚分布を悪化させることなく 平坦ィ匕して高品質の SOIゥエーハを得ることができる。
[0014] 上述のような SOIゥ ーハの製造方法により製造された SOIゥ ーハであれば、平 坦度が高ぐ面内膜厚が均一化された高品質のものである。 [0015] 本発明のように、イオン注入剥離法によって SOIゥヱーハを製造する方法であって 、酸化膜を介して貼り合わせ、イオン注入層において剥離して、 SOI層の表面に酸ィ匕 膜を形成し、該酸ィ匕膜をエッチング除去した後に、 SOI層の表面をオゾン水を用いて 洗浄してから研磨加工を施せば、剥離後に SOI層表面に残留するダメージ層、表面 粗さを、 SOI層の膜厚均一性を維持しつつ除去することが可能であり、特に、 SOI層 の表面を研磨するにもかかわらず、膜厚均一性を悪化させることなく高品質の sow エーハを得ることができる。そして、そのため、ゥエーハ製造の歩留まりおよび生産性 を向上させることが可能である。 図面の簡単な説明
[0016] [図 1]本発明の、イオン注入剥離法により SOIゥヱーハを製造する方法における製造 工程の一例を示す概略工程図である。
発明を実施するための最良の形態
[0017] 以下では、本発明の実施の形態について説明する力 本発明はこれに限定される ものではない。
ここで、図 1は本発明のイオン注入剥離法によって SOIゥエーハを製造する方法の 製造工程の一例を示す概略工程図である。
以下、本発明を 2枚のシリコンゥヱーハを結合する場合を中心に説明する。まず、図
1のイオン注入剥離法において、工程 (a)では、 2枚のシリコン鏡面ゥエーハを準備す るものであり、デバイスの仕様に合った支持基板となるベースウェーハ 1と SOI層とな るボンドゥエーハ 2を用意する。
[0018] 次に工程 (b)では、そのうちの少なくとも一方のゥヱーノ、、ここではボンドウヱーハ 2 を例えば熱酸ィ匕して、その表面に約 0. 1〜2. 0 m厚の酸化膜 3を形成する。
工程 (c)では、表面に酸ィ匕膜を形成したボンドゥエーハ 2の片面に対して水素ィォ ンまたは希ガスイオンの少なくとも一方、ここでは水素イオンを注入し、イオンの平均 進入深さにお 、て表面に平行なイオン注入層 4を形成させる。
[0019] 工程(d)は、水素イオンを注入したボンドウ ーハ 2の水素イオン注入面に、ベース ゥエーハ 1を酸ィ匕膜を介して重ね合わせて密着させる工程であり、常温の清浄な雰 囲気下で 2枚のゥヱーハの表面同士を接触させることにより、接着剤等を用いることな くゥ ーハ同士が接着する。
[0020] 次に、工程 (e)は、イオン注入層 4を境界として剥離することによって、剥離ゥエーハ 5と SOIゥエーハ 6 (SOI層 7 +埋め込み酸化膜 3 +ベースウェーハ 1)に分離する剥 離熱処理工程で、例えば不活性ガス雰囲気下約 500°C以上の温度で熱処理を加え れば、結晶の再配列と気泡の凝集とによって剥離ゥヱーハ 5と SOIゥヱーハ 6に分離 される。そして、この剥離したままの SOIゥエーハ表面の SOI層 7には、ダメージ層 8 が残留する。
[0021] 剥離工程の後、工程 (f)で結合熱処理工程を行う。この工程は、前記工程 (d) (e) の密着工程および剥離熱処理工程で密着させたゥエーハ同士の結合力では、その ままデバイス工程で使用するには弱いので、結合熱処理として SOIゥエーハ 6に高温 の熱処理を施し結合強度を十分なものとする。この熱処理は例えば不活性ガス雰囲 気下、 1000〜1300°Cで 30分から 2時間の範囲で行うことが好ましい。
この場合、剥離熱処理を、例えば 800°C以上等の高温で行うことによって結合熱処 理を兼ねるものとし、単独で行う結合熱処理を省略してもよ ヽ。
[0022] そして工程 (g)において、まず酸化性雰囲気下の熱処理を行い、 SOI層 7に酸ィ匕 膜 9を形成して、ダメージ層 8を酸ィ匕膜 9に取り込むようにする。
そして工程 (h)では、 SOI層 7に形成した酸ィ匕膜 9を除去する。この酸ィ匕膜 9の除去 は、フッ化水素を含む水溶液でエッチングすることにより行えばよい。このようにフッ酸 処理をすれば、酸ィ匕膜 9のみがエッチングにより除去され、犠牲酸化によりダメージ 層を除去した SOIゥエーノ、 6を得ることができる。し力も、このようなゥエーハのフッ酸 処理は簡単であるとともに低コストであるという有利性もある。
[0023] さらに工程 (i)では、オゾン水による洗浄を行う。オゾン水洗浄をフッ酸処理の後に 付加すると、オゾンの強い酸ィ匕力によって金属不純物の除去がさらに促進されるとと もに、金属不純物のゥヱーハ外面への再付着が防止される。すなわち、オゾン水は 過酸ィ匕水素より高い酸ィ匕還元電位を示すので、より酸化力が強ぐ不純物、特に金 属元素を強くイオン化して、基板表面への付着を防止すると考えられる。また、オゾン 水による洗浄は一般に行われる SC— 2洗浄に比較して、表面の自然酸化膜の平坦 度が悪くなる傾向があるが、これがかえって次工程の研磨工程、例えばタツチポリツ シュの際に、ゥエーハ全面に研磨剤が行き渡る結果となり、タツチボリッシュ後の SOI 層の平坦度、膜厚分布が向上する。従来、 SOI層の洗浄においては出来るだけ平坦 度を悪化させな 、ように洗浄することが常識であつたが、その後研磨を行う場合は、 むしろ適度に表面の自然酸ィ匕膜の粗さがあれていた方が、研磨剤が行き渡り、結果 として、研磨後の SOI層の表面の平坦度や膜厚均一性を確保できることが判った。
[0024] また、このときのオゾン水濃度は例えば 3ppm以上 lOppm以下が好ましい。 ΙΟρρ m以下のオゾン水濃度とすることによって、研磨前の SOI層の自然酸ィ匕膜の表面粗 さを適度に悪化させ、 SOI層表面の自然酸ィ匕膜の膜厚分布をばらつ力せることがで きる。このように研磨前に表面の自然酸ィ匕膜の膜厚分布をばらつ力せることにより、ォ ゾン水洗浄後、例えば上記のようにタツチボリッシュによる研磨工程 (j)によって、研 磨後の SOI層の膜厚分布を従来方法に比べてより均一化することが可能である。し かし、 3ppm未満だと、洗浄効果が小さくなるうえ、上記効果も少なくなる。
[0025] このような本発明の SOIゥヱーハの製造方法により、 SOI層の膜厚分布がより良好 な高品質の SOIゥエーハを効率良く生産することができる。
[0026] (実施例 1)
図 1の通りの工程で実施して直径 300mmの SOIゥエーハを 16枚得た。このときの、 フッ酸処理は 22°Cで 60秒、オゾン洗浄は lOppmの濃度で 60秒行った。オゾン洗浄 後、各ゥ ーハの SOI層表面の自然酸ィ匕膜の厚さを面内 9点測定したところ、自然酸 化膜の膜厚の P—V値 (最大値と最小値の差)は 0. 1441nm、標準偏差は 0. 0522 という値であった。次に SOI層の表面を取り代 30nmのタツチポリッシュ後各ゥエーハ の外周力も 3mm以内の SOI層厚さを約 4000点測定したところ、 16枚のゥエーハの SOI層膜厚の P—V値 (最大値と最小値の差)の平均値は 5. 81nm、 SOI層膜厚自 体の標準偏差は 0. 80であった。この結果を表 1に示す。
[0027] [表 1] S O I層膜厚の S Ο I層膜厚の
P— V値(n m) 標準偏差
1 5 . 9 0 . 6 8
2 6 . 9 0 . 8 9
3 7 , 7 0 . 9 4
4 3 . 9 0 . 4 6
5 6 . 2 1 . 0 8
6 5 . 3 0 . 7 4
7 6 . 4 0 . 8 7
8 5 . 5 0 . 6 9
9 4 . 6 0 - 7 7
6 . 8 0 . 7 5
1 1 6 . 5 0 . 8 4
1 2 4 . 9 0 . 8 5
1 3 5 . 5 0 - 8 3
1 4 6 . 0 0 . 9 2
1 5 4 . 8 0 . 7 6
1 6 6 . 1 0 . 7 1
平均値 5 . 8 1 0 . 8 0
(比較例 1)
次に、比較例として、図 1の工程 (i)でオゾン水洗浄の替りに従来通り SC— 2洗浄を 実施して、直径 300mmの SOIゥエーハを 10枚得た。このときの、フッ酸処理の条件 は上記実施例と同じで、 SC— 2洗浄は 80°Cで 180秒行った。 SC— 2洗浄後に SOI 層表面の自然酸ィ匕膜の厚さを実施例 1と同様に測定したところ、 P— V値は 0. 0154 nm、標準偏差は 0. 0047であり、実施例(以下に述べる実施例 2、 3も含めて)よりも 良い値であった。次に SOI層の表面を取り代 30nmのタツチボリッシュ後、上記実施 例 1と同様に SOI層膜厚を測定したところ、 10枚のゥヱーハの SOI層膜厚の P— V値 の平均値は 8. 23nm、 SOI層膜厚自体の標準偏差は 1. 12であり、実施例 1—3より 悪いことが確認できた。この結果を表 2に示す。
[0029] [表 2]
S O I眉膜厚の S O I層膜厚の
P— V値(n m) 標準偏差
1 7 . 1 1 . 0 1
2 8 . 4 1 . 1 1
3 9 . 2 1 . 2 3
4 8 . 3 1 . 1 2
5 7 . 2 1 . 0 3
6 9 . 2 1 . 1 3
7 7 . 9 1 . 0 5
8 8 . 3 1 . 2 0
9 9 . 3 1 . 2 2
1 0 7 . 4 1 . 1 2 平均値 8 . 2 3 1 . 1 2
[0030] (実施例 2、 3)
また、オゾン洗浄工程において、オゾン水中のオゾン濃度を 15ppm (実施例 2)、 2 Oppm (実施例 3)とし、それ以外は実施例 1と同様の工程をそれぞれ 10枚のゥエー ハに対して行った。このとき、オゾン洗浄後の各ゥエーハの SOI層表面の自然酸ィ匕膜 厚の P— V値は、それぞれ 0. 1693nm、 0. 1885nm、そして標準偏差は 0. 0627、 0. 0734であり、実施例 比較例 1のオゾン洗浄後の値よりも大きな値となった。そ して、 SOI層の表面のタツチポリッシュ後、 SOI層膜厚の P—V値はそれぞれ 6. 21η m、 6. 83nmで、 SOI層膜厚自体の標準偏差は 0. 86、 0. 93となり、実施例 1よりは 大きな値であつたが、比較例 1よりは小さな値であり、比較例 1よりも高品質のゥ ー ハを得ることができた。 なお、本発明は、上記形態に限定されるものではない。上記実施形態は、例示で あり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を 有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲 に包含される。

Claims

請求の範囲
[1] イオン注入剥離法によって SOIゥヱーハを製造する方法であって、少なくとも、支持 基板となるベースウェーハと SOI層となるボンドゥエーハの少なくとも一方の表面に酸 化膜を形成し、水素イオンまたは希ガスイオンの少なくとも一方を前記ボンドゥエーハ の表面カゝら注入してイオン注入層を形成した後に、前記酸ィ匕膜を介して前記ボンドウ エーハと前記べ一スウェーハを密着させ、熱処理を加えて前記イオン注入層にお ヽ て剥離して SOI層を形成し、その後、酸化性雰囲気下で熱処理を行い、前記 SOI層 の表面に酸ィ匕膜を形成した後、該酸ィ匕膜をエッチングして除去し、次にオゾン水を用 いて前記 SOI層の表面を洗浄し、その後、前記 SOI層の表面を研磨加工することを 特徴とする SOIゥエーハの製造方法。
[2] 前記剥離熱処理の後に、剥離熱処理時よりも高温で、結合強度を高めるための熱 処理を行うことを特徴とする請求項 1に記載の SOIゥエーハの製造方法。
[3] 前記酸ィ匕膜のエッチング除去をフッ化水素を含む水溶液を用いて行うことを特徴と する請求項 1または 2に記載の SOIゥヱーハの製造方法。
[4] 前記オゾン水中のオゾン濃度を 3ppm以上 lOppm以下とすることを特徴とする請 求項 1から 3のいずれか一項に記載の SOIゥヱーハの製造方法。
[5] 前記研磨加工をタツチボリッシュにより行うことを特徴とする請求項 1から 4のいずれ か一項に記載の SOIゥヱーハの製造方法。
[6] 請求項 1から 5の 、ずれか一項に記載の製造方法により製造された SOIゥ ーハ。
PCT/JP2006/307078 2005-04-06 2006-04-04 Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ WO2006109614A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP06731026.8A EP1868230B1 (en) 2005-04-06 2006-04-04 Manufacting method of soi wafer and soi wafer manufactured by this method
KR1020077022582A KR101229760B1 (ko) 2005-04-06 2006-04-04 Soi 웨이퍼의 제조방법 및 이 방법에 의해 제조된soi 웨이퍼
JP2007512915A JP4421652B2 (ja) 2005-04-06 2006-04-04 Soiウェーハの製造方法
US11/887,574 US20090117706A1 (en) 2005-04-06 2006-04-04 Manufacturing Method of SOI Wafer and SOI Wafer Manufactured by This Method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005110019 2005-04-06
JP2005-110019 2005-04-06

Publications (1)

Publication Number Publication Date
WO2006109614A1 true WO2006109614A1 (ja) 2006-10-19

Family

ID=37086892

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/307078 WO2006109614A1 (ja) 2005-04-06 2006-04-04 Soiウェーハの製造方法およびこの方法により製造されたsoiウェーハ

Country Status (6)

Country Link
US (1) US20090117706A1 (ja)
EP (1) EP1868230B1 (ja)
JP (1) JP4421652B2 (ja)
KR (1) KR101229760B1 (ja)
CN (1) CN101151708A (ja)
WO (1) WO2006109614A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009016795A1 (ja) * 2007-07-27 2009-02-05 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法
JP2011071493A (ja) * 2009-08-25 2011-04-07 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、および、soi基板の作製方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698106B2 (en) * 2008-04-28 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Apparatus for detecting film delamination and a method thereof
JP5544986B2 (ja) * 2010-04-01 2014-07-09 信越半導体株式会社 貼り合わせsoiウェーハの製造方法、及び貼り合わせsoiウェーハ
JP5533624B2 (ja) * 2010-12-16 2014-06-25 信越半導体株式会社 半導体ウェーハの洗浄方法
CN102544360B (zh) * 2010-12-30 2014-03-12 中芯国际集成电路制造(上海)有限公司 相变存储器形成方法
JP2012156495A (ja) * 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP5862521B2 (ja) * 2012-09-03 2016-02-16 信越半導体株式会社 Soiウェーハの製造方法
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
US10283384B2 (en) * 2015-04-27 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching etch layer and wafer etching apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091279A (ja) * 1998-09-09 2000-03-31 Shin Etsu Handotai Co Ltd 被鏡面研磨用半導体基板及び半導体基板の製造方法
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091279A (ja) * 1998-09-09 2000-03-31 Shin Etsu Handotai Co Ltd 被鏡面研磨用半導体基板及び半導体基板の製造方法
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1868230A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009016795A1 (ja) * 2007-07-27 2009-02-05 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法
JP2009032972A (ja) * 2007-07-27 2009-02-12 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
EP2175477A1 (en) * 2007-07-27 2010-04-14 Shin-Etsu Handotai Co., Ltd. Bonded wafer manufacturing method
EP2175477A4 (en) * 2007-07-27 2010-10-20 Shinetsu Handotai Kk METHOD FOR MANUFACTURING LINED WAFER
US8173521B2 (en) 2007-07-27 2012-05-08 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer
CN101765901B (zh) * 2007-07-27 2012-06-13 信越半导体股份有限公司 贴合晶片的制造方法
JP2011071493A (ja) * 2009-08-25 2011-04-07 Semiconductor Energy Lab Co Ltd 半導体基板の再生方法、再生半導体基板の作製方法、および、soi基板の作製方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
EP1868230A4 (en) 2012-03-07
KR20080003328A (ko) 2008-01-07
EP1868230A1 (en) 2007-12-19
JP4421652B2 (ja) 2010-02-24
CN101151708A (zh) 2008-03-26
EP1868230B1 (en) 2013-10-23
KR101229760B1 (ko) 2013-02-06
JPWO2006109614A1 (ja) 2008-11-06
US20090117706A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
JP4421652B2 (ja) Soiウェーハの製造方法
JP4934966B2 (ja) Soi基板の製造方法
JP5292644B2 (ja) 最小化された応力を備えたヘテロ構造を製造するためのプロセス
KR100733113B1 (ko) 박리 웨이퍼의 재생처리방법
US7781309B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
WO2013102968A1 (ja) 貼り合わせsoiウェーハの製造方法
US9496130B2 (en) Reclaiming processing method for delaminated wafer
JP4277469B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
WO2015141121A1 (ja) 貼り合わせウェーハの製造方法
TW200822199A (en) Method for producing bonded wafer
JP2007149723A (ja) 貼り合わせウェーハの製造方法
TWI685019B (zh) 絕緣體上矽晶圓的製造方法
JP2007116161A (ja) エピタキシ済みドナー・ウェファをリサイクルする方法
KR102095383B1 (ko) 접합 웨이퍼의 제조방법
CN110739214A (zh) 一种减少注入损伤制备soi的方法
JP2007194345A (ja) はり合わせ基板の製造方法、及びはり合わせ基板の製造装置
EP3029730B1 (en) Bonded wafer manufacturing method
JP2005079109A (ja) 貼合せsoiウェーハの製造方法及び該方法により製造された貼合せsoiウェーハ
JP2004128389A (ja) 貼り合わせsoiウエーハの製造方法
JP5368000B2 (ja) Soi基板の製造方法
JP7251419B2 (ja) 貼り合わせsoiウェーハの製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
JP2018120965A (ja) 貼り合わせsoiウェーハの製造方法
JP2014212172A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680010785.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007512915

Country of ref document: JP

Ref document number: 11887574

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020077022582

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006731026

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 2006731026

Country of ref document: EP