JP5292644B2 - 最小化された応力を備えたヘテロ構造を製造するためのプロセス - Google Patents

最小化された応力を備えたヘテロ構造を製造するためのプロセス Download PDF

Info

Publication number
JP5292644B2
JP5292644B2 JP2010235706A JP2010235706A JP5292644B2 JP 5292644 B2 JP5292644 B2 JP 5292644B2 JP 2010235706 A JP2010235706 A JP 2010235706A JP 2010235706 A JP2010235706 A JP 2010235706A JP 5292644 B2 JP5292644 B2 JP 5292644B2
Authority
JP
Japan
Prior art keywords
wafer
trimming
bonding
process according
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010235706A
Other languages
English (en)
Other versions
JP2011159955A (ja
Inventor
ヴォーフレダ アレクサンドル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2011159955A publication Critical patent/JP2011159955A/ja
Application granted granted Critical
Publication of JP5292644B2 publication Critical patent/JP5292644B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、第１のウェーハまたは基板を第２のウェーハまたは基板に貼り合わせることによって形成されるヘテロ構造を製造することに関し、第１のウェーハは、第２のウェーハの熱膨張率よりも小さい熱膨張率を有する。そのようなヘテロ構造は、特に、マイクロエレクトロニクスまたはオプトエレクトロニクスに使用される。本発明は、特に、ＳＯＳヘテロ構造の製造に適用できる（ＳＯＳは、シリコン・オン・サファイア（Ａｌ２Ｏ３）を表す）。
異なる熱膨張率、例えば、室温（２０℃）において少なくとも１０％または２０％だけ異なる熱膨張率を有する２つのウェーハを組み立てるとき、もしくは、その後に、組み立てられた２つのウェーハに何らかの処理を施すとき、例えば、貼り合わせ強化アニールの場合においては、貼り合わせ界面を強化するために、温度が上昇し得る。
図１は、約１６０℃の温度において実行される貼り合わせ強化アニール中のヘテロ構造の挙動を示し、ヘテロ構造は、ＳＯＩ（シリコン・オン・インシュレーター）構造に対応する第１のウェーハまたは基板１０をサファイアの第２のウェーハまたは基板２０に貼り合わせることによって形成される。図１に示されるように、ＳＯＩ構造の主成分であるシリコンの熱膨張率（ＴＥＣ）とサファイアの熱膨張率との相違（Ｓｉ ＴＥＣ＜Ａｌ２Ｏ３ ＴＥＣ）は、熱処理中、組立品の変形をもたらし、結果として、大きな剥離応力Ｃｄが、ヘテロ構造のエッジに存在する領域Ｚｄに加えられる。
これらの応力のために、ウェーハのエッジにおける転写は不十分なものとなり、あまりにも大きく、不規則な形状を有するリング（第１のウェーハが第２のウェーハ上に転写されていない領域）の発生をもたらし、特に、ウェーハのエッジを剥離させることがある。
ＳＯＳヘテロ構造のようなヘテロ構造の場合、このＳＯＳヘテロ構造は、ＳＯＩ構造のような構造を、サファイア基板のような支持ウェーハまたは支持基板上に組み立てることによって製造される。この場合、ＳＯＳヘテロ構造の製造は、ＳＯＩ構造をサファイアウェーハに貼り合わせる直接ウェーハ貼り合わせまたは溶融貼り合わせと、貼り合わせ安定化アニールまたは貼り合わせ強化アニールと、サファイアウェーハ上に転写されたシリコン層を形成するためのＳＯＩ構造の薄化とを備える。薄化は、典型的には、２つのステップ、すなわち、ＳＯＩ構造の支持基板のほとんどを除去する第１の研削ステップ、それに続く、ＳＯＩ構造の酸化物層に達するまで化学的にエッチングする第２のステップにおいて実行され、酸化物層は阻止層の役割をなす。化学的エッチングは、典型的には、ＴＭＡＨ（水酸化テトラメチルアンモニウム）を用いて実行される。
基板のエッジにおける剥離応力の発生は、上述したように、シリコン層とサファイア基板のエッジにおける剥離をもたらし、薄化中にウェットエッチング液を貼り合わせ界面の中へ浸透させ得る。この浸透は貼り合わせをさらに弱め、図２に示されるように、構造の離層をもたらし得、この場合には、剪断応力がシリコン層に加えられたとき、シリコン表面層がその下にあるサファイア基板またはウェーハから離層することが知られている。
最後に、図３に示されるように、研削の後には、エッジロス（離層によるリングの拡大）が、すでに存在している。エッジロスは、貼り合わせ強化アニール中の離層によるものであり、シリコンは、貼り合わせ強化アニール中においては比較的に厚いので、エッジロスはより大きいものとなる。
本発明の１つの目的は、第２のウェーハの熱膨張率よりも小さい熱膨張率を有する第１のウェーハまたは基板を第２のウェーハまたは基板に貼り合わせることによってヘテロ構造を製造するのを可能にし、上述したような基板のエッジにおける剥離と欠陥の発生とを抑制する解決方法を提供することによって、上述した欠点を軽減することである。
このため、本発明は、そのようなヘテロ構造を製造するためのプロセスを提供し、このプロセスにおいては、貼り合わせの後、かつ貼り合わせ強化アニーリングの前に、第１のウェーハは、少なくとも部分的にトリミングされる。
第１のウェーハの少なくとも部分的なトリミングは、第１のウェーハの外周における厚さを減少させ、その結果として、２つのウェーハの熱膨張率が異なることによる剥離応力の大きさを減少させることができる。したがって、リング、すなわち基板のエッジにおける転写されない領域の幅および規則性が改善される。
本発明によるプロセスの一態様によれば、ただ１つのトリミングステップが実行され、その後、第１のウェーハは、この第１のウェーハのトリミングされた部分において、５５μｍより小さいまたはそれに等しい厚さを有し、ただ１つの貼り合わせ強化アニーリングステップが約１６０℃の温度において約２時間実行される。
本発明によるプロセスのもう１つの態様によれば、プロセスは、第１の貼り合わせ強化アニーリングステップおよび第２の貼り合わせ強化アニーリングステップと、第１のウェーハが少なくとも部分的にトリミングされる第１のトリミングステップおよび第２のトリミングステップとを備える。この態様においては、第１のトリミングステップは、第１のアニーリングステップの後、かつ第２のアニーリングステップの前に実行され、それに対して、第２のトリミングステップは、第２のアニーリングステップの後に実行される。
この態様は、ただ１つのトリミングステップを用いてはウェーハが剥離または離層する危険性を伴うことなく到達することのできないトリミング深さに到達することが可能になる。
第１のトリミングステップにより剥離応力が部分的に減少するので、第２の貼り合わせ強化アニーリングステップは、第１の貼り合わせ強化アニーリングステップよりも高い温度において実行されてもよい。
本発明によるプロセスは、特に、ＳＯＳ構造の製造に適用することができる。この場合、プロセスは、第１のウェーハとしてシリコンまたはＳＯＩ構造を使用し、第２のウェーハとしてサファイア基板を使用する。
本発明の一側面によれば、プロセスは、さらに、１つまたは複数の貼り合わせ強化アニーリングステップの後に、第１のウェーハを薄化するステップをさらに備え、薄化は、第１のウェーハを研削することによって、続いて、第１のウェーハをエッチングすることによって実行される。この研削は、研削盤を用いて実行され、この研削盤の被削面は、６．７ミクロンよりも大きい平均寸法を有する研磨粒子を備える。
６．７ミクロンよりも大きい平均寸法を有する研磨粒子を備えた研削盤を研削のために使用することは、６．７ミクロンよりも小さい平均寸法を有する研磨粒子を備えた研削盤が使用されるときに達成される細かい研削と比較して粗い研削を提供する。
本出願人は、このような粗い研削を使用することを選択した。なぜなら、粗い研削は、第１のウェーハを薄化するのを可能にし、研削中にウェーハが離層する可能性を最小化するからである。６．７ミクロンよりも小さい平均寸法を有する研磨粒子で研削することによって、大きすぎる接触力を加えなくても、より多くの量の材料を除去することができる。研削中、第１のウェーハに作用する研削盤の接触力は、２２２．５ニュートン以下である。他方において、細かい研削に対応するより小さい研磨粒子を使用すれば、細かい研削盤と材料との間の面積比は、粗い研削盤と同じ材料との間の面積比よりも大きく、第１のウェーハに作用する研削盤の接触力を増加させ、その結果として、離層する可能性を増大させる。
貼り合わせ強化熱処理中のＳＯＳヘテロ構造における応力を示す概略断面図である。 シリコン・オン・サファイアヘテロ構造の離層を示す写真である。 研削後のシリコン・オン・サファイアヘテロ構造におけるエッジロスおよび十字形亀裂を示す写真である。 本発明の一実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明の一実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明の一実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明の一実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明の一実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明の一実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明の一実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明の一実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 図４Ａ〜図４Ｈに示されるヘテロ構造の製造中に実施されるステップのフローチャートである。 本発明のさらなる実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明のさらなる実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明のさらなる実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明のさらなる実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明のさらなる実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明のさらなる実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明のさらなる実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明のさらなる実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 本発明のさらなる実施形態によるプロセスを実施するヘテロ構造の製造を示す概略図である。 図６Ａ〜図６Ｉに示されるヘテロ構造の製造中に実施されるステップのフローチャートである。
本発明のその他の特徴および利点が、限定的ではない例として添付の図面を参照して提供される以下の本発明の特定の実施形態の説明から明らかとなる。
本発明のプロセスは、一般的には、それぞれが異なる熱膨張率を有する少なくとも２つのウェーハを備えたヘテロ構造の製造に適用することができる（例えば、シリコン・オン・サファイア、シリコン・オン・ガラス、など）。ウェーハは、直接ウェーハ貼り合わせ法を用いて、もしくは陽極貼り合わせ法、金属貼り合わせ法、または接着剤貼り合わせ法のような任意のその他の種類の貼り合わせ法を用いて、お互いに組み立てられる。ウェーハは、一般的には、円形であり、様々な直径を有してもよく、特に、１００ｍｍ、１５０ｍｍ、２００ｍｍ、または３００ｍｍの直径を有してもよい。
コンポーネントが一方のウェーハにすでに形成されていてもよく、このウェーハが、支持体の役割をなす他方のウェーハに貼り合わせられてもよい。これらのコンポーネントは、より詳細には、回路またはコンタクト、さらに活性層のような、すべてのまたは一部の電子的コンポーネントまたは複数のマイクロエレクトロニクスコンポーネントを形成する構成要素である。
より一般的には、本発明は、異なる熱膨張率を有するウェーハの組立品から形成されたヘテロ構造だけでなく、特に、高温貼り合わせアニールに耐えることのできない組立構造にも適用することができる。
本発明は、より詳細には、限定はされないが、サファイアからなる第１のウェーハまたは基板とＳＯＩ構造のようなシリコンを備えた第２のウェーハまたは基板との組立品から形成されたＳＯＳ（シリコン・オン・サファイア）ヘテロ構造に適用することができる。
サファイア基板上にシリコン層を備えたヘテロ構造は、特段の利点を有する。ＳＯＳ構造は、高周波数低消費電力デバイスを製造するのを可能にする。サファイア基板は、例えば、水晶基板よりもきわめて良好に熱を放散する。
図４Ａ〜図４Ｇおよび図５は、第１のまたは初期の基板１１０（上部）と基板１２０からなる第２の支持ウェーハ（基部）とからＳＯＳヘテロ構造を製造するためのプロセスを示す。
図４Ｂが示すように、第１のウェーハ１１０はＳＯＩ構造からなり、このＳＯＩ構造は、同様にシリコンからなる支持体１１３上のシリコン層１１１と、層１１１と支持体１１３との間に配置された、例えばＳｉＯ２からなる埋め込み酸化物層１１２とを備える。
第２のウェーハ１２０はサファイアウェーハである（図４Ａ）。
第１のウェーハ１１０を第２のウェーハ１２０に貼り合わせる前に、貼り合わせ表面１２０ａが下処理されてもよい（ステップＳ１）。この下処理は、より詳細には、化学的洗浄、特に、ＲＣＡ洗浄（すなわち、粒子および炭化水素を除去するように設計されたＳＣ１（ＮＨ４ＯＨ、Ｈ２Ｏ２、Ｈ２Ｏ）浴と金属汚染物を除去するように設計されたＳＣ２（ＨＣｌ、Ｈ２Ｏ２、Ｈ２Ｏ）浴とを組み合わせたもの）、ＣＡＲＯまたはＰｉｒａｎｈａ洗浄（Ｈ２ＳＯ４：Ｈ２Ｏ２）、さらにオゾン／水（Ｏ３／Ｈ２Ｏ）洗浄であってもよい。この洗浄に続いて、スクラバーにおけるスクラビングがなされてもよい。
接合エネルギー（ｂｏｎｄｉｎｇ ｅｎｅｒｇｙ）をさらに増大させるために、第２のウェーハ１２０の表面１２０ａは、プラズマ処理を用いて活性化されてもよい（ステップＳ２）。
第１のウェーハ１１０のシリコン層１１１の表面１１１ａは、例えばウェーハの表面を酸化することによって形成された熱酸化層１１４によって被覆されてもよい（図４Ｂ、ステップＳ３）。
同様に、表面１１１ａは、酸化物層によって被覆されていようがいまいが、プラズマ処理を用いて活性化されてもよい（ステップＳ４）。基板１１０および１２０の貼り合わせ表面の活性化は、それらの表面を、酸素、窒素、アルゴン、などに基づいたプラズマに暴露することによって、実行されてもよい。このために使用される装置は、様々な種類の装置の中でも、特に、容量結合ＲＩＥ（反応性イオンエッチング）またはＩＣＰ（誘導結合プラズマ）ＲＩＥを実行することを元々は意図した装置であってもよい。さらに詳しい説明については、例えば、Ｓａｎｚ−Ｖｅｌａｓｃｏ ｅｔ ａｌ．の「Ｒｏｏｍ ｔｅｍｐｅｒａｔｕｒｅ ｗａｆｅｒ ｂｏｎｄｉｎｇ ｕｓｉｎｇ ｏｘｙｇｅｎ ｐｌａｓｍａ ｔｒｅａｔｍｅｎｔ ｉｎ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｅｒｓ ｗｉｔｈ ａｎｄ ｗｉｔｈｏｕｔ ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ」（Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ，１５０，Ｇ１５５，２００３）という名称の出版物を参照されたい。
さらに、これらのプラズマは、特に、リアクターの側壁への荷電種の損失を防止するために、ＭＥＲＩＥ（磁気強化型反応性イオンエッチング）装置によって、磁界で封じ込められてもよい。
プラズマの密度は、低密度、中間密度、または高密度（または、高密度プラズマに対応するＨＤＰ）となるように選択されてもよい。
実際には、貼り合わせのプラズマ活性化は、一般的には、ＲＣＡ洗浄（すなわち、粒子および炭化水素を除去するように設計されたＳＣ１（ＮＨ４ＯＨ、Ｈ２Ｏ２、Ｈ２Ｏ）浴と金属汚染物を除去するように設計されたＳＣ２（ＨＣｌ、Ｈ２Ｏ２、Ｈ２Ｏ）浴とを組み合わせたもの）のような事前の化学的洗浄と、それに続く数秒から数分間だけ表面をプラズマに暴露することとを備える。
さらに、水中におけるリンスおよび／またはＳＣ１洗浄のような１つまたはそれ以上のプラズマ暴露後洗浄が、特に、暴露中に取り込まれた汚染物を除去するために実行されてもよく、そして、任意に、続いて遠心乾燥が実行されてもよい。しかしながら、これらの洗浄は、これらの汚染物の大部分を除去するスクラバーにおけるスクラビングに置き換えられてもよい。
プラズマ処理を用いた貼り合わせ表面の活性化は、当業者にはよく知られていることであり、便宜上、ここでは、さらに詳細には説明しない。
下処理がなされると、表面１１１ａ（ここでは、酸化物層１１４によって被覆されている）と表面１２０ａとは密接に接触した状態に置かれ、圧力が２つのウェーハのどちらか一方に加えられ、それによって、接合波（ｂｏｎｄｉｎｇ ｗａｖｅ）が、接触した表面間に伝播し始める（ステップＳ５、図４Ｃ）。
それ自体がよく知られているように、直接ウェーハ貼り合わせ、または、単に直接貼り合わせの原理は、２つの表面同士の直接接触に基づくものである。すなわち、特別な材料（接着剤、ワックス、ろうなど）は使用されない。そのような処理を実行するためには、貼り合わせ表面が十分に滑らかであり、粒子および汚染物が存在しない状態にすることが必要であり、また、接触が開始するように、貼り合わせ表面をお互いに十分に近づけることが必要であり、典型的には、数ナノメートルより小さい離隔距離が要求される。この場合、２つの表面間の引力は、直接貼り合わせが発生するほどに、すなわち、貼り合わせられるべき２つの表面の原子間または分子間にファン・デル・ワールス力によって引き起こされる貼り合わせが発生するほどに十分に強いものである。
本発明によれば、貼り合わせ強化アニールが実行される前に、第１のウェーハが少なくとも部分的にトリミングされるステップ、すなわち、第１のウェーハの外周またはエッジ上に存在し、第１のウェーハの厚みの全体または一部に延びる第１のウェーハの環状部分が除去されるステップ（ステップＳ６、図４Ｄ）が、実行される。
図４Ｄに示されるように、トリミングは、第１のウェーハ１１０のエッジから幅ｌｄにわたり実行される。直径が１００ｍｍ、２００ｍｍ、および、３００ｍｍのウェーハの場合、トリミングの幅ｌｄは、一般的には、２ｍｍ〜１０ｍｍの間に、好ましくは、２ｍｍ〜６ｍｍの間にある。
トリミングは、主として、第１のウェーハ１１０の上面をエッジ研削することによって達成される。エッジ研削は、研削盤（ｇｒｉｎｄｉｎｇ ｗｈｅｅｌ）または層の材料を機械的に磨減させることのできる任意のその他の工具を用いて実行されてもよい。
トリミングは、「段階的」なものであってもよく、換言すれば、少なくとも２つのステップにおいて、すなわち、ウェーハのエッジにきわめて近接して実行される第１のトリミングステップおよび第１のウェーハのエッジ〜より遠くに離れて実行される第２のトリミングステップにおいて実行されてもよい。
さらにまた、トリミングは、「混成的」なものであってもよく、換言すれば、第１のウェーハのエッジを予め定められた深さまで限定的にトリミングするための１つまたは複数の第１の完全な機械的ステップ（研削、研磨、ラッピング（ｌａｐｐｉｎｇ）、など）、それに続く、少なくとも部分的に非機械的な手段、すなわち、ウェットエッチングとも呼ばれる化学的エッチング、プラズマエッチングまたはドライエッチングとも呼ばれる反応性イオンエッチング、または、化学機械的ポリシング（ＣＭＰ）のような、機械的摩擦だけに頼るものではない手段を用いて実行される第２のトリミングステップを備えてもよい。
段階的または混成的なトリミングの場合、特に、ウェーハエッジの大規模剥離（ｍａｃｒｏｐｅｅｌｉｎｇ）および微小剥離（ｍｉｃｒｏｐｅｅｌｉｎｇ）の原因となる加熱および／または応力が制限される。
トリミング中、第１のウェーハ１１０は、貼り合わせ界面（ここでは、熱酸化層１１４と第２のウェーハ１２０の貼り合わせ面１２０ａとの接触面）に対応する基準面から画定された深さＰｄまで除去される。深さＰｄは、第１のウェーハのエッジにおいて、第１のウェーハの厚みの全体または一部を除去するように選択される。ここに提供される実施形態においては、トリミング深さＰｄは、第１のウェーハのエッジにおいて、減少した厚さｅを有する環状部分１１１０がトリミングの後に残るように選択される。本発明によれば、部分的なトリミングの後に形成された環状部分の厚さｅは、５５μｍよりも小さいまたは５５μｍに等しく、この５５μｍ以下の厚さにおいては、ウェーハエッジに加えられる剥離応力は、相当に減少し始める。
第１のウェーハ１１０をトリミングした後、かつ、この第１のウェーハ１１０を薄化する前に、貼り合わせは、貼り合わせ強化アニールと呼ばれるものを用いて強化される（ステップＳ７）。貼り合わせ強化アニールは、約１６０℃の処理温度において約２時間実行される。このアニールは、リング欠陥（転写されていない外周領域）の発生を減少させ、かつ、薄化ステップ中に２つのウェーハが離層するのを防止する。
貼り合わせ強化アニール中、第１のウェーハ１１０を第２のウェーハ１２０に貼り合わせることによって形成された組立品のボートイン温度（ｂｏａｔ−ｉｎ ｔｅｍｐｅｒａｔｕｒｅ）は、好ましくは、８０℃よりも低く、例えば、５０℃である。組立品がアニーリングオーブン内の所定の位置に配置されると、温度ランプアップ、すなわち、ボートイン温度〜実際の貼り合わせ強化アニール温度にまでオーブンの温度を上昇させる温度上昇速度は、好ましくは、約１℃／分である。ボートイン温度および温度ランプアップを制御することは、アニーリング中に組立品に加えられる熱応力を減少させるのを助ける。
これに続いて、ヘテロ構造の製造は、第１のウェーハ１１０の薄化に進み、その結果として、この第１のウェーハの一部分に対応する転写層が、形成される。
薄化は、最初に、支持体１１３の大部分を磨減させることによって、実行される（ステップＳ８、図４Ｅ）。本発明によれば、この研削は、「粗い」研削盤２１０と呼ばれるものを用いて実行され、すなわち、この「粗い」研削盤２１０の研削面または能動的研削部分２１１は、６．７ミクロン（または、２０００メッシュ）よりも大きい、好ましくは、１５ミクロン（または、１０００メッシュ）よりも大きいまたはそれに等しい、さらに好ましくは、３１ミクロン（または、５００メッシュ）よりも大きいまたはそれに等しい平均寸法を有する研磨粒子を備える研削盤を用いて実行される。研磨粒子は、特に、ダイヤモンド粒子であってもよい。例として、平均寸法が６．７ミクロン（または、２０００メッシュ）の研磨ダイヤモンド粒子を備えたＳａｉｎｔ−Ｇｏｂａｉｎから市販されている研削盤モデルの基準は、ＦＩＮＥ ＷＨＥＥＬ ＳＴＤ−３０１０１７：１８ＢＢ−１１−３０６−Ｂ６５ＪＰ−５ＭＭ １１，１００×１，１９７×９，００２ ＭＣ１７６２６１ ６９０１４１１３０６４ＰＯＬＩＳＨ＃３ＪＰ１，２８ＢＸ６２３Ｄ−５ＭＭである。平均寸法が４４ミクロン（または、３２５メッシュ）の研磨ダイヤモンド粒子を備えたＳａｉｎｔ−Ｇｏｂａｉｎから市販されている研削盤モデルの基準は、ＣＯＡＲＳＥ ＷＨＥＥＬ ＳＴＤ−２２３５９９：１８ＢＢ−１１−３２Ｂ６９Ｓ １１，０３４×１−１／８×９，００１ ＭＤ１５２１９６６９０１４１１１６２０ ＣＯＡＲＳＥ ＃３Ｒ７Ｂ６９−１／８である。
研削中、２つのウェーハからなる組立品は、例えば吸引装置または静電装置を用いて第２のウェーハ１２０を固定するように設計されたプレート２２２を備えたチャック２２０を用いて、支持基板１２０の裏面を固定される。研削中、チャック２２０は静止した状態であってもよく、研削盤２１０が軸２１２を中心にして回転させられてもよい。あるいは、チャック２２０もまた軸２２１を中心にして回転してもよく、そして、研削盤２１０は、回転させられても、回転させられなくてもよい。
研削は、研削盤２１０の能動的研削面２１１を第１のウェーハ１１０の露出面１１０ｂに押しつけた状態に維持することによって、実行される。研磨粒子の寸法が大きいために、研削盤２１０が過度に大きな接触力ＦＡを組立品に加えなくても、第１のウェーハ１１０の材料を効率的に除去することができ、２つの貼り合わせられたウェーハが離層する可能性を減少させる。研削盤の表面または能動的研削部分が６．７ミクロン（または、２０００メッシュ）の平均寸法を有する研磨粒子を備えた研削盤の場合、最大接触力は、約２２２．５ニュートン（５０ｌｂｓ）である。この最大接触力は、研磨粒子の寸法の増加とともに減少する。例えば、研削盤の表面または能動的研削部分が４４ミクロン（または、３２５メッシュ）の平均寸法を有する研磨粒子を備えた研削盤の場合、最大接触力は、約１３３．５ニュートン（３０ｌｂｓ）である。
研削は、サファイア支持基板の表面１２０ａ〜約６５μｍにおいて停止される。
薄化のこの段階において、すなわち、第２の化学的薄化ステップの前に、貼り合わせを強化するため、および第２の薄化ステップ中にウェットエッチング液が貼り合わせ界面内に浸透するのを阻止するために、研削後アニールが実行されてもよい（ステップＳ９、図４Ｆ）。粗い研削盤が研削中に使用されるので、支持体１１３の残部１１３ａは、亀裂を発生させる加工硬化表面（図４Ｆ）を有する。亀裂の発生を防止するために、研削後アニールは、１５０℃〜１７０℃の間の温度に制限される。研削後アニールは、３０分〜４時間の間だけ実行される。
初期基板の薄化は、残部１１３ａのエッチングに進む（ステップＳ１０、図４Ｇ）。この部分は、ウェットエッチングとも呼ばれる化学的エッチングによって、例えば、ＴＭＡＨ（水酸化テトラメチルアンモニウム）ウェットエッチングによって、除去されてもよい。
また、残部１１３ａは、プラズマエッチングまたはドライエッチングとも呼ばれる反応性イオンエッチングによって、除去されてもよい。このエッチング技術は、当業者にはよく知られている。反応性イオンエッチングは、イオン衝撃、およびイオン化ガスがウェーハまたはエッチングされるべき層の表面と反応する化学反応の両方を含む物理化学的エッチングであることが思い出されるはずである。ガスの原子は、層またはウェーハの原子と反応し、ポンプ装置によって除去される揮発性の新しい種を形成する。
酸化物層１１２は、エッチング阻止層として使用される。エッチングの後、層１１２は、例えば、ＨＦ脱酸素によって除去されてもよく（ステップＳ１１、図４Ｈ）、それによって、シリコン層１１１の少なくとも一部分に対応する転写層１１５が残される。しかしながら、必要であれば、酸化物層１１２は、そのまま残されてもよい。
ここで、図６Ａ〜図６Ｉおよび図７を参照して、本発明のプロセスのさらなる態様が、説明される。この態様は、第１のウェーハのトリミングおよび貼り合わせ強化アニールの両方が２つのステップにおいて実行されるという点において、図４Ａ〜図４Ｈおよび図５に関連してこれまでに説明されたものと異なる。
上述したように、ＳＯＩ構造からなる第１のウェーハ２１０（図６Ｂ）と第２のサファイアウェーハ３２０（図６Ａ）とが使用され、このＳＯＩ構造は、支持体３１３上にシリコン層３１１を備え、支持体３１３もやはりシリコンからなり、そして、埋め込み酸化物層３１２が、層３１１と支持体３１３との間に配置される。
ウェーハを貼り合わせる前に、第２のウェーハ３２０の貼り合わせ表面３２０ａが、下処理され（ステップＳ２０）、プラズマ処理を用いて活性化されてもよく（ステップＳ２１）、それに対して、第１のウェーハ３１０のシリコン層３１１の表面３１１ａは、熱酸化層３１４によって被覆され（図６Ｂ、ステップＳ２２）、プラズマ処理を用いて活性化されてもよく（ステップＳ２３）、これらの処理は、これまでに説明されたものと同じ条件下において実行される。
そして、第１のウェーハ３１０と第２のウェーハ３２０とは、表面３１１ａ（ここでは、酸化物層３１４によって被覆されている）を表面３２０ａと密接に接触した状態に置くことによって、かつ、接合波が接触した状態にある表面間に伝播し始めるように、圧力を２つのウェーハのいずれか一方に加えることによって、貼り合わせられる（ステップＳ２４、図６Ｃ）。
トリミングが、第１のウェーハ３１０において幅ｌｄにわたって深さＰｄ１まで実行される第１のトリミングステップを用いて開始され、それによって、第１のウェーハのエッジにおいては、減少した厚さｅ１を有する環状部分３１１０がトリミングの後に残る（ステップＳ２５、図６Ｄ）。この第１のトリミングの後に形成された環状部分の厚さｅ１は、好ましくは、５０μｍよりも小さいまたは５０μｍに等しく、この５０μｍ以下の厚さにおいては、ウェーハエッジに加えられる剥離応力は、相当に減少し始める。
この第１のトリミングステップの後、第１の貼り合わせ強化アニーリングステップ（ステップＳ２６）が実行される。第１のウェーハ３１０のトリミングは、まだ完了していないので、この第１の貼り合わせ強化アニールは、中程度の温度において実行される。この第１のアニールの温度は、第１のトリミングステップの後に残った環状部分３１１０の厚さｅ１に依存する。この厚さが薄ければ薄いほど、アニール温度はより高いものであってよい。この第１のアニーリングステップは、１８０℃〜２００℃の間の温度において３０分〜４時間の間だけ実行されてもよい。
そして、第１のウェーハ３１０のトリミングは、環状部分３１１０の厚さを第２の厚さｅ２までさらに減少させるために第１のウェーハ３１０において深さＰｄ２まで実行される第２のトリミングステップを用いて完了する（ステップＳ２７、図６Ｅ）。第１のウェーハと第２のウェーハとの間の貼り合わせ界面は、第１の貼り合わせ強化アニールによってすでに強化されているので、第２のトリミングステップは、組立品に損傷を与える危険性を伴うことなく、相当な深さＰｄ２にまで実行することができる。第２のトリミングステップ後の環状部分３１１０の厚さｅ２は、特に、４５μｍよりも小さいまたは４５μｍに等しくてもよく、さらに、ゼロであってもよい。
そして、第２の貼り合わせ強化アニーリングステップが実行される（ステップＳ２８）。この第２のアニーリングステップは、第１のアニールの温度よりも高い温度において実行されてもよい。なぜなら、ウェーハエッジにおける剥離応力は、第２のトリミングステップによって相当に減少しているからである。この第２のアニーリングステップは、２００℃〜２５０℃の間の温度において３０分〜４時間の間だけ実行されてもよい。
第１および第２のトリミングステップは、それぞれ、連続的な機械的トリミングによって、段階的なトリミングによって、または、混成的なトリミングによって、実行されてもよい。
次に、第１のウェーハ３１０は、薄化され、それによって、この第１のウェーハの一部に対応する転写層が形成される。薄化は、最初に、支持体３１３の大部分を磨減させることによって、実行される（ステップＳ２９、図６Ｆ）。これまでに説明されたものと同じやり方で、研削は、「粗い」研削盤４１０と呼ばれるものを用いて実行され、すなわち、この「粗い」研削盤４１０の研削面または能動的研削部分４１１は、６．７ミクロン（または、２０００メッシュ）よりも大きい、好ましくは、１５ミクロン（または、１０００メッシュ）よりも大きいまたはそれに等しい、さらに好ましくは、３１ミクロン（または、５００メッシュ）よりも大きいまたはそれに等しい平均寸法を有する研磨粒子を備える研削盤を用いて実行される。２つのウェーハからなる組立品は、例えば吸引装置または静電装置を用いて第２のウェーハ３２０を固定するように設計されたプレート４２２を備えたチャック４２０を用いて、支持基板３２０の裏面を固定される。研削中、チャック４２０は、静止した状態であってもよく、そして、研削盤４１０が、それの軸４１２を中心にして回転させられてもよい。あるいは、チャック４２０もまた軸４２１を中心にして回転してもよく、そして、研削盤４１０は、回転させられても、または回転させられなくてもよい。
研磨粒子の寸法が大きいために、研削盤４１０が過度に大きな接触力ＦＡを組立品に加えなくても、第１のウェーハ３１０の材料を効率的に除去することができ、２つの貼り合わせられたウェーハが離層する可能性を減少させる。研削は、サファイア支持基板の表面３２０ａ〜約１２０μｍにおいて停止される。
第２の化学的薄化ステップの前に、貼り合わせを強化しかつ第２の薄化ステップ中にウェットエッチング液が貼り合わせ界面内へ浸透するのを阻止するために、研削後アニールが実行されてもよい（ステップＳ３０、図６Ｇ）。粗い研削盤が研削中に使用されるので、支持体３１３の残部３１３ａは、亀裂を発生させる加工硬化表面（図６Ｇ）を有する。亀裂の発生を防止するために、研削後アニールは、１５０℃〜１７０℃の間の温度に制限される。研削後アニールは、３０分〜４時間の間の期間だけ実行される。
初期基板の薄化は、残部３１３ａのエッチングに進む（ステップＳ３１、図６Ｈ）。この部分は、ウェットエッチングとも呼ばれる化学的エッチングによって、例えば、ＴＭＡＨ（水酸化テトラメチルアンモニウム）ウェットエッチングによって除去されてもよい。また、残部３１３ａは、反応性イオンエッチングによって除去されてもよい。
酸化物層３１２は、エッチング阻止層として使用される。エッチングの後、層３１２は、例えば、ＨＦ脱酸素によって除去されてもよく（ステップＳ３２、図６Ｉ）、それによって、シリコン層３１１の少なくとも一部分に対応する転写層３１５が、残される。しかしながら、必要であれば、酸化物層３１２は、そのまま残されてもよい。
本発明によるプロセスのこの態様は、１つのステップにおいて組立品に損傷を与える危険性を伴うことなく要求されるトリミング深さにまですぐに到達することができない場合に、特に有益である。この態様は、特に、弱い貼り合わせ界面を備えた組立品を深くトリミングするときにウェーハの外周に近いある特定の領域において２つのウェーハのいずれか一方の離層を発生させかつ「大規模剥離」と呼ばれることのある剥離問題を回避することを可能にする。
１０…第１のウェーハ、２０…第２のウェーハ、Ｃｄ…剥離応力、Ｚｄ…エッジ領域、１１０…第１のウェーハ、１１１…シリコン層、１１１ａ…シリコン層の表面、１１２…埋め込み酸化物層、１１３…支持体、１１４…熱酸化層、１２０…第２のウェーハ、１２０ａ…第２のウェーハの表面、１１１０…環状部分、ｌｄ…トリミング幅、Ｐｄ…トリミング深さ、ｅ…環状部分の厚さ、２１０…研削盤、２１２…軸、１１０ｂ…露出面、２１１…能動的研削部分、２２０…チャック、２２１…軸、２２２…プレート、１１３ａ…残部、１１５…転写層、３１０…第１のウェーハ、３１１…シリコン層、３１１ａ…シリコン層の表面、３１２…埋め込み酸化物層、３１３…支持体、３１３ａ…残部、３１４…熱酸化層、１１５…転写層、３２０…第２のウェーハ、３２０ａ…貼り合わせ表面、３１１０…環状部分、ｌｄ…トリミング幅、Ｐｄ１…第１のトリミングにおける深さ、ｅ１…第１のトリミングにおける環状部分の厚さ、Ｐｄ２…第２のトリミングにおける深さ、ｅ２…第２のトリミングにおける環状部分の厚さ、４１０…研削盤、４１１…能動的研削部分、４１２…軸、４２０…チャック、４２２…プレート、４２１…軸。

Claims (14)

  1. 第２のウェーハ（１２０）の熱膨張率よりも小さい熱膨張率を有する第１のウェーハ（１１０）を前記第２のウェーハ（１２０）に貼り合わせるステップと、少なくとも１つの貼り合わせ強化アニーリングステップとを備えたヘテロ構造を製造するためのプロセスにおいて、
    前記貼り合わせるステップの後に、かつ、前記少なくとも１つの貼り合わせ強化アニーリングステップの前に、前記第１のウェーハ（１１０）が少なくとも部分的にトリミングされる少なくとも１つのトリミングステップ、を備えたことを特徴とするプロセス。
  2. 前記少なくとも１つのトリミングステップの後に、前記第１のウェーハ（１１０）が、前記第１のウェーハ（１１０）のトリミングされた部分（１１１０）において、５５μｍよりも小さいまたは５５μｍに等しい厚さを有することを特徴とする請求項１に記載のプロセス。
  3. 前記少なくとも１つの貼り合わせ強化アニーリングステップが、約１６０℃の温度において約２時間の期間にわたり実行されることを特徴とする請求項１又は２に記載のプロセス。
  4. 第１の貼り合わせ強化アニーリングステップおよび第２の貼り合わせ強化アニーリングステップと、前記第１のウェーハが少なくとも部分的にトリミングされる第１のトリミングステップおよび第２のトリミングステップとを備えたこと、および、前記第１のトリミングステップが、前記第１のアニーリングステップの前、かつ前記第２のアニーリングステップの前に実行され、それに対して、前記第２のトリミングステップが、前記第２のアニーリングステップの前に実行されることを特徴とする請求項１に記載のプロセス。
  5. 前記第２の貼り合わせ強化アニーリングステップが、前記第１の貼り合わせ強化アニーリングステップよりも高い温度において実行されることを特徴とする請求項４に記載のプロセス。
  6. 前記第１のウェーハ（１１０）が、シリコン、または、ＳＯＩ構造であることを特徴とする請求項１〜５のいずれか一項に記載のプロセス。
  7. 前記第２のウェーハ（１２０）が、サファイア基板であることを特徴とする請求項１〜６のいずれか一項に記載のプロセス。
  8. １つまたは複数の前記貼り合わせ強化アニーリングステップの後に、前記第１のウェーハ（１１０）を薄化するステップをさらに備え、前記薄化が、前記第１のウェーハを研削し、続いて、前記第１のウェーハをエッチングすることによって、実行されることを特徴とする請求項７に記載のプロセス。
  9. 前記研削が、研削盤を用いて実行され、前記研削盤の被削面が、６．７ミクロンよりも大きい平均寸法を有する研磨粒子を備えたことを特徴とする請求項８に記載のプロセス。
  10. １つまたは複数の前記貼り合わせ強化アニーリングにおいて、前記ヘテロ構造のボートイン温度が、８０℃よりも低いことを特徴とする請求項１〜９のいずれか一項に記載のプロセス。
  11. １つまたは複数の前記貼り合わせ強化アニーリングにおいて、温度ランプアップが、約１℃／分であることを特徴とする請求項１〜９のいずれか一項に記載のプロセス。
  12. 前記２つのウェーハ（１１０、１２０）の前記貼り合わせの前に、酸化物層（１１４）を前記第１のウェーハ（１１０）の貼り合わせ表面上に形成するステップを備えたことを特徴とする請求項１〜１１のいずれか一項に記載のプロセス。
  13. 前記２つのウェーハ（１１０、１２０）の前記貼り合わせの前に、前記２つのウェーハの少なくとも一方の前記貼り合わせ表面を活性化するステップを備えたことを特徴とする請求項１〜１２のいずれか一項に記載のプロセス。
  14. 前記研削中に、前記第１のウェーハに作用する前記研削盤の接触力が、２２２．５ニュートンよりも大きくないことを特徴とする請求項９〜１３のいずれか一項に記載のプロセス。
JP2010235706A 2009-12-23 2010-10-20 最小化された応力を備えたヘテロ構造を製造するためのプロセス Expired - Fee Related JP5292644B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0959473 2009-12-23
FR0959473A FR2954585B1 (fr) 2009-12-23 2009-12-23 Procede de realisation d'une heterostructure avec minimisation de contrainte

Publications (2)

Publication Number Publication Date
JP2011159955A JP2011159955A (ja) 2011-08-18
JP5292644B2 true JP5292644B2 (ja) 2013-09-18

Family

ID=42104463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010235706A Expired - Fee Related JP5292644B2 (ja) 2009-12-23 2010-10-20 最小化された応力を備えたヘテロ構造を製造するためのプロセス

Country Status (8)

Country Link
US (1) US8314007B2 (ja)
EP (1) EP2339615A1 (ja)
JP (1) JP5292644B2 (ja)
KR (1) KR101116741B1 (ja)
CN (1) CN102110591B (ja)
FR (1) FR2954585B1 (ja)
SG (1) SG172528A1 (ja)
TW (1) TWI435379B (ja)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
FR2957190B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
SG11201404039UA (en) 2012-01-12 2014-10-30 Shinetsu Chemical Co Thermally oxidized heterogeneous composite substrate and method for manufacturing same
KR20130137475A (ko) * 2012-06-07 2013-12-17 삼성전자주식회사 기판 처리방법 및 그에 사용되는 서포트 기판
US9064770B2 (en) * 2012-07-17 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for minimizing edge peeling in the manufacturing of BSI chips
FR2996052B1 (fr) 2012-09-27 2015-12-04 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
KR102061695B1 (ko) 2012-10-17 2020-01-02 삼성전자주식회사 웨이퍼 가공 방법
WO2014087877A1 (ja) * 2012-12-07 2014-06-12 信越化学工業株式会社 インターポーザー用基板及びその製造方法
WO2014178356A1 (ja) * 2013-05-01 2014-11-06 信越化学工業株式会社 ハイブリッド基板の製造方法及びハイブリッド基板
FR3007576B1 (fr) * 2013-06-19 2015-07-10 Soitec Silicon On Insulator Procede de transfert d'une couche de circuits.
US9397051B2 (en) * 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
US9070745B1 (en) * 2013-12-13 2015-06-30 Lam Research Corporation Methods and systems for forming semiconductor laminate structures
JP2015126052A (ja) * 2013-12-26 2015-07-06 京セラ株式会社 複合基板の製造方法
CN105190838B (zh) 2014-02-12 2017-06-06 日本碍子株式会社 半导体用复合基板的操作基板以及半导体用复合基板
US9231063B2 (en) 2014-02-24 2016-01-05 International Business Machines Corporation Boron rich nitride cap for total ionizing dose mitigation in SOI devices
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
WO2018083961A1 (ja) * 2016-11-01 2018-05-11 信越化学工業株式会社 デバイス層を転写基板に転写する方法および高熱伝導性基板
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
KR20230156179A (ko) 2016-12-29 2023-11-13 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
JP7030825B2 (ja) 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
CN108695143A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 硅与iii-v族化合物硅键合材料及其键合方法
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
CN109786234B (zh) * 2017-11-13 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
KR20210009426A (ko) 2018-06-13 2021-01-26 인벤사스 본딩 테크놀로지스 인코포레이티드 패드로서의 ｔｓｖ
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN109712875B (zh) * 2018-12-29 2020-11-20 上海华力微电子有限公司 晶圆直接键合方法
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
CN110189985B (zh) 2019-06-19 2020-10-30 武汉新芯集成电路制造有限公司 一种键合结构及其制造方法
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
JP2023038075A (ja) * 2021-09-06 2023-03-16 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
CN114883186B (zh) * 2022-07-11 2022-10-18 成都功成半导体有限公司 基于临时键合的晶圆背面加工方法及晶圆
CN115881622B (zh) * 2023-01-29 2023-05-12 合肥晶合集成电路股份有限公司 一种晶圆键合的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636414B2 (ja) * 1989-08-17 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
JPH0719737B2 (ja) * 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
JP3352896B2 (ja) * 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JPH10223467A (ja) * 1997-02-13 1998-08-21 Matsushita Electric Ind Co Ltd 積層部品の製造装置および製造方法
JP3352902B2 (ja) * 1997-02-21 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US6645829B2 (en) * 2000-08-04 2003-11-11 Amberwave Systems Corporation Silicon wafer with embedded optoelectronic material for monolithic OEIC
US7019339B2 (en) * 2001-04-17 2006-03-28 California Institute Of Technology Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby
JP2003110238A (ja) * 2001-09-28 2003-04-11 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
FR2857895B1 (fr) * 2003-07-23 2007-01-26 Soitec Silicon On Insulator Procede de preparation de surface epiready sur films minces de sic
US20050103713A1 (en) * 2003-07-30 2005-05-19 Ramsey J. M. Devices with small-scale channels and the fabrication thereof by etching
EP1542275A1 (en) * 2003-12-10 2005-06-15 S.O.I.TEC. Silicon on Insulator Technologies S.A. A method for improving the quality of a heterostructure
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
CN100345248C (zh) 2005-05-11 2007-10-24 华东师范大学 异质键合晶片的制备方法和应用
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
JP2009176860A (ja) * 2008-01-23 2009-08-06 Sumco Corp 貼り合わせウェーハの製造方法
FR2935535B1 (fr) 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.

Also Published As

Publication number Publication date
FR2954585A1 (fr) 2011-06-24
TWI435379B (zh) 2014-04-21
JP2011159955A (ja) 2011-08-18
EP2339615A1 (fr) 2011-06-29
KR101116741B1 (ko) 2012-02-22
FR2954585B1 (fr) 2012-03-02
US8314007B2 (en) 2012-11-20
CN102110591B (zh) 2016-10-05
TW201133590A (en) 2011-10-01
SG172528A1 (en) 2011-07-28
US20110151644A1 (en) 2011-06-23
KR20110073247A (ko) 2011-06-29
CN102110591A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
JP5292644B2 (ja) 最小化された応力を備えたヘテロ構造を製造するためのプロセス
US8202785B2 (en) Surface treatment for molecular bonding
JP5351191B2 (ja) 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
US20110195560A1 (en) Method of producing a silicon-on-sapphire type heterostructure
JP5274859B2 (ja) 貼り合わせ基板の製造方法
SG183797A1 (en) Method for finishing a substrate of the semiconductor-on-insulator type
KR101526245B1 (ko) 임시 접합을 채용하는 반도체 구조를 제조하기 위한 방법
WO2007069442A1 (ja) 貼り合わせ基板の製造方法
KR20110086038A (ko) 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비
KR20060048784A (ko) 두 웨이퍼 결합에 선행되는 열처리
JP4421652B2 (ja) Ｓｏｉウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
KR20110052456A (ko) 웨이퍼 접합 방법
JP2007116161A (ja) エピタキシ済みドナー・ウェファをリサイクルする方法
KR20180016394A (ko) Soi웨이퍼의 제조방법
KR20160023712A (ko) 접합 웨이퍼의 제조방법
JP5368000B2 (ja) Ｓｏｉ基板の製造方法
KR20160052551A (ko) 접합 웨이퍼의 제조방법
WO2012059350A2 (en) A method of treating a multilayer structure

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130523

R150 Certificate of patent or registration of utility model

Ref document number: 5292644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees