CN100345248C - 异质键合晶片的制备方法和应用 - Google Patents

异质键合晶片的制备方法和应用 Download PDF

Info

Publication number
CN100345248C
CN100345248C CNB2005100257327A CN200510025732A CN100345248C CN 100345248 C CN100345248 C CN 100345248C CN B2005100257327 A CNB2005100257327 A CN B2005100257327A CN 200510025732 A CN200510025732 A CN 200510025732A CN 100345248 C CN100345248 C CN 100345248C
Authority
CN
China
Prior art keywords
wafer
gaas
bonding
silicon wafer
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100257327A
Other languages
English (en)
Other versions
CN1688014A (zh
Inventor
郭方敏
甄红楼
陆卫
李宁
于绍欣
朱自强
劳五一
王少伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Technical Physics of CAS
East China Normal University
Donghua University
Original Assignee
Shanghai Institute of Technical Physics of CAS
East China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Technical Physics of CAS, East China Normal University filed Critical Shanghai Institute of Technical Physics of CAS
Priority to CNB2005100257327A priority Critical patent/CN100345248C/zh
Publication of CN1688014A publication Critical patent/CN1688014A/zh
Application granted granted Critical
Publication of CN100345248C publication Critical patent/CN100345248C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Weting (AREA)

Abstract

一种异质键合晶片的制备方法和应用，属光电子器材集成和应用的技术领域。低温直接键合的两片异质材料分别是制备有ROIC的硅晶片和制备有IP薄膜的GaAs晶片，先按照0.25μm ULSI中的铜互连的化学机械平坦化工艺，使所述的硅晶片表面光滑、平整、清洁；接着，在低温下，使表面同样光滑、平整、清洁的所述的GaAs晶片与所述的硅晶片对位、预键合、低温热处理，至所述的两个异质晶片直接键合在一起，得到异质键合物；然后减薄异质键合物GaAs的厚度至20～30μm；再用ICP高密度反应离子选择刻蚀剩余的GaAs至终止层；最后用湿法蚀去终止层，得到产品，异质键合晶片。异质键合晶片可用来制作低价格的IP-ROIC的IRFPA。本发明具有制造成本低、产品超高机械强度高、可靠性好等优点。

Description

异质键合晶片的制备方法和应用
                         技术领域
本发明涉及一种异质键合晶片的制备方法和应用，确切说，涉及一种红外探测器(IP)材料与硅基读出集成电路(ROIC)低温直接异质键合制备异质键合晶片的方法和异质键合晶片的应用。属光电子器材集成和应用的技术领域。
                         背景技术
由于红外焦平面(IRFPA)技术在军事，环境保护，民用，工业和医学等众多领域的应用，对大规模IRFPA需求正在不断增长。然而，大规模IRFPA是由大规模的量子阱、HgCdTe等种类的红外探测器光敏元与ROIC，通过各自生长的铟柱，直接或间接倒扣互连方法，形成一个完整的IRFPA。其倒扣互连质量直接影响IRFPA的最终性能和可靠性。为了降低焊点—铟柱所承受的应力，提高器件可靠性，发展了衬底减薄、衬底去除、增加铟柱高度、填充环氧材料等手段，但上述方法都不可避免地增加工艺复杂程度，焊点处还是存在相当的应力，导致IRFPA光敏元失效的几率增大。
当前IRFPA的倒扣互连制备方法存在以下问题：
1、IP-ROIC通过直接倒扣互连或间接倒扣互连方法，在300～30K周期反复的热循环载荷作用下，铟柱、探测器阵列的GaAs衬底和硅基ROIC三种材料的热膨胀系数(CTE)失配，较大的应力变化使铟柱粘塑性变形、铟柱焊点脱落、开裂等，导致IRFPA性能降低甚至失效。
2、异质外延单片集成或局部异质外延单片集成存在两大难点：1)硅与GaAs等III-V族化合物材料具有4％的晶格失配，导致高的断层密度。2)GaAs的热膨胀系数是硅的两倍，在外延生长结束后，在GaAs的表面将产生二维应力。
为了克服具有GaAs衬底的IP与硅基ROIC混合封装和采用异质外延所带来的弊病，必须发展能与标准CMOS，BiMOS工艺兼容的晶片级、有一定规模的异质材料的单片集成技术。
                     发明内容
本发明要解决第一个技术问题是推出一种异质键合晶片的制备方法。该方法具有制造成本低、产品机械强度高和可靠性好等优点。
本发明解决上述技术问题的技术方案是：低温直接键合的两片异质材料分别是制备有ROIC的硅晶片和制备有IP薄膜的GaAs晶片，先按照0.25μm ULSI中的铜互连的化学机械平坦化工艺，使所述的硅晶片表面光滑、平整、清洁；接着，在低温下，使表面同样光滑、平整、清洁的所述的GaAs晶片与所述的硅晶片对位、预键合、低温热处理，至所述的两个异质晶片直接键合在一起，得到异质键合物；然后减薄异质键合物GaAs的厚度至20～30μm；再用ICP高密度反应离子选择刻蚀剩余的GaAs至终止层；最后用湿法蚀去终止层，得到产品，异质键合晶片。ULSI是‘超大规模集成’的缩略语。
现结合附图详细说明本发明的技术方案。一种异质键合晶片的制备方法，两片待键合的异质晶片分别是制备有ROIC的硅晶片和制备有IP薄膜的GaAs晶片，操作步骤：
第一步  化学机械平坦化
先把所述的硅晶片放入PECVD真空室，按照0.25μm ULSI中双层大马士革结构铜布线的工艺条件，在其制备有ROIC的一面按顺序生长Si3N4和SiO2的薄膜，然后，取出经处理的所述的硅晶片，将其按照0.25μm ULSI中的铜互连的化学机械平坦化工艺，对其键合面进行化学机械平坦化处理，使该键合面光滑、清洁、平整至可键合，即光洁度达到亚纳米级的程度；
第二步  待异质键合的晶片的表面处理
经第一步处理的硅晶片的表面处理：在真空室内，用感应耦合等离子体反应离子刻蚀，对经第一步处理的硅晶片的表面进行氧等离子体活化，GaAs晶片的表面处理：把GaAs晶片用饱和SeS2溶液浸泡，去除GaAs晶片表面上的本征氧化物层，生成致密的硫化物层；其特征在于，
第三步  低温直接异质键合
在超净室、超真空、室温和显微镜的条件下，将GaAs晶片与经第二步处理的硅晶片对位，150℃下予键合0.5～3小时，将所述的两个晶片紧贴，室温～400℃下，低温热处理0.5～3小时，所述的两晶片继续紧贴5～20小时，完成低温直接键合，得异质键合物；
第四步  减薄异质键合物中的GaAs
用常规GaAs减薄工艺减薄第三步得到的异质键合物的GaAs的厚度至20～30μm，然后在GaAs/终止层的刻蚀比例≥1000的选择刻蚀条件下，用ICP高密度反应离子刻蚀剩余的GaAs晶片至终止层；
第五步  去终止层
用湿法蚀去第四步处理后暴露在异质键合物表面的终止层，去离子水超声洗涤，至洗涤水的PH值呈中性，脱水，氮气吹干，得到产品，异质键合晶片。
本发明要解决的第二个技术问题是提供上述方法制备的产品，异质键合晶片的应用，即提供用异质键合晶片制作IP-ROIC的IRFPA的方法。
本发明解决上述技术问题的技术方案详述如下。
一种用异质键合晶片制作IP-ROIC的IRFPA的方法，其特征在于，用标准的IC工艺在异质键合晶片制作IP-ROIC的IRFPA：用IP标准工艺对异质键合晶片的电极面进行光刻、干法刻蚀，图形定位，暴露出下电极区域：用ULSI标准工艺开出引线孔；用PECVD工艺钝化IP量子阱侧壁区域；用光刻、电子束蒸发或溅射工艺制作上电极、下电极和引线，得用异质键合晶片制作的IP-ROIC的IRFPA。
本发明的突出优点是：
1、Si/GaAs异质晶片键合的条件不受待键合的两个材料晶体性质的影响，是解决晶格失配的一种有效途径，而且通过予键合、低温热处理，可以减小两异质晶片键合面上的热应力。
2、重量轻、高热导率和超高机械强度的硅是GaAs的理想支撑物，制备有IP薄膜的GaAs晶片与制备有ROIC的硅晶片低温直接异质键合，成本低，是获得低价的IP-ROIC的IRFPA的根本保证。
3、可与标准IC工艺兼容，操作简单，易于施行，无交叉污染问题。
                     附图说明
图1是两片对位放置的待键合的异质晶片的剖面示意图。上面和下面的晶片分别是制备有IP薄膜的GaAs晶片和制备有ROIC的硅晶片。在GaAs晶片中，1是衬底，2是终止层，3是IP下电极层，4是IP薄膜，5是IP上电极层。在硅晶片中，6是ROIC电路，7是硅衬底。
图2是在制备有ROIC的硅晶片上淀积生长了Si3N4和SiO2薄膜的剖面示意图。其中8是Si3N4和SiO2薄膜。
图3是异质键合物的的剖面示意图。
图4是去除GaAs衬底1的异质键合物的的剖面示意图。
图5是异质键合晶片的剖面示意图。
                       具体实施方式
现结合附图和实施例详细说明本发明的技术方案。实施例完全按照上述操作步骤进行操作。
实施例1低温直接异质键合制备异质键合晶片
两片待键合的的异质晶片的直径是1～8英寸。两片待键合的的异质晶片分别是制备有ROIC的硅晶片和制备有IP薄膜的GaAs晶片。所述的硅晶片的键合面的光洁度未达到键合的要求。所述的GaAs晶片的键合面呈镜面状，已达到键合的要求。
先把所述的硅晶片放入PECVD真空室，按0.25μm ULSI中双层大马士革结构铜布线的工艺条件，在其制备有ROIC的一面按顺序生长Si3N4和SiO2的薄膜8。见图2。取出所述的硅晶片，按照0.25μm ULSI中的铜互连的化学机械平坦化工艺，将其固定在专用的化学机械平坦化设备中，对其键合面进行化学机械平坦化处理，磨料采用溶剂与氧化硅的重量比为4∶1的SOG磨料，磨料的颗粒的尺寸为0.03～0.14μm，用去离子水超声清洗15～25分钟，使所述的硅晶片的键合面达到镜面、清洁、平整和可键合，即光洁度达到亚纳米级的程度。
把上述处理好的硅晶片放入真空室，用ICP反应离子刻蚀对其进行氧等离子体活化。把所述的GaAs晶片用饱和SeS2溶液浸泡30分钟，去除GaAs表面上的本征氧化物层，生成致密的硫化物键合活化层。
在超净室、超真空、室温和显微镜下，先将GaAs晶片与键合面呈镜面状的所述的硅晶片对位，见图1，150℃下予键合0.5小时，然后将两个所述的晶片紧贴，室温～400℃下，低温热处理2小时，继续紧贴两个异质晶片15小时，完成低温直接键合，得异质键合物。见图3。
把上述得到的异质键合物固定在专用的减薄设备中，衬底1的一面朝下，采用的磨料是溶剂与氧化硅的重量比为4∶1的SOG磨料，磨料的颗粒的尺寸为0.5～1.5μm，将衬底1减薄至25μm。把经上述处理的异质键合物放入ICP反应器，衬底1的底面朝上，在GaAs/终止层刻蚀比例≥1000的刻蚀条件下，去除剩余的衬底1，直至终止层2。见图4。
从ICP反应器中取出所述的异质键合物，将其放入终止层腐蚀溶液中，漂去终止层，暴露出IP下电极层3，去离子水洗涤15分钟，脱水、氮气吹干，得到产品，异质键合晶片。见图5。
实施例2用异质键合晶片制作IP-ROIC的IRFPA
用标准的IC工艺在异质键合晶片制作IP-ROIC的IRFPA：用IP标准工艺对异质键合晶片的电极面进行光刻、干法刻蚀，图形定位，暴露出下电极区域；用ULSI标准工艺开出引线孔；用PECVD工艺钝化IP量子阱侧壁区域；用光刻、电子束蒸发或溅射工艺制作上电极、下电极和引线，得用异质键合晶片制作的IP-ROIC的IRFPA。

Claims (5)

1、一种异质键合晶片的制备方法，两片待键合的异质晶片分别是制备有硅基读出集成电路的硅晶片和制备有红外探测器薄膜的GaAs晶片，操作步骤：
第一步  化学机械平坦化
先把所述的硅晶片放入增强等离子化学气相淀积真空室，按照0.25μm超大规模集成中双层大马士革结构铜布线的工艺条件，在其制备有硅基读出集成电路的一面按顺序生长Si3N4和SiO2的薄膜，然后，取出经处理的所述的硅晶片，将其按照0.25μm超大规模集成中的铜互连的化学机械平坦化工艺，对其键合面进行化学机械平坦化处理，使该键合面光滑、清洁、平整至可键合，即光洁度达到亚纳米级的程度；
第二步  待异质键合的晶片的表面处理
经第一步处理的硅晶片的表面处理：在真空室内，用感应耦合等离子体反应离子刻蚀，对经第一步处理的硅晶片的表面进行氧等离子体活化，GaAs晶片的表面处理：把GaAs晶片用饱和SeS2溶液浸泡，去除GaAs晶片表面上的本征氧化物层，生成致密的硫化物层；其特征在于，
第三步  低温直接异质键合
在超净室、超真空、室温和显微镜的条件下，将GaAs晶片与经第二步处理的硅晶片对位，150℃下予键合0.5～3小时，将所述的两个晶片紧贴，室温～400℃下，低温热处理0.5～3小时，所述的两晶片继续紧贴5～20小时，完成低温直接键合，得异质键合物；
第四步  减薄异质键合物中的GaAs
用常规GaAs减薄工艺减薄第三步得到的异质键合物的GaAs的厚度至20～30μm，然后在GaAs/终止层的刻蚀比例不小于1000的选择刻蚀条件下，用感应耦合等离子高密度反应离子刻蚀剩余的GaAs晶片至终止层；
第五步  去终止层
用湿法蚀去第四步处理后暴露在异质键合物表面的终止层，去离子水超声洗涤，至洗涤水的PH值呈中性，脱水，氮气吹干，得到产品，异质键合晶片。
2、根据权利要求1所述的制备方法，其特征在于，两片待键合的的异质晶片的直径是1～8英寸。
3、根据权利要求1所述的制备方法，其特征在于，第一步中对所述的硅晶片的键合面进行化学机械平坦化处理时所采用的磨料是溶剂与氧化硅的重量比为4∶1的SOG磨料，磨料的颗粒的尺寸为0.03～0.14μm，用去离子水超声清洗的时间为15～25分钟。
4、根据权利要求1所述的制备方法，其特征在于，第四步中用常规GaAs减薄工艺减薄所述的GaAs的晶片时所采用的磨料是溶剂与氧化硅的重量比为4∶1的SOG磨料，磨料的颗粒的尺寸为0.5～1.5μm。
5、一种用权利要求1所述方法制备的异质键合晶片制作红外探测器-硅基读出集成电路的红外焦平面的方法，其特征在于，用标准的集成电路工艺在异质键合晶片制作红外探测器-硅基读出集成电路的红外焦平面：用红外探测器标准工艺对异质键合晶片的电极面进行光刻、干法刻蚀，图形定位，暴露出下电极区域；用超大规模集成标准工艺开出引线孔；用增强等离子化学气相淀积工艺钝化红外探测器量子阱侧壁区域；用光刻、电子束蒸发或溅射工艺制作上电极、下电极和引线，得用异质键合晶片制作的红外探测器-硅基读出集成电路的红外焦平面。
CNB2005100257327A 2005-05-11 2005-05-11 异质键合晶片的制备方法和应用 Expired - Fee Related CN100345248C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100257327A CN100345248C (zh) 2005-05-11 2005-05-11 异质键合晶片的制备方法和应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100257327A CN100345248C (zh) 2005-05-11 2005-05-11 异质键合晶片的制备方法和应用

Publications (2)

Publication Number Publication Date
CN1688014A CN1688014A (zh) 2005-10-26
CN100345248C true CN100345248C (zh) 2007-10-24

Family

ID=35306055

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100257327A Expired - Fee Related CN100345248C (zh) 2005-05-11 2005-05-11 异质键合晶片的制备方法和应用

Country Status (1)

Country Link
CN (1) CN100345248C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2954585B1 (fr) 2009-12-23 2012-03-02 Soitec Silicon Insulator Technologies Procede de realisation d'une heterostructure avec minimisation de contrainte
CN102117820B (zh) * 2009-12-31 2012-12-05 中国科学院微电子研究所 硅基光电异质集成方法及硅基光电异质集成芯片
CN102110594B (zh) * 2010-12-20 2012-07-25 中国科学院半导体研究所 一种对GaAs与Si进行低温金属键合的方法
CN102502482B (zh) * 2011-12-23 2014-10-08 北京遥测技术研究所 一种有腔体的SiC-SiC真空键合方法
US9263512B2 (en) 2013-06-24 2016-02-16 Globalfoundries Inc. Memory cell with integrated III-V device
CN108823639A (zh) * 2018-07-09 2018-11-16 北京工业大学 一种1.5微米波长热键和复合激光晶体制备方法
CN110534473B (zh) * 2019-07-29 2022-04-05 中国科学院微电子研究所 化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法及异构集成器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359158A (zh) * 2001-12-29 2002-07-17 中国科学院上海微系统与信息技术研究所 一种类似绝缘层上硅结构的材料及制备方法
US20040110365A1 (en) * 2002-12-10 2004-06-10 Taiwan Semiconductor Manufacturing Company Method of forming a planarized bond pad structure
WO2004114400A1 (en) * 2003-06-17 2004-12-29 International Business Machines Corporation High-performance cmos soi device on hybrid crystal-oriented substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1359158A (zh) * 2001-12-29 2002-07-17 中国科学院上海微系统与信息技术研究所 一种类似绝缘层上硅结构的材料及制备方法
US20040110365A1 (en) * 2002-12-10 2004-06-10 Taiwan Semiconductor Manufacturing Company Method of forming a planarized bond pad structure
WO2004114400A1 (en) * 2003-06-17 2004-12-29 International Business Machines Corporation High-performance cmos soi device on hybrid crystal-oriented substrates

Also Published As

Publication number Publication date
CN1688014A (zh) 2005-10-26

Similar Documents

Publication Publication Date Title
CN100442545C (zh) 一种量子阱红外探测器焦平面的制备方法
CN100345248C (zh) 异质键合晶片的制备方法和应用
CN107004639B (zh) 衬底制造方法
US20190344533A1 (en) Method of room temperature covalent bonding
US20080311725A1 (en) Method For Assembling Substrates By Depositing An Oxide Or Nitride Thin Bonding Layer
CN101677057B (zh) 低温晶片键合的方法
EP0603849A2 (en) Method for producing a semiconducteur substrate by using a bonding process, and semiconductor stubstrate produced by the same
CN1933096A (zh) 一种低温晶片直接键合方法
US5236871A (en) Method for producing a hybridization of detector array and integrated circuit for readout
TWI734359B (zh) 用於製作光電半導體晶片的方法及其所使用的鍵合晶圓
CN112349797A (zh) 一种碲锌镉探测器的器件结构及其制备工艺
CN103560096A (zh) 一种低温下化合物半导体与硅基半导体进行键合的方法
CN102403324B (zh) 半导体器件的制造方法、半导体器件及相机组件
CN102560676B (zh) 一种使用减薄键合结构进行GaN单晶生长的方法
CN108666333A (zh) 减少背照式图像传感器暗电流的方法
CN114613697A (zh) 降低半导体衬底晶片表面颗粒的清洗方法
JPS61182215A (ja) 半導体基板の製造方法
CN217158193U (zh) 一种图像传感器
US8551252B2 (en) Methods for removing residual particles from a substrate
CN217158212U (zh) 一种基于锗p-i-n光电二极管的图像传感器
CN217158210U (zh) 一种基于锗p-i-n光电二极管制造的图像传感器
CN114597226B (zh) 一种基于锗p-i-n光电二极管的图像传感器的制造方法
US6136667A (en) Method for bonding two crystalline substrates together
CN217158211U (zh) 一种基于锗p-i-n光电二极管的图像传感器
CN1479947A (zh) 半导体光检测器的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071024

Termination date: 20100511