CN100442545C - 一种量子阱红外探测器焦平面的制备方法 - Google Patents

一种量子阱红外探测器焦平面的制备方法 Download PDF

Info

Publication number
CN100442545C
CN100442545C CNB2005100271447A CN200510027144A CN100442545C CN 100442545 C CN100442545 C CN 100442545C CN B2005100271447 A CNB2005100271447 A CN B2005100271447A CN 200510027144 A CN200510027144 A CN 200510027144A CN 100442545 C CN100442545 C CN 100442545C
Authority
CN
China
Prior art keywords
wafer
gaas
bonding
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100271447A
Other languages
English (en)
Other versions
CN1787234A (zh
Inventor
郭方敏
甄红楼
陆卫
李宁
林剑锋
朱自强
徐向晏
忻佩胜
陈效双
郭少令
赖宗声
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Technical Physics of CAS
East China Normal University
Donghua University
Original Assignee
Shanghai Institute of Technical Physics of CAS
East China Normal University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Technical Physics of CAS, East China Normal University filed Critical Shanghai Institute of Technical Physics of CAS
Priority to CNB2005100271447A priority Critical patent/CN100442545C/zh
Publication of CN1787234A publication Critical patent/CN1787234A/zh
Application granted granted Critical
Publication of CN100442545C publication Critical patent/CN100442545C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种量子阱红外探测器(QWIP)焦平面(FPA)的制备方法，制备从两异质晶片，硅晶片和GaAs晶片开始，硅晶片和GaAs晶片上分别制有硅基读出集成电路和终止层、下电极层、量子阱层、上电极层、二维光栅，首先用化学机械平坦化工艺，使制有硅基读出集成电路的硅晶片的表面光滑、平整、清洁，接着在把同样光滑、平整、清洁的GaAs晶片的上电极与硅晶片上的对应的金属电极对位，用低温异质晶片键合方法对两晶片进行预键合、低温热处理，直至两晶片键合在一起，然后减薄GaAs晶片的衬底，选择刻蚀蚀去剩余的衬底，用腐蚀液蚀去终止层，最后完成量子阱红外探测器与硅基读出集成电路对应电极的连接，得产品，量子阱红外探测器焦平面。该方法具有制造成本低、产品机械强度高和可靠性好等优点。

Description

一种量子阱红外探测器焦平面的制备方法
技术领域
本发明涉及一种量子阱红外探测器(QWIP)焦平面(FPA)的制备方法。确切说，涉及一种QWIP直接与硅基读出集成电路(ROIC)低温异质键合制备QWIP-FPA的方法。属光电子集成技术领域。
背景技术
由于量子阱红外探测器(QWIP)焦平面(FPA)技术在气象、天文、地球观察、夜视、导航、飞机控制、早期预警系统等商业、工业和军事领域的应用，对大规模QWIP-FPA的需求正在不断增长。然而，大规模QWIP-FPA是由大规模的QWIP光敏元阵列与硅基读出信号集成电路，通过各自生长的铟柱，直接或间接倒扣互连方法，形成一个完整的FPA器件，其倒扣互连质量直接影响FPA的最终性能和可靠性。为了降低焊点-铟柱所承受的应力，提高FPA可靠性，发展了衬底减薄、去除，增加铟柱高度，填充环氧材料等手段，但上述方法都不可避免增加工艺的复杂程度，焊点处还是存在相当的应力，导致FPA光敏元失效的几率增大。
当前QWIP-ROIC的倒扣互连制备方法存在以下问题：
1、QWIP-ROIC通过直接倒扣互连或间接倒扣互连方法，在300～30K周期反复的热循环载荷作用下，铟柱、QWIP阵列的GaAs衬底和硅基ROIC三种材料的热膨胀系数(CTE)失配，较大的应力变化使铟柱产生粘塑性变形，引起铟柱焊点脱落、开裂等，导致QWIP FPA性能降低甚至失效。
2、异质外延单片集成或局部异质外延单片集成存在两大难点：1)硅与GaAs等III-V材料具有4％的晶格失配而导致高的断层密度。2)由于GaAs的热膨胀系数是硅的两倍，在外延生长结束后，在GaAs平面将产生二维应力。
为了克服QWIP的GaAs衬底与硅基ROI C混合封装和采用异质外延(局部异质外延)所带来的弊病，必须发展能与标准CMOS(BiMOS)工艺兼容的QWIP-FPA制造技术。
发明内容
本发明要解决的技术问题是提出量子阱红外探测器(QWIP)焦平面(FPA)的制备方法。该方法具有制造成本低、产品机械强度高和可靠性好等优点。
本发明解决上述技术问题的技术方案是：制备从两异质晶片，硅晶片和GaAs晶片开始，硅晶片和GaAs晶片上分别制有硅基读出集成电路和终止层、下电极层、量子阱层、上电极层、二维光栅，首先用化学机械平坦化工艺，使制有硅基读出集成电路的硅晶片的表面光滑、平整、清洁，接着在把同样光滑、平整、清洁的GaAs晶片的上电极与硅晶片上的对应的金属电极对位，用低温异质晶片键合方法对两晶片进行预键合、低温热处理，直至两晶片键合在一起，然后减薄GaAs晶片的衬底，选择刻蚀蚀去剩余的衬底，用腐蚀液蚀去终止层，最后完成量子阱红外探测器与硅基读出集成电路对应电极的连接，得产品，量子阱红外探测器焦平面。
现结合附图详细说明本发明的技术方案。一种量子阱红外探测器焦平面的制备方法，制备从两异质晶片开始，两异质晶片分别是硅晶片1和GaAs晶片10，硅晶片1上制有硅基读出集成电路2，GaAs晶片10上制有终止层9、下电极层8、量子阱层7、上电极层6和二维光栅5，其特征在于，操作步骤：
第一步金属电极处理
采用电子束蒸发或者溅射方法在硅基读出集成电路2上蒸发CrAu或TiAu薄膜3，在量子阱层7上的上电极6和二维光栅5上蒸发AuGeNi/Au薄膜11，所述两薄膜的Au的厚度为200～600nm，然后采用光刻、剥离或者刻蚀以及合金化的方法获得所需图形；
第二步化学机械平坦化
按照0.25μm ULSI中双层大马士革结构的铜布线的工艺流程，在硅晶片1的硅基读出集成电路2的键合面上淀积生长第一氮化硅或氧化硅薄膜4，第一氮化硅或氧化硅薄膜4的厚度为200～1500nm，再对所述的键合面进行化学机械平坦化处理，使其光滑、清洁、平整可键合，即光洁度达到亚纳米级的程度，并把上述处理好的硅晶片1放入真空室，用ICP或反应离子刻蚀对其进行氧等离子体活化，等待键合；第三步GaAs晶片10的表面处理
用IC标准工艺，对GaAs晶片10上已经蒸发有AuGeNi/Au薄膜11的量子阱红外探测器进行光刻、干法刻蚀，形成光敏元区域12，暴露出下电极层8，用等离子体增强化学气相淀积工艺形成第二氮化硅或氧化硅薄膜13，第二氮化硅或氧化硅薄膜13的厚度是2～7μm，完成量子阱侧壁区域的钝化和表面平坦化，并按照标准的GaAs化学机械抛光工艺，使该键合面光滑、清洁、平整可键合，即光洁度达到亚纳米级的程度；
第四步低温直接异质-电极键合
在超净室，在超真空状态、室温下，将硅晶片1的电极区域与GaAs晶片10对应的电极区域对位，硅晶片1与GaAs晶片10相距0.5～1mm，通入25～55℃氮气和去离子水0.2～1小时，用红外灯升温至65～100℃，预键合0.2～1小时，接着把键合晶片对，硅晶片1与GaAs晶片10贴紧，在3～10秒内将键合晶片对从室温升温至380～420℃，保持25～40秒，硅晶片1与GaAs晶片10保持贴紧1～5分钟，自然降温，硅晶片1与GaAs晶片10继续贴紧2～20小时；
第五步GaAs晶片10的衬底的减薄
用常规GaAs减薄工艺，对第四步得到的键合晶片对进行GaAs晶片10的衬底的化学机械减薄处理，直至该衬底的厚度减薄至20～30μm，然后在GaAs/AlGaAs刻蚀比例≥1000的选择刻蚀条件下，用ICP高密度反应离子刻蚀该衬底的剩余部分，至终止层9，即AlGaAs层；
第六步去终止层9
用腐蚀液蚀去第五步处理后暴露在键合晶片对表面的终止层9，即AlGaAs层，暴露出下电极层8，用去离子水清洗，至洗涤水的pH值呈中性，氮气吹干，得到GaAs晶片10减薄后的键合晶片对；
第七步制作电极、引线
按照标准IC工艺，生长氮化硅或氧化硅薄膜钝化层15，开电极孔，蒸发AuGeNi/Au，形成欧姆接触14，完成引线制作，得到产品，量子阱红外探测器焦平面。
本发明的突出优点是：
(1)采用本发明的方法制备的量子阱红外探测器焦平面，由于硅晶片1和GaAs晶片10的电极直接键合，取消了直接互连的铟柱、间接互连的第三种材料作基片，使得信号和电源/接地路径变短，获得了较低的电阻，降低了电感、减少了信号延迟。
(2)Si/GaAs异质晶片键合的条件不受被键合两个材料的晶体性质影响，是解决晶格失配的一种很有价值的途径，而且通过低温键合，可以改善热应力。
(3)硅具有超级机械强度，重量轻、高热导率，是GaAs和其他III-V族化合物材料的理想支撑物，QWIP与硅基ROIC直接结合，提高大面积衬底的有用性，可以获得低价的红外FPA。
(4)与当今最成熟的IC标准技术兼容，无交叉污染问题。
附图说明
图1是表面制有读出集成电路(ROIC)的硅晶片1的剖面示意图，其中1是硅衬底，2是硅基读出集成电路，3是金属电极，金属电极3是从硅基读出集成电路2引出的。
图2是对硅晶片1的键合面进行化学机械平坦化处理后的剖面示意图，其中4是第一氮化硅或氧化硅薄膜。
图3是衬底上含量子阱薄膜的QWIP的GaAs晶片10的剖面示意图，其中5是二维光栅，6是上电极层，7是量子阱层，8是下电极层，9是终止层。
图4是已经完成CrAu或TiAu薄膜11和光敏元区域12的和暴露出下电极层8的GaAs晶片10的剖面示意图。
图5是对图4所示的QWIP键合面进行化学机械平坦化处理后的GaAs晶片10的剖面示意图。
图6是两片相对放置的待低温异质直接键合的晶片的剖面示意图，位于上面和下面的晶片分别是图5和图2所示的晶片。
图7是键合晶片对，即QWIP-ROIC晶片对的剖面示意图。
图8是去除GaAs 10的衬底后的QWIP-ROIC晶片对的剖面示意图。
图9是图8所示的QWIP-ROIC晶片对去除终止层9后的剖面示意图。
图10是图9所示的QWIP-ROIC晶片对制作电极引线14和氮化硅或氧化硅薄膜钝化层15后的剖面示意图。
具体实施方式
现结合附图和实施例详细说明本发明的技术方案。实施例完全按照上述操作步骤进行操作。
实施例制备量子阱红外探测器焦平面
制备从两片异质晶片开始，两片异质晶片的直径是1～8英寸，两片异质晶片分别是硅晶片1和GaAs晶片10，硅晶片1上制有硅基读出集成电路2，GaAs晶片10制有终止层9、下电极层8、量子阱层7、上电极层6和二维光栅5，操作步骤：
第一步硅基读出集成电路2的金属电极处理
采用电子束蒸发或者溅射方法在硅基读出集成电路2蒸发CrAu或TiAu薄膜3，在量子阱层7上的上电极6和二维光栅5上蒸发AuGeNi/Au薄膜11，所述两薄膜的Au的厚度为500nm，然后采用光刻、剥离或者刻蚀以及合金化的方法获得所需图形；
第二步化学机械平坦化
硅晶片1的键合面，即制备有硅基读出集成电路2和CrAu或TiAu薄膜3的一面的光洁度未达到键合的要求，先把硅晶片1放入PECVD真空室，见图1，按照0.25μm ULSI中双层大马士革结构的铜布线的工艺流程，对硅晶片1的硅基读出集成电路2的键合面，采用等离子体增强化学气相淀积生长第一氮化硅或氧化硅薄膜4，第一氮化硅或氧化硅薄膜4的厚度为1000nm，再将其固定在专用的化学机械平坦化设备中，对其键合面进行化学机械平坦化处理，磨料采用SOG(80％溶剂和20％氧化硅)，磨料的颗粒的尺寸为0.03～0.14μm，然后用去离子水超声清洗15～25分钟，使硅晶片1的键合面达到镜面、清洁、平整和可键合，即光洁度达到亚纳米级的程度，见图2，并把上述处理好的硅晶片1放入真空室，用ICP或反应离子刻蚀对其进行氧等离子体活化，等待键合；
第三步GaAs晶片10的表面处理
用IC标准工艺，对GaAs晶片10上已经蒸发有AuGeNi/Au薄膜11的量子阱红外探测器进行光刻、干法刻蚀，形成光敏元区域12，暴露出下电极层8，见图4，按照0.25μm ULSI中双层大马士革结构铜布线的工艺条件，用等离子体增强化学气相淀积工艺形成第二氮化硅或氧化硅薄膜13，第二氮化硅或氧化硅薄膜13的厚度是5μm，完成量子阱侧壁区域的钝化和和表面平坦化，然后将其固定在专用的化学机械平坦化设备中，对其键合面并按照标准的GaAs化学机械抛光工艺，进行化学机械平坦化处理，使该键合面达到镜面、清洁、平整和可键合，即光洁度达到亚纳米级的程度，然后常规清洗，氮气吹干，见图5；
第四步低温直接异质-电极键合
在超净室，在超真空状态、室温下，用显微镜将硅晶片1和GaAs晶片10对位，见图6，二维光栅5与硅基读出集成电路2对应的Au电极对位，硅晶片1与GaAs晶片10相距0.6mm，通入40℃氮气和去离子水0.5小时，用红外灯升温至80℃，预键合0.5小时，接着把键合晶片对，硅晶片1与GaAs晶片10贴紧，在5秒内将键合晶片对从室温升温至400℃，保持30秒，硅晶片1与GaAs晶片10保持贴紧3分钟，自然降温，硅晶片1与GaAs晶片10继续贴紧5小时，见图7；
第五步GaAs晶片10的衬底的减薄
用常规GaAs减薄工艺，把第四步得到的键合晶片对固定在专用的减薄设备中，进行GaAs晶片10的衬底的化学机械减薄处理，需要减薄的GaAs 10的衬底的一面朝下，磨料采用SOG(80％溶剂和20％氧化硅)，磨料的颗粒的尺寸为0.5～1.5μm，将该衬底减薄至25μm，然后把经上述处理的键合晶片对以GaAs 10的衬底的底面朝上的方式放ICP反应器，在GaAs/AlGaAs刻蚀比例≥1000的选择刻蚀条件下，用ICP高密度反应离子刻蚀该衬底的剩余部分，至终止层9，即AlGaAs层，见图8；
第六步去终止层9
从ICP反应器中取出所述的键合晶片对，将其放入10％HF溶液中，漂去终止层9，即AlGaAs层，暴露出下电极层8，用去离子水漂洗15分钟，至洗涤水的pH值呈中性，氮气吹干，见图9，得到GaAs晶片10减薄后的键合晶片对；
第七步制作电极、引线
按照标准IC工艺，生长氮化硅或氧化硅薄膜钝化层15，开电极孔，蒸发AuGeNi/Au合金，形成欧姆接触14，完成引线制作，得到产品，量子阱红外探测器焦平面，见图10。

Claims (5)

1、一种量子阱红外探测器焦平面的制备方法，制备从两异质晶片开始，两异质晶片分别是硅晶片(1)和GaAs晶片(10)，硅晶片(1)上制有硅基读出集成电路(2)，GaAs晶片(10)上制有终止层(9)、下电极层(8)、量子阱层(7)、上电极层(6)和二维光栅(5)，其特征在于，操作步骤：
第一步金属电极处理
采用电子束蒸发或者溅射方法在硅基读出集成电路(2)上蒸发CrAu或TiAu薄膜(3)，在量子阱层(7)上的上电极(6)和二维光栅(5)上蒸发AuGeNi/Au薄膜(11)，所述两薄膜的Au的厚度为200～600nm，然后采用光刻、剥离或者刻蚀以及合金化的方法获得所需图形；
第二步化学机械平坦化
按照0.25μm ULSI中双层大马士革结构的铜布线的工艺流程，在硅晶片(1)的硅基读出集成电路(2)的键合面上淀积生长第一氮化硅或氧化硅薄膜(4)，第一氮化硅或氧化硅薄膜(4)的厚度为200～1500nm，再对所述的键合面进行化学机械平坦化处理，使其光滑、清洁、平整可键合，即光洁度达到亚纳米级的程度，并把上述处理好的硅晶片(1)放入真空室，用ICP或反应离子刻蚀对其进行氧等离子体活化，等待键合；第三步GaAs晶片(10)的表面处理
用IC标准工艺，对GaAs晶片(10)上已经蒸发有AuGeNi/Au薄膜(11)的量子阱红外探测器进行光刻、干法刻蚀，形成光敏元区域(12)，暴露出下电极层(8)，用等离子体增强化学气相淀积工艺形成第二氮化硅或氧化硅薄膜(13)，第二氮化硅或氧化硅薄膜(13)的厚度是2～7μm，完成量子阱侧壁区域的钝化和表面平坦化，并按照标准的GaAs化学机械抛光工艺，使该键合面光滑、清洁、平整可键合，即光洁度达到亚纳米级的程度；
第四步低温直接异质-电极键合
在超净室，在超真空状态、室温下，将硅晶片(1)的电极区域与GaAs晶片(10)对应的电极区域对位，硅晶片(1)与GaAs晶片(10)相距0.5～1mm，通入25～55℃氮气和去离子水0.2～1小时，用红外灯升温至65～100℃，预键合0.2～1小时，接着把键合晶片对，硅晶片(1)与GaAs晶片(10)贴紧，在3～10秒内将键合晶片对从室温升温至380～420℃，保持25～40秒，硅晶片(1)与GaAs晶片(10)保持贴紧1～5分钟，自然降温，硅晶片(1)与GaAs晶片(10)继续贴紧2～20小时；
第五步GaAs晶片(10)的衬底的减薄
用常规GaAs减薄工艺，对第四步得到的键合晶片对进行GaAs晶片(10)的衬底的化学机械减薄处理，直至该衬底的厚度减薄至20～30μm，然后在GaAs/AlGaAs刻蚀比例1000的选择刻蚀条件下，用ICP高密度反应离子刻蚀该衬底的剩余部分，至终止层(9)，即AlGaAs层；
第六步去终止层(9)
用腐蚀液蚀去第五步处理后暴露在键合晶片对表面的终止层(9)，即AlGaAs层，暴露出下电极层(8)，用去离子水清洗，至洗涤水的pH值呈中性，氮气吹干，得到GaAs晶片(10)减薄后的键合晶片对；
第七步制作电极、引线
按照标准IC工艺，生长氮化硅或氧化硅薄膜钝化层(15)，开电极孔，蒸发AuGeNi/Au，形成欧姆接触(14)，完成引线制作，得到产品，量子阱红外探测器焦平面。
2、根据权利要求1所述的量子阱红外探测器焦平面的制备方法，其特征在于，两片异质晶片的直径是1～8英寸。
3、根据权利要求1或2所述的量子阱红外探测器焦平面的制备方法，其特征在于，第二步中，所采用的磨料是溶剂与氧化硅的重量比为4∶1的SOG磨料，磨料的颗粒的尺寸为0.03～0.14μm。
4、根据权利要求1或2所述的量子阱红外探测器焦平面的制备方法，其特征在于，第五步中，所采用的磨料是溶剂与氧化硅的重量比为4∶1的SOG磨料，磨料的颗粒的尺寸为0.5～1.5μm。
5、根据权利要求1或2所述的量子阱红外探测器焦平面的制备方法，其特征在于，第一步中，所述两薄膜的Au的厚度为500nm，第二步中，第一氮化硅或氧化硅薄膜(4)的厚度为1000nm，用去离子水超声清洗15～25分钟，所采用的磨料是溶剂与氧化硅的重量比为4∶1的SOG磨料，磨料的颗粒的尺寸为0.03～0.14μm，第三步中，第二氮化硅或氧化硅薄膜(13)的厚度是5μm，第四步中，硅晶片(1)与GaAs晶片(10)相距0.6mm，通入40℃氮气和去离子水0.5小时，用红外灯升温至80℃，预键合0.5小时，接着把键合晶片对，硅晶片(1)与GaAs晶片(10)贴紧，在5秒内将键合晶片对从室温升温至400℃，保持30秒，硅晶片(1)与GaAs晶片(10)保持贴紧3分钟，自然降温，硅晶片(1)与GaAs晶片(10)继续贴紧5小时，第五步中，所采用的磨料是溶剂与氧化硅的重量比为4∶1的SOG磨料，磨料的颗粒的尺寸为0.5～1.5μm，将GaAs晶片(10)的衬底减薄至25μm，第六步中，腐蚀液是10％HF溶液，用去离子水漂洗15分钟。
CNB2005100271447A 2005-06-24 2005-06-24 一种量子阱红外探测器焦平面的制备方法 Expired - Fee Related CN100442545C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100271447A CN100442545C (zh) 2005-06-24 2005-06-24 一种量子阱红外探测器焦平面的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100271447A CN100442545C (zh) 2005-06-24 2005-06-24 一种量子阱红外探测器焦平面的制备方法

Publications (2)

Publication Number Publication Date
CN1787234A CN1787234A (zh) 2006-06-14
CN100442545C true CN100442545C (zh) 2008-12-10

Family

ID=36784606

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100271447A Expired - Fee Related CN100442545C (zh) 2005-06-24 2005-06-24 一种量子阱红外探测器焦平面的制备方法

Country Status (1)

Country Link
CN (1) CN100442545C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100424896C (zh) * 2006-11-24 2008-10-08 中国科学院上海技术物理研究所 自增益长波量子阱红外探测器
CN100524841C (zh) * 2007-05-14 2009-08-05 中国科学院上海技术物理研究所 GaAs/AlGaAs/InGaAs双色焦平面探测器
CN101350371B (zh) * 2007-07-18 2010-07-21 中国科学院半导体研究所 双色红外量子阱探测器顶部的光子晶体光栅
CN102110645B (zh) * 2009-12-23 2013-12-04 中芯国际集成电路制造(上海)有限公司 化学机械研磨后的清洗方法
US9818901B2 (en) 2011-05-13 2017-11-14 International Business Machines Corporation Wafer bonded solar cells and fabrication methods
CN103401052B (zh) * 2013-07-31 2015-10-07 天津大学 一种TiO2/TiO2Au/Au结构Au电极的制备方法
CN103401053B (zh) * 2013-07-31 2015-07-08 天津大学 一种具有较厚Au电极的制备方法
CN107342343B (zh) * 2017-06-30 2019-10-08 昆明物理研究所 一种红外偏振焦平面器件结构及其制备方法
CN107665930B (zh) * 2017-08-30 2023-05-05 中国科学院上海技术物理研究所 一种实现波长拓展功能的量子阱红外探测器及设计方法
CN107644814B (zh) * 2017-09-15 2019-06-25 山西国惠光电科技有限公司 一种读出电路的平坦化方法
CN110146177B (zh) * 2019-05-23 2020-09-15 北京北方高业科技有限公司 一种温度检测装置的制备方法
CN110707186A (zh) 2019-10-21 2020-01-17 深圳市华星光电半导体显示技术有限公司 Led显示面板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2363385Y (zh) * 1998-12-10 2000-02-09 中国科学院光电技术研究所 高探测率的红外焦平面探测器
CN2457579Y (zh) * 2000-09-06 2001-10-31 中国科学院光电技术研究所 红外面阵焦平面探测器
US6531700B1 (en) * 1998-09-08 2003-03-11 Lockheed Martin Corporation Integral charge well for QWIP FPA'S
US6642537B1 (en) * 1996-08-27 2003-11-04 California Institute Of Technology Dual band QWIP focal plane array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642537B1 (en) * 1996-08-27 2003-11-04 California Institute Of Technology Dual band QWIP focal plane array
US6531700B1 (en) * 1998-09-08 2003-03-11 Lockheed Martin Corporation Integral charge well for QWIP FPA'S
CN2363385Y (zh) * 1998-12-10 2000-02-09 中国科学院光电技术研究所 高探测率的红外焦平面探测器
CN2457579Y (zh) * 2000-09-06 2001-10-31 中国科学院光电技术研究所 红外面阵焦平面探测器

Also Published As

Publication number Publication date
CN1787234A (zh) 2006-06-14

Similar Documents

Publication Publication Date Title
CN100442545C (zh) 一种量子阱红外探测器焦平面的制备方法
US8129811B2 (en) Techniques for three-dimensional circuit integration
US5185292A (en) Process for forming extremely thin edge-connectable integrated circuit structure
US20050272222A1 (en) Method for the manufacture of electronic devices on substrates and devices related thereto
US20090294814A1 (en) Three-Dimensional Integrated Circuits and Techniques for Fabrication Thereof
US5236871A (en) Method for producing a hybridization of detector array and integrated circuit for readout
JPH09106968A (ja) 集積回路チップのエッジを正確に画定する方法
CN100345248C (zh) 异质键合晶片的制备方法和应用
CN107017197A (zh) 半导体结构和其制造方法
JP2005286004A (ja) 半導体光検出素子及びその製造方法
CN114664974B (zh) 红外焦平面器件芯片及制备方法、读出电路及其制备方法
US5904495A (en) Interconnection technique for hybrid integrated devices
CN107871712A (zh) 一种硅晶体管与氮化镓晶体管异构集成的方法
US3986251A (en) Germanium doped light emitting diode bonding process
JP2878031B2 (ja) 薄形ソーラセルおよび製造法
US5473192A (en) Unitary silicon die module
CN217158212U (zh) 一种基于锗p-i-n光电二极管的图像传感器
CN217158193U (zh) 一种图像传感器
CN217158211U (zh) 一种基于锗p-i-n光电二极管的图像传感器
CN114597226B (zh) 一种基于锗p-i-n光电二极管的图像传感器的制造方法
CN217158210U (zh) 一种基于锗p-i-n光电二极管制造的图像传感器
US11728616B2 (en) III-V laser platforms on silicon with through silicon vias by wafer scale bonding
US20230215963A1 (en) Solar cell device and method for producing the same
US10910508B1 (en) Method of fabricating photosensitive devices with reduced process-temperature budget
CN218996718U (zh) 异质基板接合的光学组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20100624