CN1359158A - 一种类似绝缘层上硅结构的材料及制备方法 - Google Patents
一种类似绝缘层上硅结构的材料及制备方法 Download PDFInfo
- Publication number
- CN1359158A CN1359158A CN 01139288 CN01139288A CN1359158A CN 1359158 A CN1359158 A CN 1359158A CN 01139288 CN01139288 CN 01139288 CN 01139288 A CN01139288 A CN 01139288A CN 1359158 A CN1359158 A CN 1359158A
- Authority
- CN
- China
- Prior art keywords
- sige
- layer
- silicon
- component
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种类似绝缘层上硅结构的材料及制备方法。其特征在于它具有Si/SiGe/SiO2/Si或SiGe/SiO2/Si的SiGe－OI结构,前者Ge组分恒定,一般小于30%;后者由递变Ge组分的SiGe缓冲层和Ge组分固定的SiGe层组成一种以外延和离子注入和键合技术,并利用特定的热处理工艺实现应变异质结结构的应变反转,从而得到高性能异质结MOSFET、MODFET等器件所需要的双轴张应变Si层。先在处理后的单晶Si衬底上外延一层SiGe薄层,注入H+离子或He+离子,注入能量为10keV～1MeV,剂量为1016～1017/cm2,形成气泡空腔层,利用键合工艺将另一片衬底材料于氧化硅片键合,在300～600℃下热处理,是键合片从气泡层处裂开,最后在800～1000℃、N2或Ar气氛中退火,加强键合,具有工艺简单、重复性和均匀性好的特点,且与常规硅集成电路工艺兼容。
Description
技术领域
本发明涉及一种类似绝缘层上硅结构的材料(SiGe-On-Insulator，SiGe-OI结构材料)及制备方法，更明确地说，本发明是一种利用外延、离子注入和键合技术来得到新型类似SOI结构材料的方法，并利用特定的热处理工艺实现应变异质结结构的应变反转，从而得到高性能异质结MOSFET(金属-氧化物-半导体场效应管)、MODFET(调制掺杂场效应管)等器件所需要的双轴张应变Si层结构。系采用薄膜外延工艺在单晶硅衬底上生长一层高质量的单晶异质薄膜，如SiGe层，再利用离子注入在SiGe层中形成气泡空腔层，然后键合到另一片材料上，一般为含有氧化层的硅衬底，结合热处理使键合片从气泡空腔层处裂开，从而形成类似于SOI(Silicon On Insulator)结构的材料，如Si/SiGe/SiO2/Si或SiGe/SiO2/Si结构。属于SOI材料及制备领域。
背景技术
新型SOI结构材料在微电子领域有着广阔的应用前景，当上层单晶层的晶格常数比单晶硅的晶格常数稍大的时候，再在此材料上外延的单晶Si层或者是剥离时随同异质结单晶层一同转移过来的Si层，具有双轴张应变。许多文献【如K.Ismail，S.F.Nelson，J.O.Chu，and B.S.Meyerson，Appl.Phys.Lett.63，660(1990)等】报道张应变的Si层中电子和空穴的迁移率有显著提高，因而这种应变Si结构的器件如MOSFET、MODFET在高速器件领域有着广阔的应用前景。一般采用的大晶格常数异质晶体材料是SiGe，因为Ge与Si的晶格常数相差约4.2％，通过控制SiGe层中的Ge组分可以调节晶格失配的程度，因而自由度较大。而且，SiGe材料在工艺上与传统的Si集成工艺相兼容。
为了将应变Si结构与现代的大规模集成电路相集成，无应变或低应变SiGe缓冲层衬底材料的制备尤其重要。SiGe-OI结构就是一种很好的选择，它不仅可以形成张应变Si层的缓冲材料，而且利用其制造的器件具有SOI器件的优点，实现了器件有源区与衬底的隔离，减小了器件的寄生效应，因而在百纳米级高速、低功耗、抗辐照微电子器件领域应用前景广阔。光电子方面，SiGe材料能带的可调性和SiGe/SiO2界面的高发射率为此材料在光电子器件上的应用提供了基础。本方法工艺简单，并且利用发展较为成熟的外延和离子注入工艺。由于采用H、He离子注入，注入的损伤小，SiGe层可以保持高质量的晶体结构。且重复性和均匀性好，与常规的硅集成电路工艺兼容。
发明内容
本发明的目的在于提供一种类似绝缘层上硅结构的材料及制备方法。它是利用外延、离子注入和键合技术获得类似SOI结构的材料和方法。
具体地说，本发明利用外延、离子注入技术和键合技术相结合，形成类SOI结构的方法是：单晶硅抛光片，经严格的常规集成电路工艺清洗，去除表明自然氧化层后，利用分子束外延(MBE)或超高真空化学气相淀积(UHVCVD)等高质量薄膜生长系统在硅片上生长SiGe薄层。也可以先外延生长一层薄Si层，如5nm，然后再生长SiGe层。生长SiGe时，可以直接生长一厚度在临界厚度以下的SiGe层，Ge组分从外延一开始就一直保持恒定，为最终所需要的值，一般小于30％，厚度几十纳米到几百纳米；也可以先生长Ge组分递变的SiGe缓冲层，然后再生长Ge组分固定的SiGe层，理论上Ge组分可以是0～100％之间的任意值，具体视器件应用的需要而定，并选择生长厚度，这种结构一般厚度从几百纳米到几个微米。但通常Ge的含量为10％～90％为宜，外延温度在400～700℃。生长时，可以进行一定的掺杂，也可以生长本征层。然后利用离子注入机向外延的SiGe片中注入H+、He+离子或者同时注入H+、He+两种离子，形成气泡空腔层，注入能量为10keV～1MeV(具体视注入的深度需要而定)，注入剂量为1016～1017/cm2量级。根据应用领域的不同，H+、He+离子注入深度可以在SiGe层中，也可以在SiGe/Si异质结的附近，或者是在衬底Si材料中。注入后利用键合工艺将另一片衬底材料片与SiGe片键合在一起。另一片衬底片可以是表层含有氧化层的Si单晶片，也可以是金刚石、蓝宝石等衬底材料；键合前可以根据需要对材料进行亲水处理；键合时可以是常压下，也可以是在真空中进行。接着在300～600℃下进行热处理，使键合片从气泡层处裂开。最后在氮气、氩气或其他具有退火保护性能的气氛下进行处理，温度为800～1000℃，退火时间为30分钟到数十小时不等，以加强键合强度，同时改变SiGe层的应变状态。若转移层含有Si层，则可以实现SiGe/Si异质结应变得反转。需要实现多层SiGe、多层SiO2结构的只需要重复上述步骤，直至达到需要的层数。
图1列出了本发明提供的制备方法的工艺流程示意图。
图示的流程只是两种典型的流程，实际上没有缓冲层的也可以通过调节注入深度来得到不同结构；采用缓冲层的也不一定采用递变Ge组分的SiGe缓冲层，还可以采用多孔硅、低温生长的Si等作为缓冲层，当需要最后形成的结构中含有硅层时，可以在缓冲层上先生长需要的硅层，然后再生长SiGe层，也可以等到SiGe-OI结构形成并抛光表面后，继续在SiGe-OI结构上生长需要的Si层。
本方法工艺简单，重复性和均匀性好，且利用发展较为成熟的外延、离子注入工艺，可与常规的硅集成电路工艺兼容，所以是一种很有发展前途的制备方法。
附图说明
图1是工艺流程示意图。
左侧是外延SiGe时直接外延固定Ge组分的SiGe层，厚度较薄，约为几十纳米到几百纳米。右侧是先外延递变Ge组分的SiGe缓冲层，然后再生长Ge组分固定的SiGe层，厚度可以较厚，为几百纳米到几个微米。图中1是硅衬底，2是Ge组分固定的SiGe层，3是外延Ge组分递变的SiGe缓冲层，4是注H+或He+或H+、He+共注入时产生的气泡空腔层，5是另一片衬底片，6是5衬底片表面的氧化层，7是经H+注入的衬底Si。
具体实施方式
下面通过实施例对本发明的可行性进行说明，但不限制本发明的内容：
实施例1
单晶硅上采用MBE外延生长一厚度5nm的单晶硅薄膜，然后外延厚度为100nm、Ge组分恒定为15％的SiGe层，生长温度为550℃，以10keV得能量向硅片中注入剂量为6×1017/cm2的H+离子，使注入的H分布在硅衬底中，注入时衬底温度保持常温。将注入片与另一片表层含有氧化层的硅衬底片键合在一起，然后在600℃下处理30分钟，使键合片从气泡处裂开。在800℃、N2氛围中处理2小时，以增加键合强度，并实现SiGe/Si异质结的应变反转。得到Si/SiGe/SiO2/Si结构材料。最后经过化学机械抛光(CMP)提高所形成的结构的表面平整度。可用于制作高速MOSFET、MODFET等微电子器件。
实施例2
采用UHVCVD首先在单晶硅衬底上生长Ge组分从0％到20％渐变的SiGe缓冲层，厚度为2微米，然后生长Ge组分固定为20％、厚度500纳米的SiGe层，整个SiGe层生长温度为600℃。以50keV的能量向SiGe中注入剂量为5×1016/cm2的He+离子，注入离子分布在顶层SiGe层内，注入时衬底保持常温。将注入片与另一片含有热氧化层的硅片键合在一起，然后在550℃下处理30分钟，使键合片从气泡层处裂开。在900℃，Ar+5％O2的气氛中退火5小时。经必要的表面处理后，得到SiGe/SiO2/Si结构材料。可用做光波导、光探测器等器件的制备材料，也可以在此结构上生长Si，形成Si/SiGe/SiO2/Si结构材料。
实施例3
单晶硅上采用MBE外延厚度为120nm、Ge组分恒定为15％的SiGe层，生长温度为500℃，以12keV的能量向硅衬底中注入剂量为6×1017/cm2的H+离子，使注入的H分布在硅衬底中，注入时衬底温度保持常温。将注入片与另一片金刚石衬底片键合在一起，然后在600℃下处理30分钟，使键合片从气泡层出裂开。在800℃、N2氛围中处理2小时，以增加键合强度。形成Si/SiGe/金刚石结构的材料。最后经过化学机械抛光(CMP)提高所形成的结构的表面平整度。可用于制作高速MOSFET、MODFET等微电子器件。
实施例4
重复实施例2的步骤5次，可以得到5层SiGe、5层SiO2相间的结构。为提高键合质量，在每次键合之前可以先进行抛光操作。
实施例5
在单晶硅衬底上通过阳极氧化的方法制备多孔硅层作为缓冲层，厚度为1微米，然后生长Ge组分固定为20％的SiGe层，厚度400nm，其余工艺同实施例2形成类似绝缘层上硅结构的材料。
实施例6
按例2生长Ge组分从0-30％渐变的SiGe缓冲层后，先生长Si层，厚度为50nm，然后再生长Ge组分固定为30％的SiGe层，其余工艺同实施例2，形成类似绝缘层上硅结构的材料。
Claims (10)
1.一种类似绝缘层上硅结构的材料，其特征在于它具有SiGe/SiO2/Si或Si/SiGe/SiO2/Si的SiGe-OI结构。
2.按权利要求1所述的类似绝缘层上硅结构的材料，其特征在于所述的Si/SiGe/SiO2/Si结构中，SiGe层的Ge组分固定，一般小于30％；厚度几十纳米到几百纳米。
3.按权利要求1所述的类似绝缘层上硅结构的材料，其特征在于所述的SiGe/SiO2/Si结构中，SiGe层由渐变Ge组分的SiGe缓冲层和Ge组分固定的SiGe层，总厚度几百纳米到几微米，Ge组分变化范围0-100％。
4.按权利要求3所述的类似绝缘层上硅结构的材料，其特征在于所述的缓冲层还可以是多孔硅层、低温生长的Si、SiGe层。
5.按权利要求3所述的类似绝缘层上硅结构的材料，其特征在于或在SiGe缓冲层上先生长硅层，然后再生长SiGe层形成SiGe-OI结构；或先形成SiGe-OI结构，再在此结构上生长Si层。
6.按权利要求1所述的类似绝缘层上硅结构的材料的制备方法，其特征在于利用外延、离子注入技术和键合技术相结合，形成类SOI结构，具体方法是：
(1)在处理后的单晶硅衬底上外延一层SiGe薄层，或先外延一层单晶Si薄层，然后再外延SiGe单晶层；
(2)利用离子注入机向外延了SiGe层的Si片中注入H或He离子，注入能量为10keV～1MeV，注入剂量为1016～1017/cm2，形成气泡空腔层；
(3)注入后利用键合工艺将另一片衬底材料片与SiGe片键合在一起，接着在300～600℃温度下进行热处理，使键合片从气泡层处裂开；
(4)最后在N2、Ar等具有保护性能的气氛中进行处理，温度是800～1000℃，退火时间为0.5小时到数小时，以加强键合强度。
7.按权利要求4所述的类SOI结构材料的制备方法，其特征在于所述单晶硅上外延生长SiGe薄膜采用分子束外延或超高真空化学气相淀积等薄膜生长技术，生长温度500～700℃，厚度视Ge组分和应用需要而定。
8.按权利要求4所述的类SOI结构材料的制备方法，其特征在于所述的离子注入的注入深度在SiGe层内，或在SiGe/Si异质结的附近，或者是穿过SiGe层注入到衬底硅中。
9.按权利要求4所述的类SOI结构材料的制备方法，其特征在于所述的，另一衬底材料或为硅衬底，或为金刚石，或为蓝宝石衬底材料；或在常压下键合，或在真空中键合。
10.按权利要求4所述的类SOI结构材料的制备方法，其特征在于多层SiGe、多层SiO2结构，只需重复权利要求4～8的过程，直至达到所需的层数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011392886A CN1172376C (zh) | 2001-12-29 | 2001-12-29 | 一种类似绝缘层上硅结构的材料及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011392886A CN1172376C (zh) | 2001-12-29 | 2001-12-29 | 一种类似绝缘层上硅结构的材料及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1359158A true CN1359158A (zh) | 2002-07-17 |
| CN1172376C CN1172376C (zh) | 2004-10-20 |
Family
ID=4675210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011392886A Expired - Lifetime CN1172376C (zh) | 2001-12-29 | 2001-12-29 | 一种类似绝缘层上硅结构的材料及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1172376C (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317739C (zh) * | 2004-11-23 | 2007-05-23 | 中国电子科技集团公司第二十四研究所 | 在具有图形的绝缘硅基衬底上制作硅薄膜的方法 |
| CN100345251C (zh) * | 2005-10-11 | 2007-10-24 | 中国电子科技集团公司第二十四研究所 | 在具有深槽图形的硅基衬底上制作硅薄膜的方法 |
| CN100345248C (zh) * | 2005-05-11 | 2007-10-24 | 华东师范大学 | 异质键合晶片的制备方法和应用 |
| CN100397575C (zh) * | 2003-10-30 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 具有应变的多层结构及具有应变层的场效应晶体管的制法 |
| CN100397574C (zh) * | 2003-10-30 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 具有应变的多层结构及具有应变层的场效应晶体管的制法 |
| CN100459042C (zh) * | 2003-12-16 | 2009-02-04 | Nxp股份有限公司 | 在MOSFET结构中形成应变Si-沟道的方法 |
| CN100461446C (zh) * | 2004-07-01 | 2009-02-11 | 国际商业机器公司 | 在拉伸应变绝缘体上SiGe上的应变SiMOSFET |
| CN101916741A (zh) * | 2010-07-09 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上应变硅制备方法 |
| CN101258591B (zh) * | 2005-09-08 | 2011-04-20 | Soi科技公司 | 制造绝缘体上半导体型异质结构的方法 |
| CN101409221B (zh) * | 2007-10-10 | 2012-10-10 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| CN107195534A (zh) * | 2017-05-24 | 2017-09-22 | 中国科学院上海微系统与信息技术研究所 | Ge复合衬底、衬底外延结构及其制备方法 |
| CN108878263A (zh) * | 2018-06-25 | 2018-11-23 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
| CN113272695A (zh) * | 2019-01-29 | 2021-08-17 | 国际商业机器公司 | 用于量子位-光学-cmos集成的波导结构 |
-
2001
- 2001-12-29 CN CNB011392886A patent/CN1172376C/zh not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100397575C (zh) * | 2003-10-30 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 具有应变的多层结构及具有应变层的场效应晶体管的制法 |
| CN100397574C (zh) * | 2003-10-30 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 具有应变的多层结构及具有应变层的场效应晶体管的制法 |
| CN100459042C (zh) * | 2003-12-16 | 2009-02-04 | Nxp股份有限公司 | 在MOSFET结构中形成应变Si-沟道的方法 |
| CN100461446C (zh) * | 2004-07-01 | 2009-02-11 | 国际商业机器公司 | 在拉伸应变绝缘体上SiGe上的应变SiMOSFET |
| US7507989B2 (en) | 2004-07-01 | 2009-03-24 | International Business Machines Corporation | Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI) |
| US8017499B2 (en) | 2004-07-01 | 2011-09-13 | International Business Machines Corporation | Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI) |
| CN1317739C (zh) * | 2004-11-23 | 2007-05-23 | 中国电子科技集团公司第二十四研究所 | 在具有图形的绝缘硅基衬底上制作硅薄膜的方法 |
| CN100345248C (zh) * | 2005-05-11 | 2007-10-24 | 华东师范大学 | 异质键合晶片的制备方法和应用 |
| CN101258591B (zh) * | 2005-09-08 | 2011-04-20 | Soi科技公司 | 制造绝缘体上半导体型异质结构的方法 |
| CN100345251C (zh) * | 2005-10-11 | 2007-10-24 | 中国电子科技集团公司第二十四研究所 | 在具有深槽图形的硅基衬底上制作硅薄膜的方法 |
| CN101409221B (zh) * | 2007-10-10 | 2012-10-10 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| CN101916741A (zh) * | 2010-07-09 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上应变硅制备方法 |
| CN107195534A (zh) * | 2017-05-24 | 2017-09-22 | 中国科学院上海微系统与信息技术研究所 | Ge复合衬底、衬底外延结构及其制备方法 |
| CN107195534B (zh) * | 2017-05-24 | 2021-04-13 | 中国科学院上海微系统与信息技术研究所 | Ge复合衬底、衬底外延结构及其制备方法 |
| CN108878263A (zh) * | 2018-06-25 | 2018-11-23 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
| CN108878263B (zh) * | 2018-06-25 | 2022-03-18 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
| CN113272695A (zh) * | 2019-01-29 | 2021-08-17 | 国际商业机器公司 | 用于量子位-光学-cmos集成的波导结构 |
| US11730067B2 (en) | 2019-01-29 | 2023-08-15 | International Business Machines Corporation | Qubit-optical-CMOS integration using structured substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1172376C (zh) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6602613B1 (en) | Heterointegration of materials using deposition and bonding | |
| US8049224B2 (en) | Process for transferring a layer of strained semiconductor material | |
| US6927147B2 (en) | Coplanar integration of lattice-mismatched semiconductor with silicon via wafer bonding virtual substrates | |
| US7018910B2 (en) | Transfer of a thin layer from a wafer comprising a buffer layer | |
| CN1172376C (zh) | 一种类似绝缘层上硅结构的材料及制备方法 | |
| CN101256934B (zh) | 半导体基板的制造方法 | |
| EP1309989B1 (en) | Process for producing semiconductor article using graded expitaxial growth | |
| JP4919316B2 (ja) | 層の移転を介してシリコン・オン・グラスを製造する方法 | |
| CN101207009B (zh) | Soi基板的制造方法 | |
| CN101714505B (zh) | 应用硬化剂对应变材料层的松弛 | |
| CN102113090A (zh) | 应变层的松弛与转移 | |
| US20070134901A1 (en) | Growth of GaAs expitaxial layers on Si substrate by using a novel GeSi buffer layer | |
| KR20060088052A (ko) | 빈 자리 클러스터를 가지는 기판에서 형성된 박층 이송방법 | |
| CN1385906A (zh) | 一种广义的绝缘体上半导体薄膜材料及制备方法 | |
| US6750130B1 (en) | Heterointegration of materials using deposition and bonding | |
| CN1564308A (zh) | 一种绝缘层上硅结构及制备方法 | |
| US7078353B2 (en) | Indirect bonding with disappearance of bonding layer | |
| CN101866835A (zh) | 一种高锗组分锗硅虚衬底的制备方法 | |
| CN1332478A (zh) | 一种多层结构绝缘层上镓化硅材料及制备方法 | |
| CN106531682A (zh) | GeOI结构以及制备方法 | |
| CN102347267A (zh) | 一种利用超晶格结构材料制备的高质量sgoi及其制备方法 | |
| CN1265433C (zh) | 一种厚膜图形化绝缘体上的硅材料的制备方法 | |
| CN1153283C (zh) | 以氧化铝为埋层的绝缘层上硅结构的衬底材料的制备方法 | |
| CN100447950C (zh) | 低位错密度锗硅虚衬底的制备方法 | |
| CN106373871B (zh) | 半导体结构以及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: PROUD OF THE NEW SHANGHAI TECHNOLOGY CO. Free format text: FORMER OWNER: SHANGHAI INST. OF MICROSYSTEM AND INFORMATION TECHNOLOGY, CHINESE ACADEMY OF SCI Effective date: 20080404 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20080404 Address after: No. 200, Pratt & Whitney Road, Shanghai, Jiading District Patentee after: Shanghai Xin'ao Science and Technology Co., Ltd. Address before: No. 865, Changning Road, Shanghai, Changning District Patentee before: Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences |
|
| C56 | Change in the name or address of the patentee |
Owner name: SHANGHAI SIMGUI SCIENCE AND TECHNOLOGY CO., LTD. Free format text: FORMER NAME: PROUD OF THE NEW SHANGHAI TECHNOLOGY CO. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: 201821 Shanghai, Jiading District Pratt & Whitney Road, No. 200 Patentee after: Shanghai Simgui Technology Co., Ltd. Address before: 201821 Shanghai, Jiading District Pratt & Whitney Road, No. 200 Patentee before: Shanghai Xin'ao Science and Technology Co., Ltd. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20041020 |
|
| CX01 | Expiry of patent term |