CN108878263A

CN108878263A - 半导体结构与其制作方法

Info

Publication number: CN108878263A
Application number: CN201810664093.6A
Authority: CN
Inventors: 亨利·H·阿达姆松; 王桂磊
Original assignee: Institute of Microelectronics of CAS
Current assignee: Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date: 2018-06-25
Filing date: 2018-06-25
Publication date: 2018-11-23
Anticipated expiration: 2038-06-25
Also published as: CN108878263B

Abstract

本申请提供了一种半导体结构与其制作方法。该制作方法包括：步骤S1，形成第一待键合结构和第二待键合结构，第一待键合结构包括牺牲层和预定键合的结构层，结构层和牺牲层形成异质结；步骤S2，向第一待键合结构和/或第二待键合结构施加作用力F并保持预定时间，使得第一待键合结构和第二待键合结构贴合，且结构层与第二待键合结构接触，对第一待键合结构和第二待键合结构进行加热，形成预半导体结构；步骤S3，去除牺牲层，形成半导体结构。该制作方法将应变施加引入到结构层中，形成质量较好的应变的结构层，进而形成性能较好的半导体结构。

Description

半导体结构与其制作方法

技术领域

本申请涉及半导体领域，具体而言，涉及一种半导体结构与其制作方法。

背景技术

波长在1.5～2.4μm之间的光在短波红外区域中且广泛应用在民用和军事领域中。

锗是化学元素周期表中的第IV族元素，其带隙结构中的导带具有两个极小值，一个为0.86eV，称为直接带隙或者光子带隙，另一个为0.66eV，称为间接带隙或者电子带隙。光子带隙与波长为1.5μm的光相关，这使得锗可以应用在电话通信领域中，但是，在短波红外区域中，由应力工程方法引入的更长波长的光更具有应用前景。

硅和锗具有4.2％的晶格失配度，这使得锗在硅上生长时更容易产生缺陷，并且，在生长时应该要格外注意以避免形成高密度的穿透位错缺陷。一般地，在生长的过程中，首先在300～450℃之间进行低温生长，然后，在在600～800℃之间进行高温生长。这样的生长方式，低温生长时产生的缺陷较多，但这些缺陷不会扩散到高温生长的锗层中。

将锡和硅或者和锗合金的目的是形成间接带隙到直接带隙的转化，对于锗来说，这可能发生在锡的含量在6～8％之间，对于硅来说，锡的含量应该较多。因此，锗锡合金材料是光子领域中最引人注目的材料。锗锡层的其他优点是使得应用在pMOSFET中具有很高的迁移率，这是因为相比硅和锗来说，锗硅材料具有很高的空穴迁移率。但是，本领域技术人员公知的是，锡与锗具有15％的晶格失配，锡和硅具有17％的晶格失配，这使得SiSn和GeSn合金材料很难生长，必须有新的方法在硅层或者锗层生长这些合金材料。

目前现有技术中的键合方法，制作得到的结构中仍然具有大量的缺陷。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种半导体结构与其制作方法，以解决现有技术中的键合方法制作得到的结构的缺陷较多的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体结构的制作方法，该制作方法包括：步骤S1，形成第一待键合结构和第二待键合结构，上述第一待键合结构包括牺牲层和预定键合的结构层，上述结构层和上述牺牲层形成异质结；步骤S2，向上述第一待键合结构和/或上述第二待键合结构施加作用力F并保持预定时间，使得上述第一待键合结构和上述第二待键合结构贴合，且上述结构层与上述第二待键合结构接触，对上述第一待键合结构和第二待键合结构进行加热，形成预半导体结构；步骤S3，去除上述牺牲层，形成半导体结构。

进一步地，对上述第一待键合结构和上述第二待键合结构进行加热与施加上述作用力同时进行，优选上述预定时间与上述加热的时间相同。

进一步地，上述步骤S1中，形成上述第一待键合结构的过程包括：提供上述牺牲层；在上述牺牲层的表面上设置上述结构层，优选上述牺牲层包括第一硅层。

进一步地，上述步骤S1中，形成上述第二待键合结构的过程包括：提供第二硅层；在上述第二硅层的表面上设置氧化硅层，且在上述预半导体结构中，上述氧化硅层与上述结构层接触。

进一步地，上述F的方向与上述第一待键合结构的厚度方向相同，且F≥10KN。

进一步地，对上述第一待键合结构和第二待键合结构进行加热的温度在200～1000℃之间，加热的时间在30～240min之间。

进一步地，上述牺牲层的形成过程包括：在上述第一硅层的一个表面上生长缓冲层，上述结构层设置在上述缓冲层的远离上述第一硅层的表面上，上述缓冲层的材料的晶格常数的最大值为a₁，上述第一硅层的材料晶格常数为a₂，上述结构层的晶格常数为a₃，且a₂≤a₁≤a₃。

进一步地，上述缓冲层包括锗层，上述结构层为锗层或锗的化合物层。

进一步地，上述结构层为锗层，对上述第一待键合结构和第二待键合结构进行加热的温度在700～900℃之间，加热的时间在120～200min之间。

进一步地，上述结构层为锗的化合物层，对上述第一待键合结构和第二待键合结构进行加热的温度在200～550℃之间，加热的时间在120～200min之间。

根据本申请的另一方面，提供了一种半导体结构，该半导体结构由任一种上述的制作方法制作而成。

应用本申请的技术方案，上述的制作方法中，第一待键合结构中的牺牲层和结构层之间为异质结构，在后续施加作用力以及加热的键合过程中，结构层的材料会产生拉伸应变，进而使得结构层的材料的晶格常数发生变化，将应变施加引入到结构层中，形成质量较好的应变的结构层，进而形成性能较好的半导体结构。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1与图2示出了根据本申请的第一实施例的半导体结构的形成过程的结构示意图；以及

图3与图4示出了根据本申请的第二实施例的半导体结构的形成过程的结构示意图。

其中，上述附图包括以下附图标记：

10、第一待键合结构；11、牺牲层；12、结构层；111、第一硅层；112、缓冲层；20、第二待键合结构；21、第二硅层；22、氧化硅层。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术所介绍的，现有技术中介质隔离衬底技术方法制作得到的结构的缺陷较多的问题，为了解决如上的技术问题，本申请提出了一种半导体结构与其制作方法。

本申请的一种典型的实施方式中，提供了一种半导体结构的制作方法，该制作方法包括：步骤S1，形成如图1或图3所示的第二待键合结构20和第一待键合结构10，上述第一待键合结构10包括牺牲层11和预定键合的结构层12，上述结构层12和上述牺牲层11形成异质结；步骤S2，向上述第一待键合结构10和/或上述第二待键合结构20施加作用力F并保持预定时间，使得上述第一待键合结构10和上述第二待键合结构20贴合，且上述结构层与上述第二待键合结构接触，对上述第一待键合结构10和第二待键合结构20进行加热，形成预半导体结构；步骤S3，去除上述牺牲层11，形成图2或图4所示的半导体结构。

上述的制作方法中，第一待键合结构中的牺牲层和结构层之间为异质结构，在后续施加作用力以及加热的键合过程中，结构层的材料会产生拉伸应变，进而使得结构层的材料的晶格常数发生变化，将应变施加引入到结构层中，形成质量较好的应变的结构层，进而形成性能较好的半导体结构。

上述步骤S2中的加热和施加作用力的步骤的顺序可以根据实际情况调节，可以依次进行，也可以同时进行。例如，第一种情况：先将第一待键合结构10和第二待键合结构20对准；然后对第一待键合结构10和第二待键合结构施加作用力F并保持预定时间，具体地，可以如图1和图3所示，同时向两个待键合结构实际作用力，也可以只向其中的一个待键合结构施加作用力，只要能够使得两个待键合结构贴合即可；最后，在施加作用力后，对贴合后的两个待键合结构进行加热，形成预半导体结构。第二种情况：先将第一待键合结构10和第二待键合结构20对准；然后对第一待键合结构10和第二待键合结构施加作用力F并同时对两个待键合结构进行加热，加热的时间和预定时间相同，最终形成预半导体结构。

当然，无论是有先后顺序，还是同时进行，在施加压力和加热之前，都需要将上述第一待键合结构和第二待键合结构对准，进而确保将两个待键合结构中的预定贴合的部分贴合。

当然，本申请的上述步骤S2中的具体过程并不限于上述列举的几种情况，还可以是其他的可以实现的情况，本领域技术人员可以根据实际情况选择合适的具体的过程。

需要说明的是，上述的作用力F可以是垂直第一待键合结构和/或第二待键合结构的表面，也可以不垂直第一待键合结构和/或第二待键合结构的表面，只要能够将第一待键合结构和第二待键合结构压合在一起即可。

为了提高制作预半导体结构的效率，且同时进一步保证形成的结构层中的缺陷数量较少，本申请的一种实施例中，对上述第一待键合结构和上述第二待键合结构进行加热与施加上述作用力同时进行，优选上述预定时间与上述加热的时间相同。

本申请的另一种实施例中，上述步骤S1中，形成上述第一待键合结构10的过程包括：提供上述牺牲层11；在上述牺牲层11的表面上设置上述结构层12，形成如图1或图3所示的结构。

为了简化制作过程，降低制作成本，并且使得该制作方法更好地与现有的工艺兼容，本申请的一种实施例中，上述牺牲层11包括第一硅层111，即牺牲层11包括一个硅层。

当然，本申请中的牺牲层并不限于包括上述的第一硅层，还可以包括其他的材料层，本领域技术人员可以根据实际情况选择合适的材料层，只要其能够与结构层形成异质结即可。

本申请的在一种实施例中，上述步骤S1中，形成上述第二待键合结构20的过程包括：提供第二硅层21；在上述第二硅层21的表面上设置氧化硅层22，形成图1或图3所示的结构，且在上述预半导体结构中，上述氧化硅层22与上述结构层12接触。

需要说明的是，本申请中的第二待键合结构并不限于包括上述的第二硅层和氧化层，其还可以是包括其他的材料层的结构，本领域技术人员可以根据实际情况选择合适的材料层形成本申请的第二待键合结构。例如氧化层可以为其他介电材料形成的材料层代替。

为了对结构层中的材料增强张应变，进一步减小最终形成的半导体结构中的结构层中的缺陷的数量，且同时尽可能减小作用力的大小，避免能量的浪费，本申请的一种实施例中，上述F的方向与上述第一待键合结构的厚度方向相同，这样该作用力的方向与上述第二待键合结构的厚度方向也相同，F≥10KN。

当然，本申请的作用力的方向可以是任何能够使得第一键合结构和第二键合结构贴合的方向，当然，这个作用力的方向应该有垂直于第一待键合结构和/或上述第二待键合结构的分量。本领域技术人员可以根据实际情况采用合适方向的作用力来进行上述步骤S2的贴合过程。

本申请的再一种实施例中，对上述第一待键合结构和第二待键合结构进行加热的温度在200～1000℃之间，加热的时间在30～240min之间。这样可以进一步使得第一待键合结构和第二待键合结构可以更好地结合，对结构层增强张应变，降低最终形成的半导体结构中的结构层中的缺陷数量。

为了进一步降低最终形成的结构层中的缺陷的数量，本申请的一种实施例中，如图3所示，在上述第一硅层111的一个表面上生长缓冲层112，上述结构层12设置在上述缓冲层112的远离上述第一硅层111的表面上，上述缓冲层112的材料的晶格常数的最大值为a₁，上述第一硅层111的材料晶格常数为a₂，上述结构层12的晶格常数为a₃，且a₂≤a₁≤a₃。通过设置这样的缓冲层112，防止在制作过程中穿透位错传播到结构层12中，进一步减少了最终的半导体结构的结构层12中的缺陷的数量，进一步保证了结构层12具有良好的质量，从而保证了半导体结构具有良好的性能。

一种具体的实施例中，上述缓冲层包括锗层，上述结构层为锗层或锗的化合物层。锗层可以更好地阻挡穿透位错传播到结构层中，从而进一步保证了最终形成的结构层具有较少的缺陷。

当然，本申请中的上述缓冲层并不限于包括锗层，还可以包括其他的半导体材料层，只要其的最大晶格常数在结构层和第一硅层之间，可以起到阻挡穿透位错传播到结构层中即可。

一种具体的实施例中，上述结构层为锗层，对上述第一待键合结构和第二待键合结构进行加热的温度在700～900℃之间，加热的时间在120～200min之间。这样可以进一步对结构层中的材料增强张应变，从而进一步减小最终半导体结构中的锗层中的缺陷数量。

本申请的另一种具体的实施例中，上述结构层为锗的化合物层，对上述第一待键合结构和第二待键合结构进行加热的温度在200～550℃之间，加热的时间在120～200min之间。这样可以进一步…，从而进一步减小最终半导体结构中的锗的化合物层中的缺陷数量。

上述的锗的化合物可以但并不限于GeSn、GeSnSi和GeSnSiC。本领域技术人员可以根据实际情况选择选择合适的锗的化合物形成对应的半导体结构。

当然，本申请中的上述结构层并不限于上述的两种具体材料层，还可以是其他的半导体材料层，本领域技术人员可以根据实际情况选择合适的半导体材料。

本申请中的第一待键合结构和第二待键合结构的形成过程可以采用现有技术中的任何可行的工艺实施，例如RPCVD、MOCVD或PVD等等。本领域技术人员可以根据实际情况选择合适的方法形成上述的第一待键合结构和第二待键合结构。

本申请中的另一种典型的实施方式中，提供了一种半导体结构，该半导体结构由上述的任一种的制作方法制作而成。

上述的半导体结构由于采用上述的制作方法形成，其中的结构层中的缺陷的数量较少，质量较好，半导体结构的性能较好。

为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案以及技术效果。

实施例1

半导体结构的制作过程包括：

形成包括牺牲层11和设置在牺牲层11的表面上的结构层12的第一待键合结构10，如图3所示且牺牲层11包括第一硅层111和设置在第一硅层111的表面上的缓冲层112，结构层12设置在缓冲层112的远离第一硅层111的表面上。具体地，结构层12为锗层，缓冲层112也为锗层；

形成包括依次叠置设置的第二硅层21和氧化硅层22的第二待键合结构20，如图3所示；

将上述第一待键合结构10和上述第二待键合结构20对准，且使得结构层12和氧化硅层22相对设置；

对第一待键合结构10和第二待键合结构施加作用力F并同时对两个待键合结构进行加热，加热的时间和预定时间相同，形成预半导体结构，其中F＝15KN，加热的温度为800℃，加热的时间为180min，预定时间也为180min，即施加作用力的过程和加热的过程同时开始，同时结束。

采用化学机械抛光法去除牺牲层11，得到如图4所示的结构，实际上形成了GOI结构。

实施例2

半导体结构的制作过程包括：

形成包括牺牲层11和设置在牺牲层11的表面上的结构层12的第一待键合结构10，如图3所示且牺牲层11包括第一硅层111和设置在第一硅层111的表面上的缓冲层112，结构层12设置在缓冲层112的远离第一硅层111的表面上。具体地，结构层12为锗锡层，缓冲层112为锗层；

对第一待键合结构10和第二待键合结构20施加作用力F并同时对两个待键合结构进行加热，加热的时间和预定时间相同，形成预半导体结构，其中F＝18KN，加热的温度为550℃，加热的时间为180min，预定时间也为180min，即施加作用力的过程和加热的过程同时开始，同时结束。

需要说明的是，由于锗锡的热稳定性较差，过高的温度会使得锗锡中的锡发生沉淀，所以该实施例中的加热温度不能进一步增大了。

采用化学机械抛光法去除牺牲层11，得到如图4所示的结构，实际上形成了GeSnOI。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的制作方法中，第一待键合结构中的牺牲层和结构层之间形成异质结，在后续施加作用力以及加热的过程中，结构层的材料会产生拉伸应变，进而使得结构层的材料的晶格常数发生变化，从而使得结构层的材料的晶格常数和第二待键合结构的材料的晶格常数更加匹配，使得结构层中的缺陷的数量较少，形成质量较好的结构层，进而形成性能较好的半导体结构

2)、本申请的半导体结构由于采用上述的制作方法形成，其中的结构层中的缺陷的数量较少，质量较好，半导体结构的性能较好。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种半导体结构的制作方法，其特征在于，所述制作方法包括：

步骤S1，形成第一待键合结构和第二待键合结构，所述第一待键合结构包括牺牲层和预定键合的结构层，所述结构层和所述牺牲层形成异质结；

步骤S2，向所述第一待键合结构和/或所述第二待键合结构施加作用力F并保持预定时间，使得所述第一待键合结构和所述第二待键合结构贴合，且所述结构层与所述第二待键合结构接触，对所述第一待键合结构和第二待键合结构进行加热，形成预半导体结构；以及

步骤S3，去除所述牺牲层，形成半导体结构。

2.根据权利要求1所述的制作方法，其特征在于，对所述第一待键合结构和所述第二待键合结构进行加热与施加所述作用力同时进行，优选所述预定时间与所述加热的时间相同。

3.根据权利要求1所述的制作方法，其特征在于，所述步骤S1中，形成所述第一待键合结构的过程包括：

提供所述牺牲层；以及

在所述牺牲层的表面上设置所述结构层，

优选所述牺牲层包括第一硅层。

4.根据权利要求1所述的制作方法，其特征在于，所述步骤S1中，形成所述第二待键合结构的过程包括：

提供第二硅层；以及

在所述第二硅层的表面上设置氧化硅层，且在所述预半导体结构中，所述氧化硅层与所述结构层接触。

5.根据权利要求1所述的制作方法，其特征在于，所述F的方向与所述第一待键合结构的厚度方向相同，且F≥10KN。

6.根据权利要求1所述的制作方法，其特征在于，对所述第一待键合结构和第二待键合结构进行加热的温度在200～1000℃之间，加热的时间在30～240min之间。

7.根据权利要求3所述的制作方法，其特征在于，所述牺牲层的形成过程包括：

在所述第一硅层的一个表面上生长缓冲层，

所述结构层设置在所述缓冲层的远离所述第一硅层的表面上，所述缓冲层的材料的晶格常数的最大值为a₁，所述第一硅层的材料晶格常数为a₂，所述结构层的晶格常数为a₃，且a₂≤a₁≤a₃。

8.根据权利要求7所述的制作方法，其特征在于，所述缓冲层包括锗层，所述结构层为锗层或锗的化合物层。

9.根据权利要求7所述的制作方法，其特征在于，所述结构层为锗层，对所述第一待键合结构和第二待键合结构进行加热的温度在700～900℃之间，加热的时间在120～200min之间。

10.根据权利要求7所述的制作方法，其特征在于，所述结构层为锗的化合物层，对所述第一待键合结构和第二待键合结构进行加热的温度在200～550℃之间，加热的时间在120～200min之间。

11.一种半导体结构，其特征在于，所述半导体结构由权利要求1至10中的任一项所述的制作方法制作而成。