DE102009001379B4 - Halbleiterverbund-Epitaxialwafer und dessen Herstellungsverfahren - Google Patents

Halbleiterverbund-Epitaxialwafer und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE102009001379B4
DE102009001379B4 DE102009001379.2A DE102009001379A DE102009001379B4 DE 102009001379 B4 DE102009001379 B4 DE 102009001379B4 DE 102009001379 A DE102009001379 A DE 102009001379A DE 102009001379 B4 DE102009001379 B4 DE 102009001379B4
Authority
DE
Germany
Prior art keywords
buffer layer
compound semiconductor
semiconductor
layer
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009001379.2A
Other languages
English (en)
Other versions
DE102009001379A1 (de
Inventor
Chien-Feng Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pacific Speed Ltd
Original Assignee
Pacific Speed Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pacific Speed Ltd filed Critical Pacific Speed Ltd
Priority to DE102009001379.2A priority Critical patent/DE102009001379B4/de
Publication of DE102009001379A1 publication Critical patent/DE102009001379A1/de
Application granted granted Critical
Publication of DE102009001379B4 publication Critical patent/DE102009001379B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Ein Herstellungsverfahren für Halbleiterverbund-Epitaxialwafer (50), das folgende Schritten aufweist: ein dünner Siliziumfilm wird als erste Siliziumpufferschicht (52) auf ein Metallsubstrat (51) aufgebracht; eine dünne Halbleiterverbundschicht wird auf die erste dünne Siliziumpufferschicht (52) aufgebracht, sie bildet dann eine erste Halbleiterverbundpufferschicht (53), wobei die erste Halbleiterverbundpufferschicht (53) eine Dicke von 10 μm bis 20 μm hat; eine dünne Halbleiterpufferschicht wird auf die erste Halbleiterverbundpufferschicht (53) aufgebracht, sie bildet dann eine zweite Halbleiterverbundpufferschicht (54), wobei die zweite Halbleiterverbundpufferschicht (54) eine Dicke von 5,0 nm bis 20 nm hat; eine dünne Halbleiterpufferschicht wird auf die zweite Halbleiterverbundpufferschicht (54) aufkristallisiert, sie bildet dann die erste Halbleiterverbund-Epitaxialschicht (55); eine erste Wärmebehandlung wird durchgeführt; eine dünne Halbleiterverbundschicht wird auf die erste Halbleiterverbund-Epitaxialschicht (55) kristallisiert, sie bildet dann eine zweite Halbleiterverbund-Epitaxialschicht (56); und eine zweite Wärmebehandlung wird durchgeführt, um die Herstellung des Halbleiterverbund-Epitaxialwafers (50) abzuschließen, wobei die dünnen Halbleiterverbundschichten aus einem der Halbleiterverbundmaterialien der Zweielementegruppe III/V Galliumarsenid (GaAs), Aluminumarsenid (AlAs), Galliumphosphid (GaP), Indiumarsenid (InAs) und Indiumphosphid (InP) bzw. aus einem Drei- oder Vierelementematerial besteht, das das Zweielementematerial enthält.

Description

  • Die vorliegende Erfindung betrifft einen Halbleiterverbund und dessen Herstellungsverfahren, in Form eines auf einem Metallsubstrat aufgebrachten Halbleiterverbund-Epitaxialwafer und dessen Herstellungsverfahren.
  • Aus der EP 1 619 714 A1 ist wie auch aus der U.S. 2006/0011129 A1 ein Verfahren zur Herstellung von Wafern mit Schichten bekannt geworden, bei denen nacheinander bzw. übereinander auf ein Substrat eine erste und zweite Pufferschicht und eine erste und zweite Epitaxialschicht aufgebracht werden, wobei jeweils nach dem Aufbringen der Epitaxialschichten eine Wärmebehandlung des Wafers durchgeführt wird. Dabei wird als erste Pufferschicht eine Silizium-Schicht verwendet. Entsprechende Herstellungsverfahren finden sich in der US 6 635 110 B1 und der DE 41 38 121 A1 .
  • Durch den raschen Fortschritt in der Optoelektronik- und Kommunikationsbranche sind Halbleiterverbundmaterialien der Gruppen III/V wie GaAs aufgrund ihrer Vorteile zu einem wichtigen Substrat für die Herstellung von Optoelektronik- und Kommunikationskomponenten geworden. Sie haben einen direkten Bandgap, eine große Übertragungsmobilität und sie bestehen aus einem Material mit unterschiedlichen Bandgaps, die durch eine chemische Reaktion unterschiedlicher Verbindungen der Gruppen III/V entstehen.
  • Bei den optoelektronischen Komponenten und den Kommunikationskomponenten der Halbleiterverbindungen der Gruppen III/V werden als Substrat für einen epitaxialen Anstieg unter den passenden Gitterbedingungen hauptsächlich Verbindungen der Gruppen III/V wie Galliumarsenid (GaAs), Galliumphosphid (GaP) oder Indiumphosphid (InP) verwendet. Gegenwärtig wird als Substrat für zusammengesetzte Halbleiter der Gruppen III/V vorwiegend ein GaAs oder Germanium-Substrat (Ge) mit einem Durchmesser von weniger als 10,16 cm oder ein einkristallines Siliziumsubstrat (Si) verwendet.
  • Es gibt technische Probleme durch unpassende Gitter und unterschiedliche Wärmeausdehnungskoeffizienten zwischen der Pufferschicht und dem Halbleiterverbund der Gruppen III/V, z. B. haben die Siliziumpufferschicht und ein GaAs-Material einen Unterschied von 4,1% der Gitterkonstante bei 25°C. Weiterhin beträgt der Unterschied bei den Wärmeausdehnungskoeffizienten zwischen der Siliziumpufferschicht und den GaAs-Materialien bei 25°C etwa 62%. Aufgrund dieser nicht passenden Gitter und der unterschiedlichen Wärmeausdehnungskoeffizienten entstehen bei Halbleiterverbund-Epitaxialwafern der Gruppen III/V normalerweise Threading-Versetzungen in der Halbleiterverbund-Epitaxialschicht, wodurch die Qualität der Kristalle beeinträchtigt wird.
  • Es ist klar, dass das Herstellungsverfahren, der Aufbau des Epitaxialwafers und das Wärmebehandlungsverfahren mittels Ausglühen in einem Halbleiterverbund-Epitaxialwafer die wichtigen Faktoren sind, die sich auf die Qualität des Epitaxialwafers auswirken.
  • Die Hauptaufgabe der vorliegenden Erfindung besteht daher in der Schaffung eines hochwertigen Halbleiterverbund-Epitaxialwafers sowie dessen Herstellungsverfahren, wobei ein verbessertes Metallsubstrat und ein verbessertes Verfahren für die Epitaxialwaferstruktur und Glühwärmebehandlungsverfahren verwendet wird, um die Qualität der Kristalle zu verbessern, den Prozess zu vereinfachen und die Kosten zu verringern.
  • Um das oben genannte Ziel zu erreichen, bietet die vorliegende Erfindung ein Herstellungsverfahren eines Halbleiterverbund-Epitaxialwafers, gemäß dem Anspruch 1.
  • Um das oben genannte Ziel zu erreichen, bietet die vorliegende Erfindung einen Halbleiterverbund-Epitaxialwafer gemäß dem Anspruch 13.
  • Gemäß der vorliegenden Erfindung bestehen die erste Halbleiterverbundpufferschicht, die zweite Halbleiterverbundpufferschicht, die erste Halbleiterverbund-Epitaxialschicht und die zweite Halbleiterverbund-Epitaxialschicht aus einem der Halbleiterverbundmaterialien der Zweielementengruppe III/V GaAs, AlAs, GaP, InAs oder InP oder aus einem Drei- oder Vierelementenmaterial, das aus dem Zweielementenmaterial besteht.
  • In einer bevorzugten Ausführungsform der vorliegenden Erfindung wird das Material metallorganisch-chemisch aufgedampft, und die Epitaxialschicht wird mittels Molekularstrahlepitaxie aufgebracht. Die erste Siliziumschicht wird bei einer Temperatur von ca. 580°C bis 600°C aufgebracht, die Dicke beträgt ca. 1,5 nm bis. 2,5 nm. Die erste Halbleiterverbundpufferschicht wird bei einer Temperatur von ca. 380°C bis 400°C aufgebracht. Die zweite Halbleiterverbundpufferschicht wird bei einer Temperatur von ca. 400°C bis 450°C aufgebracht,. Der Epitaxialprozess der ersten Halbleiterverbund-Epitaxialschicht wird bei einer Temperatur von ca. 650°C ausgeführt, und die Epitaxialdicke beträgt ca. 1,5 μm bis 2 μm. Der Epitaxialprozess der zweiten Halbleiterverbund-Epitaxialschicht wird bei einer Temperatur von ca. 710°C, ausgeführt, und die Epitaxialdicke beträgt ca. 1,5 μm bis 2 μm.
  • In einer bevorzugten Ausführungsform der vorliegenden Erfindung erfolgt die erste und zweite Wärmebehandlung mittels Ausglühen im Hoch-/Niedrigtemperaturthermozyklus, und das Ausglühen im Hoch-/Niedrigtemperaturthermozyklus erfolgt vier- bis achtmal.
  • In der vorliegenden Erfindung wird ein Metallsubstrat der Halbleiterverbundgruppe III/V verwendet, um die Vorteile einer flexiblen Substratgröße, niedrige Kosten, eine hohe Wärmeableitung eine hohe Biegbarkeit eine hohe Trägerstoffmobilität zu nutzen so dass die Erfindung weitgehend bei Vorhängen großer Gebäude, elektrischen Autos verwendet werden kann, dass die Kosten weit niedriger sind als bei Halbleiterverbundsubstraten der Gruppe III/V mit Siliziumsubstrat, da eine sehr hohe Wärmeableitung erreicht wird und die Herstellungskosten für Bauteile wie LEDs, Fotodioden, Solarzellen, Laserdioden, Hochleistungstransistoren usw. sehr niedrig sind.
  • Bei der Wärmebehandlung der vorliegenden Erfindung arbeiten die erste Siliziumpufferschicht, die erste Halbleiterverbundpufferschicht und die zweite Halbleiterverbundpufferschicht so zusammen, dass die Möglichkeit von Threading-Versetzungen verringert wird, was die Qualität des Halbleiterverbund-Epitaxialwafers verbessert.
  • 1 zeigt eine Schnittansicht eines Halbleiterverbund-Epitaxialwafers entsprechend der vorliegenden Erfindung;
  • 2 zeigt eine schematische Ansicht der Wärmebehandlung mittels Ausglühen im Hoch-/Niedrigtemperaturthermozyklus entsprechend der bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 3 zeigt eine metamorphe Röntgen-Rocking-Curve eines Halbleiterverbund-Epitaxialwafers entsprechend der bevorzugten Ausführungsform der vorliegenden Erfindung;
  • 4 zeigt eine Schnittansicht eines Solarzellen-Epitaxialwafers entsprechend einer nicht erfindungsgemäßen Ausgestaltung.
  • Weitere Merkmale und Vorzüge der vorliegenden Erfindung werden anhand der folgenden ausführlichen Beschreibung der bevorzugten Ausführungsformen und den entsprechenden Abbildungen veranschaulicht.
  • In der Abbildung 1 wird eine Schnittansicht eines Halbleiterverbund-Epitaxialwafers 50 entsprechend der vorliegenden Erfindung dargestellt, wobei das Material metallorganisch-chemisch aufgedampft wird, und während des Kristallwachstums als Epitaxialprozess die Molekularstrahlepitaxie angewendet wird. Die dünne Halbleiterverbundschicht besteht aus Galliumarsenid (GaAs). Die Schicht wird in einem Kristallzuchtsystem auf ein Metallsubstrat 51 aufgebracht, wobei Silan (SiH4) als Reaktionsgas verwendet wird und die Aufbringungstemperatur ca. 580°C bis 600°C beträgt. Eine Siliziumschicht mit einer Dicke von ca. 1,5 nm bis 2,5 nm wird auf das Metallsubstrat 51 aufgebracht, wobei die dünne Siliziumschicht amorph die erste Siliziumpufferschicht 52 bildet, wobei eine dünne Halbleiterverbundschicht mit Reaktionsgasen wie Ga(CH3)3 oder AsH3 aufgetragen wird und bei einer Temperatur von ca. 380°C bis 400°C, als erste Halbleiterverbundpufferschicht 53 mit einer Dicke von ca. 10 μm bis 20 μm aufgetragen wird, wobei dann auf die erste Halbleiterverbundpufferschicht 53 bei einer Temperatur von ca. 400°C bis 450°C mit den Reaktionsgasten Ga(CH3)3 und AsH3 eine dünne Halbleiterverbundschicht aufgetragen wird, die die zweite Halbleiterverbundpufferschicht 54 mit einer Dicke von ca. 5,0 nm bis 20 nm bildet. Bei einer Temperatur von ca. 650°C wird mit den Reaktionsgasen Ga(CH3)3 und AsH3 eine dünne Halbleiterverbundschicht aufkristallisiert, die dann die erste Halbleiterverbund-Epitaxialschicht 55 mit einer Dicke von ca. 1,5 μm bis 2 μm bildet. Im ursprünglichen Kristallzuchtsystem wird eine erste Wärmebehandlung mittels Ausglühen im Hoch-/Niedrigtemperaturthermozyklus durchgeführt.
  • In der Abbildung 2 wird eine schematische Ansicht Wärmebehandlung mittels Ausglühen im Hoch-/Niedrigtemperaturzyklus entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung dargestellt, wobei die Systemtemperatur auf 200°C gesenkt und dann ca. 7 Minuten lang auf 200°C gehalten wird. Dann wird die Systemtemperatur auf erhöht 800°C und ca. 5 Minuten lang auf 800°C gehalten. Dann wird die Systemtemperatur erneut auf 200°C gesenkt und ca. 5 Minuten lang auf 200°C gehalten, dann wird die Systemtemperatur wieder auf 800°C erhöht und wieder ca. 5 Minuten lang auf 800°C gehalten. Dieser Wärmebehandlungsprozess mittels Ausglühen im Niedrig-/Hochtemperaturthermozyklus wird ca. vier- bis achtmal wiederholt, um die Möglichkeit einer Threading-Versetzung zwischen der Pufferschicht und der ersten Halbleiterverbund-Epitaxialschicht 55 aufgrund der Gitterkonstante oder des Wärmeausdehnungskoeffizienten zu verringern.
  • Nach Abschluss des ersten Wärmebehandlungsprozesses mittels Ausglühen im Niedrig-/Hochtemperaturthermozyklus wird die Temperatur des Kristallzuchtsystems auf ca. 710°C gesenkt, und dann wird ein Epitaxialprozess ausgeführt. Beim Epitaxialprozess wird mit den Reaktionsgasen Ga(CH3)3 und AsH3 eine ca. 1,5 μm bis 2 μm dicke Halbleiterverbundschicht auf die ersten Halbleiterverbund-Epitaxialschicht 55 aufkristallisiert, die die zweite Halbleiterverbund-Epitaxialschicht 56 bildet. Ein zweiter Wärmebehandlungsprozess mittels Ausglühen wird im Kristallzuchtsystem ausgeführt (siehe 2). Die Systemtemperatur wird auf 200°C gesenkt und ca. 7 Minuten lang auf 200°C gehalten, dann wird die Systemtemperatur auf 800°C erhöht und ca. 5 Minuten lang auf 800°C gehalten. Die Systemtemperatur wird dann nochmals auf 200°C gesenkt und ca. 7 Minuten lang auf 200°C gehalten und dann nochmals auf 800°C erhöht und ca. 5 Minuten lang auf 800°C gehalten.
  • Dieser Wärmebehandlungsprozess mittels Ausglühen im Niedrig-/Hochtemperaturthermozyklus wird ca. vier- bis achtmal wiederholt, um die Möglichkeit einer Threading-Versetzung an der zweiten Halbleiterverbund-Epitaxialschicht 56 zu verringern und alle Belastungen zwischen dem Metallsubstrat 51 und der zweiten Halbleiterverbund-Epitaxialschicht 56 zu beseitigen.
  • In der oben beschriebenen bevorzugten Ausführungsform besteht die dünne Halbleiterverbundschicht aus Galliumarsenid (GaAs). Ebenso kann anstatt dessen ein Zweielementen-Halbleiterverbundmaterial der Gruppe III/V wie Aluminumarsenid (AlAs), Galliumphosphid (GaP), Indiumarsenid (InAs) oder Indiumphosphid (InP) oder ein Drei- oder Vierelementenmaterial, das aus dem Zweielementenmaterial besteht, für die Herstellung der vorliegenden Erfindung verwendet werden.
  • Das Herstellungsverfahren eines Halbleiterverbund-Epitaxialwafers entsprechend der vorliegenden Erfindung besteht aus den folgenden Schritten: ein dünner Siliziumfilm wird auf ein Metallsubstrat 51 aufgetragen, dieser bildet dann eine erste Siliziumpufferschicht 52; eine dünne Halbleiterverbundschicht wird auf die erste Siliziumpufferschicht aufgetragen, diese bildet dann eine zweite Halbleiterverbund-Pufferschicht 53; eine dünne Halbleiterverbundschicht wird auf die erste Halbleiterverbundpufferschicht 53 aufgetragen, diese bildet dann die zweite Halbleiterverbundpufferschicht 54; eine dünne Halbleiterverbundschicht wird auf die zweite Halbleiterverbundpufferschicht 54 aufkristallisiert, diese bildet dann eine erste Halbleiterverbund-Epitaxialschicht 55; ein erster Wärmebehandlungsprozess wird durchgeführt; eine dünne Halbleiterverbundschicht wird auf die erste Halbleiterverbund-Epitaxialschicht 55 aufkristallisiert, diese bildet dann eine zweite Halbleiterverbund-Epitaxialschicht 56; ein zweiter Wärmebehandlungsprozess wird ausgeführt, um einen Halbleiterverbund-Epitaxialwafer 50 von sehr guter Qualität zu erhalten. Im oben beschriebenen Kristallzuchtprozess wird das Material metallorganisch-chemisch aufgedampft, und der Epitaxialprozess erfolgt mittels Molekularstrahlepitaxie.
  • Ein Halbleiterverbund-Epitaxialwafer 50, der entsprechend dem oben beschriebenen Verfahren hergestellt wurde, besteht aus einem Metallsubstrat 51, einer ersten Siliziumpufferschicht 52, die auf das Metallsubstrat 51 aufgebracht wurde, einer ersten Halbleiterverbundpufferschicht 53, die auf die erste Siliziumpufferschicht 52 aufgebracht wurde, einer zweiten Halbleiterverbundpufferschicht 54, die auf die erste Halbleiterverbundpufferschicht 53 aufgebracht wurde, einer ersten Halbleiterverbund-Epitaxialschicht 55, die auf die zweite Halbleiterverbundpufferschicht 54 aufgebracht wurde, und einer zweiten Halbleiterverbund-Epitaxialschicht 56, die auf die erste Halbleiterverbund-Epitaxialschicht 55 aufgebracht wurde. Mit der ersten Siliziumpufferschicht 52 und der ersten Halbleiterverbundpufferschicht 53 wird eine Threading-Versetzung in einer Pufferschicht verbunden, um die Dichte von Threading-Versetzungen zu verringern. Mit der zweiten Halbleiterverbundpufferschicht 54 werden alle in der Pufferschicht verbliebenen Threading-Versetzungen beseitigt. Die erste Halbleiterverbund-Epitaxialschicht 54 bietet eine Einzelkristallstruktur, die für die zweite Halbleiterverbund-Epitaxialschicht 55 erforderlich ist.
  • In der Abbildung 3 ist eine metamorphe Röntgen-Rocking-Curve eines Halbleiterverbund-Epitaxialwafers 50 entsprechend der bevorzugten Ausführungsform der vorliegenden Erfindung dargestellt, wobei die GaAs-Halbleiterverbund-Epitaxialschicht eine Halbwertsbreite (FWHM) von 55 Bogensekunden hat. Der FWHM-Wert einer Rocking-Curve bestimmt die Mosaikstruktur der Ausrichtung des Epitaxialwafers. Anders ausgedrückt ist bei einem höheren FWHM-Wert die innere Ausrichtung des Epitaxialwafers unregelmäßiger und bei einem niedrigeren FWHM-Wert regelmäßiger. Der Halbleiterverbund-Epitaxialwafer, der auf dem Metallubstrat der vorliegenden Erfindung aufgebracht wurde, hat einen FWHM-Wert von 55 Bogensekunden. Aus dem FWHM-Wert kann man erkennen, dass die innere Ausrichtung des Epitaxialwafers der vorliegenden Erfindung sehr regelmäßig ist und daher auch eine bessere Qualität hat.
  • In der Abbildung 4 wird eine Schnittansicht eines Solarzellen-Epitaxialwafers 60 entsprechend einer nicht erfindungsgemäßen Ausgestaltung dargestellt, wobei der Solarzellen-Epitaxialwafer 60 hergestellt wird, indem eine rückseitige Epitaxialschicht 61 auf den Halbleiterverbund-Epitaxialwafer 50 aufkristallisiert wird. Dann werden nacheinander eine Basisschicht 62, eine Übertragungsschicht 63, eine Fensterschicht 64 und eine Kontaktschicht 65 aufkristallisiert, sodass eine Solarzellenstruktur entsteht.

Claims (16)

  1. Ein Herstellungsverfahren für Halbleiterverbund-Epitaxialwafer (50), das folgende Schritten aufweist: ein dünner Siliziumfilm wird als erste Siliziumpufferschicht (52) auf ein Metallsubstrat (51) aufgebracht; eine dünne Halbleiterverbundschicht wird auf die erste dünne Siliziumpufferschicht (52) aufgebracht, sie bildet dann eine erste Halbleiterverbundpufferschicht (53), wobei die erste Halbleiterverbundpufferschicht (53) eine Dicke von 10 μm bis 20 μm hat; eine dünne Halbleiterpufferschicht wird auf die erste Halbleiterverbundpufferschicht (53) aufgebracht, sie bildet dann eine zweite Halbleiterverbundpufferschicht (54), wobei die zweite Halbleiterverbundpufferschicht (54) eine Dicke von 5,0 nm bis 20 nm hat; eine dünne Halbleiterpufferschicht wird auf die zweite Halbleiterverbundpufferschicht (54) aufkristallisiert, sie bildet dann die erste Halbleiterverbund-Epitaxialschicht (55); eine erste Wärmebehandlung wird durchgeführt; eine dünne Halbleiterverbundschicht wird auf die erste Halbleiterverbund-Epitaxialschicht (55) kristallisiert, sie bildet dann eine zweite Halbleiterverbund-Epitaxialschicht (56); und eine zweite Wärmebehandlung wird durchgeführt, um die Herstellung des Halbleiterverbund-Epitaxialwafers (50) abzuschließen, wobei die dünnen Halbleiterverbundschichten aus einem der Halbleiterverbundmaterialien der Zweielementegruppe III/V Galliumarsenid (GaAs), Aluminumarsenid (AlAs), Galliumphosphid (GaP), Indiumarsenid (InAs) und Indiumphosphid (InP) bzw. aus einem Drei- oder Vierelementematerial besteht, das das Zweielementematerial enthält.
  2. Herstellungsverfahren nach Anspruch 1, wobei das Material mittels metallorganisch-chemischer Aufdampfung erfolgt.
  3. Herstellungsverfahren nach Anspruch 1, wobei der Epitaxialprozess mittels Molekularstrahlepitaxie erfolgt.
  4. Herstellungsverfahren nach Anspruch 1, wobei die erste Siliziumpufferschicht (52) bei einer Temperatur von 580°C bis 600°C aufgebracht wird.
  5. Herstellungsverfahren nach Anspruch 1, wobei die erste Siliziumpufferschicht (52) eine Dicke von 1,5 nm bis 2,5 nm hat.
  6. Herstellungsverfahren nach Anspruch 1, wobei die erste Halbleiterverbundpufferschicht (53) bei einer Temperatur von 380°C bis 400°C aufgetragen wird.
  7. Herstellungsverfahren nach Anspruch 1, wobei die zweite Halbleiterverbundpufferschicht (54) bei einer Temperatur von 400°C bis 450°C aufgetragen wird.
  8. Herstellungsverfahren nach Anspruch 1, wobei der Epitaxialprozess der ersten Halbleiterverbund-Epitaxialschicht (55) bei einer Temperatur von 650°C ausgeführt wird.
  9. Herstellungsverfahren nach Anspruch 1, wobei der Epitaxialprozess der zweiten Halbleiterverbund-Epitaxialschicht (56) bei einer Temperatur von 710°C ausgeführt wird.
  10. Herstellungsverfahren nach Anspruch 1, wobei die erste Halbleiterverbund-Epitaxialschicht (55) eine Dicke von 1,5 μm bis 2 μm hat.
  11. Herstellungsverfahren nach Anspruch 1, wobei die zweite Halbleiterverbund-Epitaxialschicht (56) eine Dicke von 1,5 μm bis 2 μm hat.
  12. Herstellungsverfahren nach Anspruch 1, wobei der erste und der zweite Wärmebehandlungsprozess mittels Ausglühen im Hoch-/Niedrigtemperaturthermozyklus erfolgt und der Wärmebehandlungsprozess mittels Ausglühen im Hoch-/Niedrigtemperaturthermozyklus vier- bis achtmal durchgeführt wird.
  13. Ein Halbleiterverbund-Epitaxialwafer (50), mit: einem Metallsubstrat (51); einer ersten Siliziumpufferschicht (52), die auf das Metallsubstrat (51) aufgebracht wird; einer ersten Halbleiterverbundpufferschicht (53), die auf die erste Siliziumpufferschicht (52) aufgebracht wird, wobei die erste Halbleiterverbundpufferschicht (53) eine Dicke von ca. 10 μm bis 20 μm hat; einer zweiten Halbleiterverbundpufferschicht (54), die auf die erste Halbleiterverbundpufferschicht (53) aufgebracht wird, und dann eine erste Wärmebehandlung erfährt, wobei die zweite Halbleiterverbundpufferschicht (54) eine Dicke von 5,0 nm bis 20 nm hat, einer ersten Halbleiterverbund-Epitaxialschicht (55), die auf die zweite Halbleiterverbundpufferschicht (54) aufgebracht wird und einer zweiten Halbleiterverbund-Epitaxialschicht (56), die auf die erste Halbleiterverbund-Epitaxialschicht (55) aufgebracht wird, und dann eine zweite Wärmebehandlung erfährt, wobei die dünnen Halbleiterverbundschichten aus einem der Halbleiterverbundmaterialien der Zweielementegruppe III/V Galliumarsenid (GaAs), Aluminumarsenid (AlAs), Galliumphosphid (GaP), Indiumarsenid (InAs) und Indiumphosphid (InP) bzw. aus einem Drei- oder Vierelementematerial besteht, das das Zweielementematerial enthält
  14. Der Halbleiterverbund-Epitaxialwafer (50) aus Anspruch 13, wobei die erste Siliziumpufferschicht (52) eine Dicke von. 1,5 nm bis 2,5 nm hat
  15. Der Halbleiterverbund-Epitaxialwafer (50) aus Anspruch 13, wobei die erste Halbleiterverbund-Epitaxialschicht (55) eine Dicke von 1,5 μm bis 2 μm hat.
  16. Der Halbleiterverbund-Epitaxialwafer (50) aus Anspruch 13, wobei die zweite Halbleiterverbund-Epitaxialschicht (56) eine Dicke von 1,5 μm bis 2 μm hat.
DE102009001379.2A 2009-03-06 2009-03-06 Halbleiterverbund-Epitaxialwafer und dessen Herstellungsverfahren Expired - Fee Related DE102009001379B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102009001379.2A DE102009001379B4 (de) 2009-03-06 2009-03-06 Halbleiterverbund-Epitaxialwafer und dessen Herstellungsverfahren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009001379.2A DE102009001379B4 (de) 2009-03-06 2009-03-06 Halbleiterverbund-Epitaxialwafer und dessen Herstellungsverfahren

Publications (2)

Publication Number Publication Date
DE102009001379A1 DE102009001379A1 (de) 2010-09-09
DE102009001379B4 true DE102009001379B4 (de) 2015-08-06

Family

ID=42538315

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009001379.2A Expired - Fee Related DE102009001379B4 (de) 2009-03-06 2009-03-06 Halbleiterverbund-Epitaxialwafer und dessen Herstellungsverfahren

Country Status (1)

Country Link
DE (1) DE102009001379B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011010751A1 (de) * 2011-02-09 2012-08-09 Osram Opto Semiconductors Gmbh Verfahren zur Durchführung eines Epitaxieprozesses

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4138121A1 (de) * 1990-11-20 1992-05-21 Canon Kk Solarzelle und verfahren zu ihrer herstellung
US6635110B1 (en) * 1999-06-25 2003-10-21 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
US20060011129A1 (en) * 2004-07-14 2006-01-19 Atomic Energy Council - Institute Of Nuclear Energy Research Method for fabricating a compound semiconductor epitaxial wafer
EP1619714A1 (de) * 2004-07-20 2006-01-25 Atomic Energy Council - Institute of Nuclear Energy Research Verfahren zur Herstellung eines epitaktischen Verbindungshalbleiterwafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4138121A1 (de) * 1990-11-20 1992-05-21 Canon Kk Solarzelle und verfahren zu ihrer herstellung
US6635110B1 (en) * 1999-06-25 2003-10-21 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
US20060011129A1 (en) * 2004-07-14 2006-01-19 Atomic Energy Council - Institute Of Nuclear Energy Research Method for fabricating a compound semiconductor epitaxial wafer
EP1619714A1 (de) * 2004-07-20 2006-01-25 Atomic Energy Council - Institute of Nuclear Energy Research Verfahren zur Herstellung eines epitaktischen Verbindungshalbleiterwafers

Also Published As

Publication number Publication date
DE102009001379A1 (de) 2010-09-09

Similar Documents

Publication Publication Date Title
EP2150970B1 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche und herstellungsverfahren
EP1875523B1 (de) Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
DE68918135T2 (de) Methode zur Erzeugung einer halbleitenden Dünnschicht.
DE69530859T2 (de) Verfahren zur herstellung einer mehrschicht-solarzelle
DE112010003140B4 (de) Verfahren zur Herstellung einer Mehrfach-Fotovoltaikvorrichtung
DE102014118336B4 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
DE4138121C2 (de) Verfahren zur Herstellung einer Solarzelle
DE3750130T2 (de) Halbleiter-Heterostruktur mit einem Bereich mit veränderlicher SnSi Verbindung.
DE102006040479A1 (de) Gruppe III-Nitrid Halbleiterdünnfilm, Verfahren zu dessen Herstellung sowie Gruppe III-Nitrid Halbleiterleuchtvorrichtung
DE102012004734A1 (de) Mehrfachsolarzelle und deren Verwendung
DE10392313T5 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE102007011347A1 (de) Nitridhalbleitereinkristallfilm
DE102006008929A1 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE69012520T2 (de) Halbleiterheterostruktur und Verfahren zu ihrer Herstellung.
DE102012217631B4 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
DE102018213434A1 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung der Multiionimplantation
DE112014000633B4 (de) Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE112010002747B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers
EP1792349B1 (de) Verfahren zur gleichzeitigen rekristallisierung und dotierung von halbleiterschichten und nach diesem verfahren hergestellte halbleiterschichtsysteme
DE102010052727B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
WO2014111314A1 (de) Halbleiterbauelement mit härtepuffer und dessen verwendung
DE102009001379B4 (de) Halbleiterverbund-Epitaxialwafer und dessen Herstellungsverfahren
DE112012005422T5 (de) Verfahren zum Bilden von Verdünnt-Nitrid-Materialien zur Verwendung in fotoaktiven Vorrichtungen und zugehörige Strukturen
DE102011107657A1 (de) Monolithische integrierte Halbleiterstruktur
DE112012002841T5 (de) Invertierte metamorphe Solarzelle mit Mehrfachübergängen (IMM-Solarzelle) und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee