CN106531682A - GeOI结构以及制备方法 - Google Patents
GeOI结构以及制备方法 Download PDFInfo
- Publication number
- CN106531682A CN106531682A CN201611053419.9A CN201611053419A CN106531682A CN 106531682 A CN106531682 A CN 106531682A CN 201611053419 A CN201611053419 A CN 201611053419A CN 106531682 A CN106531682 A CN 106531682A
- Authority
- CN
- China
- Prior art keywords
- complex
- layer
- germanium
- geoi
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Abstract
本发明公开了GeOI结构以及制备方法。该方法包括:(1)在基底的上表面依次形成锗过渡层和锗层,以便获得第一复合体;(2)对所述第一复合体进行离子注入处理,所述注入的离子中含氢离子;(3)将所述第一复合体与衬底进行键合处理,以便获得第二复合体,其中,所述衬底的上表面具有绝缘层,并且所述键合处理中所述绝缘层与所述锗层接触;以及(4)对所述第二复合体进行剥离处理,以便分别获得第三复合体和所述GeOI结构。该方法操作步骤简单,对仪器设备要求较低,并且可以避免利用Ge晶片进行制备时,由于Ge晶片尺寸过小而对GeOI结构造成的尺寸限制。
Description
技术领域
本发明涉及半导体技术以及半导体制造领域,具体而言,本发明涉及GeOI结构以及制备方法。
背景技术
随着半导体技术的发展,金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸不断缩小,其工作速度也不断提高。然而,基于“摩尔定律”(Moore’s law)的硅集成电路已快速发展数十年,对于基于Si材料本身而言,目前的MOSFET器件已经接近于物理与技术的双重极限。因而,为了进一步提升MOSFET器件的性能,本领域技术人员提出了各种提升MOSFET器件性能的方法。基于异质材料结构尤其是Si基Ge材料等高载流子迁移率材料系统的高迁移率沟道工程是其中的一种卓有成效的技术。例如,将Ge与具有SiO2绝缘层的Si片直接键合形成GeOI(Ge-on-insulator)结构就是一种具有高空穴迁移率的Si基Ge材料,具有很好的应用前景。
然而,目前的GeOI结构及其制备方法仍有待改进。
发明内容
本发明是基于发明人对以下事实和问题的发现和认识而做出的:
现有的GeOI制备技术是智能剥离(Smart-cut)技术,即先向纯Ge抛光片中注入氢离子,然后将纯Ge抛光片与具有SiO2等绝缘氧化物表层的Si片直接键合,再利用高温退火,在离子注入层实现剥离,形成GeOI结构。然而,目前的纯Ge抛光片的晶片直径不大,现有的可售Ge抛光片直径大约在4英寸,因此利用上述智能剥离技术难以获得更大直径(例如8-12英寸)的GeOI结构,而目前主流Si片直径为8-12英寸,因此制备的GeOI结构难以直接替代Si基半导体结构用于MOSFET器件。并且,上述智能剥离技术不易获得Ge层很薄(小于100nm)的GeOI结构,而先进的器件结构往往要求GeOI中的Ge薄膜厚度要低于100nm以下。
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
在本发明的一个方面,本发明提出了一种制备GeOI结构的方法。根据本发明的实施例,该方法包括:(1)在基底的上表面依次形成锗过渡层和锗层,以便获得第一复合体;(2)对所述第一复合体进行离子注入处理,所述注入的离子中含氢离子;(3)将所述第一复合体与衬底进行键合处理,以便获得第二复合体,其中,所述衬底的上表面具有绝缘层,并且所述键合处理中所述绝缘层与所述锗层接触;以及(4)对所述第二复合体进行剥离处理,以便分别获得第三复合体和所述GeOI结构。该方法操作步骤简单,对仪器设备要求较低,并且可以避免利用Ge晶片进行制备时,由于Ge晶片尺寸过小而对GeOI结构造成的尺寸限制。
根据本发明的实施例,所述锗过渡层以及所述锗层分别独立地是通过外延生长形成的。由此,可以进一步提高形成的锗过渡层以及锗层的质量。
根据本发明的实施例,所述锗过渡层是通过低温外延生长形成的。由此,可以进一步提高形成的锗过渡层的质量。
根据本发明的实施例,在步骤(1)中,形成所述锗层之前,预先在所述锗过渡层的上表面形成应变层。由此,可以利用应变层提高对注入的氢离子的吸附以及聚集能力,从而有利于降低剥离处理所需要的氢离子的注入剂量。
根据本发明的实施例,所述应变层包括硅锗应变层、锗锡应变层和硅锗锡应变层中的一种或多种。
根据本发明的实施例,所述应变层的厚度为2-50nm。
根据本发明的实施例,在步骤(4)中,所述剥离处理是在所述应变层中进行的。
根据本发明的实施例,所述衬底与所述基底分别独立地是由硅形成的。
根据本发明的实施例,在步骤(1)中进一步包括:在所述锗层上表面形成第一钝化层。
根据本发明的实施例,所述第一钝化层由锗硅材料组成。由此,可以进一步改善锗层与绝缘层(氧化物)之间的界面状态。
根据本发明的实施例,进一步包括:在所述GeOI结构上表面形成第二钝化层。由此,可以进一步提高GeOI结构的性能。
根据本发明的实施例,所述离子注入处理的注入剂量为:0.5×1016/cm2~5×1016/cm2。本发明所提出的方法可以在上述注入剂量下实现剥离处理,较现有的常规智能剥离技术有较大的降低,从而有利于降低生产成本。
根据本发明的实施例,所述离子注入处理时,所述第一复合体的温度为400-800摄氏度。由此,可以进一步增加氢离子在锗层或是应变层中的聚集程度,有利于进一步降低离子注入的剂量,降低成本。
根据本发明的实施例,所述锗过渡层的厚度不小于1微米。由此,有利于进一步提高GeOI结构的性能。
根据本发明的实施例,在所述GeOI结构中,所述锗层的厚度小于100nm。由此,有利于控制GeOI结构中Ge层的厚度。
根据本发明的实施例,在步骤(1)之后,步骤(2)之前,预先对所述第一复合体的上表面进行抛光处理和/或退火处理。由此,有利于获得平坦的上表面,从而可以改善后续键合处理的键合质量。
根据本发明的实施例,所述退火处理是在含氢气气氛中以及800~900摄氏度的条件下进行的。由此,可以提高退火处理的效果。
根据本发明的实施例,所述剥离处理包括温度为500-700摄氏度的高温退火,或温度低于300摄氏度的微波退火。
根据本发明的实施例,该方法进一步包括:,在步骤(4)之后,对获得的所述GeOI结构表面进行抛光处理和/或退火处理。由此,可以进一步提高获得的GeOI结构的表面平整度。
根据本发明的实施例,该方法进一步包括:将所述第三复合体回收利用,返回至步骤(2)中进行离子注入处理。由此,可以对第三复合体进行反复利用,一方面可以节省生产成本,另一方面可以提高生产效率,缩短生产时间。
根据本发明的实施例,在将所述第三复合体返回至步骤(2)之前,预先对所述第三复合体进行下列处理:对所述第三复合体的上表面进行抛光处理和/或退火处理;和在所述第三复合体的上表面形成所述锗层。由此,可以进一步提高对第三复合体进行重复利用的效果。
在本发明的另一方面,本发明提出了一种GeOI结构。根据本发明的实施例,所述GeOI结构是由前面所述的方法形成的。由此,该GeOI结构具有前面描述的方法获得的GeOI结构所具有的全部特征以及优点,在此不再赘述。
根据本发明的实施例,所述GeOI结构中所述锗层的直径不小于6英寸。由于该GeOI结构是利用前面所述的方法形成的,因此,该GeOI结构中,锗层的尺寸可以不受Ge晶片尺寸的限制。
附图说明
图1是根据本发明一个实施例的制备GeOI结构的方法的流程示意图;
图2是根据本发明另一个实施例的制备GeOI结构的方法的流程示意图;
图3是根据本发明又一个实施例的制备GeOI结构的方法的流程示意图;
图4是根据本发明又一个实施例的制备GeOI结构的方法的流程示意图;
图5是根据本发明又一个实施例的制备GeOI结构的方法的流程示意图;
图6是根据本发明一个实施例的GeOI结构的结构示意图;以及
图7是根据本发明另一个实施例的GeOI结构的结构示意图。
附图说明:
1000:第一复合体;2000:第二复合体;3000:第三复合体;4000:GeOI结构;
100:基底;200:锗过渡层;300:锗层;400:衬底;500:绝缘层;
600:GeOI结构中的锗层;700:第三复合体中剩余锗层;10:应变层;20:第一钝化层;30:第二钝化层;1A:GeOI结构中残留应变层;1B:第三复合体中剩余应变层。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的一个方面,本发明提出了一种制备GeOI结构的方法。根据本发明的实施例,参考图1,该方法包括:
S1:形成第一复合体
根据本发明的实施例,在该步骤中,在基底的上表面依次形成锗过渡层和锗层,以便获得第一复合体。也即是说,第一复合体可以由基底、形成在基底上表面的锗过渡层以及形成在锗过渡层上表面的锗层组成。根据本发明的具体实施例,基底可以为硅基底。第一复合体中的锗过渡层和锗层形成在基底的上表面上,因此锗过渡层和锗层的尺寸可以与基底的尺寸相等。锗层在后续步骤中将为最终制备的GeOI结构提供锗层,从而可以使得获得的GeOI结构不必受Ge晶片尺寸较小的限制。
根据本发明的一些实施例,锗过渡层以及锗层可以分别独立地通过外延生长形成。由此,可以进一步提高形成的锗过渡层以及锗层的质量。外延可以是常规的减压化学气相沉积技术(RPCVD),也可以是超高真空化学气相沉积技术,或者分子束外延(MBE)等。优选地,选用减压化学气相沉积技术生长锗过渡层以及锗层。减压化学气相沉积技术技术可以较好的控制锗过渡层以及锗层的质量以及厚度,且外延生长技术成本较为低廉,所需的设备也较容易获得,工艺流程也简单,且有利于降低生产成本。具体的,锗过渡层可以是通过低温外延生长形成的,温度低于450摄氏度的低温外延可以有效控制Si衬底和Ge之间的失配位错,由此,可以进一步提高形成的锗过渡层的质量,进而提高后续的锗层外延质量。
根据本发明的实施例,该步骤中形成的锗过渡层以及锗层的具体厚度以及外延生长条件均不受特别限制,本领域技术人员可以根据最终需要形成的GeOI结构的具体要求进行调节。发明人经过大量实验发现,适当增大锗过渡层的厚度,则有利于控制其表面的穿通位错,因而形成低穿通位错密度的锗过渡层,有利于在GeOI结构中形成高质量的锗层。根据本发明的具体实施例,锗过渡层的厚度可以为1微米以上。
为了进一步提高该步骤中形成的第一复合体的质量,并提高最终获得的GeOI结构的性能,根据本发明的实施例,在形成锗层之前,还可以进一步包括:预先在锗过渡层的上表面形成应变层。也即是说,在锗过渡层以及锗层之间,形成应变层。具体的,应变层可以包括硅锗应变层、锗锡应变层和硅锗锡应变层中的一种或多种。应变层的厚度可以为2-50nm。根据本发明的另一些实施例,应变层的厚度可以为5-30nm。发明人经过深入研究以及大量实验发现,由上述材料形成的应变层对于氢离子具有较强的吸附和聚集功能。由于在后续步骤中,需要通过注入氢离子,实现剥离处理,由此,可以利用应变层提高对注入的氢离子的吸附以及聚集能力,从而有利于降低剥离处理所需要的氢离子的注入剂量,有利于降低生产成本。另外,应变层可以有效地控制后续剥离处理时剥离的位置,实现锗层厚度超薄的GeOI结构。常规的智能剥离技术中,剥离所需的离子注入剂量大(氢离子注入剂量大约需要5×1016/cm2),注入能量高(离子注入时,高的注入能量下容易获得大的离子束流,也容易获得大的注入剂量;相应地,为了获得高的注入剂量,往往需要高的注入能量,造成的注入深度也大),离子注入的深度往往100nm以上,最终获得的锗层厚度大于100nm。而在采用应变层之后,剥离所需要的离子注入剂量下降(氢离子注入剂量可以下降到3×1016/cm2以下),注入能量也可以降低,而且受应变的影响,注入的氢离子聚集在应变层中,第一复合体中锗层的厚度与最终获得的GeOI结构中锗薄膜(锗层)厚度是一致的,因此可以容易获得具有锗膜厚度小于100nm的GeOI结构。离子注入时,既可以采用常温离子注入,即离子注入处理时不对第一复合体进行加热处理;也可以采用高温离子注入,即离子注入时第一复合体的温度为400-800摄氏度。高温离子注入时,氢离子更容易扩散到离子吸附层中,增加氢离子在离子吸附层中的聚集程度,有利于降低离子注入的剂量,降低成本。
根据本发明的实施例,为进一步提高键合处理的效果,改善键合质量,在进行后续离子注入处理之前,还可以预先对第一复合体的上表面进行抛光处理和/或退火处理。由此,有利于获得平坦的上表面,从而可以改善键合质量。根据本发明的具体实施例,退火处理可以是在含氢气气氛中以及800~900摄氏度的条件下进行的。氢气氛下高温退火(如800~900摄氏度)可以有效促进Ge表面原子迁移,降低Ge表面的粗糙度,改善键合质量。
根据本发明的实施例,参考图5,为改善GeOI结构中的锗层与绝缘层的界面质量,在进行后续离子注入处理之前,还可以预先在第一复合体1000的上表面形成第一钝化层20。由于在后续步骤中,需要将第一复合体1000中的锗层300通过键合与绝缘层500接触,以形成GeOI结构4000,但Ge与氧化物之间的界面状质量往往不够理想。因此,可以利用第一钝化层20改善GeOI中Ge薄膜与绝缘层的界面质量,进而改善GeOI器件的电学性能。根据本发明的具体实施例,第一钝化层20可以是具有单晶结构的SiGe薄膜、GeSn薄膜、GeSr薄膜等,也可以是非晶的氮化锗薄膜,厚度为0.5-10nm。优化地,第一钝化层为0.5-10nm厚的具有应变的SiGe单晶薄膜。采用SiGe单晶薄膜作为第一钝化层时,可以由与形成锗过渡层和锗层相同的外延技术在同一设备中顺序完成,简化制作工艺,改善界面性能。
S2:离子注入处理
根据本发明的实施例,在该步骤中,对第一复合体进行离子注入处理,注入的离子中含氢离子。在该步骤中,进行离子注入的具体方法不受特别限制,本领域技术人员可根据实际情况,选择熟悉的方法或技术实现离子注入。离子注入时,既可以采用常温离子注入,也可以采用高温离子注入,即离子注入时第一复合体的温度为400-800摄氏度。根据本发明的具体实施例,注入的离子可以为H离子,也可以为H/He离子共注入,或者为H/Ar共注入。根据本发明的实施例,离子注入处理的注入剂量可以为0.5×1016/cm2~5×1016/cm2。该步骤中注入的离子将聚集在锗层,从而可以在后续剥离处理步骤中,在锗层中实现剥离,进而实现GeOI结构的制备。如前所述,当第一复合体中具有应变层时,由于应变层对于H离子的吸附以及聚集作用,可以大幅降低离子注入处理的注入剂量,此时后续的剥离过程也将在应变层中进行。根据本发明的具体实施例,在第一复合体中具有应变层时,离子注入处理的注入剂量可以为0.5×1016/cm2~3×1016/cm2。而常规的Smart-cut技术中,约需要5×1016/cm2的注入剂量,才能够实现后续的剥离处理。本发明所提出的方法可以在上述注入剂量下实现剥离处理,较现有的智能剥离技术有较大的降低,从而有利于降低生产成本。
S3:形成第二复合体
根据本发明的实施例,在该步骤中,将经过离子注入处理的第一复合体与衬底进行键合处理,以便获得第二复合体。具体的,衬底的上表面具有绝缘层,并且键合处理中,绝缘层与锗层接触。根据本发明的具体实施例,衬底可以为硅衬底,绝缘层可以为二氧化硅、氧化铪、氧化铝等。衬底以及绝缘层为最终形成的GeOI结构中的衬底以及绝缘层,因此,本领域技术人员能够理解的是,在键合处理过程中,需要将前面形成的第一复合体倒置,使第一复合体上表面的锗层与衬底的绝缘层键合在一起。键合处理的具体操作步骤以及键合条件不受特别限制,本领域技术人员可以根据实际情况进行选择。
S4:剥离处理
根据本发明的实施例,在该步骤中,对第二复合体进行剥离处理,以便分别获得第三复合体和GeOI结构。具体的,剥离处理可以包括温度为500-700摄氏度的高温退火,或温度低于300摄氏度(例如,200-300摄氏度)的微波退火。在上述剥离处理过程中,预先注入的含氢的离子将在上述高温退火或是低温退火过程中形成气体,从而实现第二复合体的剥离。如前所述,在离子注入过程中,注入的离子将存在于锗层或是应变层中,因此,剥离处理也是在锗层或者应变层中进行的。由此,可以将第二复合体剥离分割为两部分(参考图3),即:由衬底、绝缘层、以及锗层(做为GeOI结构中的锗层)形成的GeOI结构,以及由剩余锗层、锗过渡层以及基底形成的第三复合体。本领域技术人员能够理解的是,当第一复合体中含有应变层时,参考图4,剥离处理之后形成的第三复合体3000由基底100、锗过渡层200、以及剩余的应变层1B构成,形成的GeOI结构4000表面有残余应变层1A;同样,当第一复合体表面含有第一钝化层20时,参考图5,剥离之后形成的GeOI结构4000由衬底400、绝缘层500、第一钝化层20、以及GeOI结构中的锗层600和表面的残余应变层1A构成。
根据本发明的实施例,最终形成的GeOI结构中的锗层(由第一复合体中的锗层或是应变层经剥离处理形成)的厚度小于100nm。根据本发明的具体实施例,当第一复合体中具有应变层时,一方面可以利用应变层实现对注入的氢离子的吸附以及聚集,另一方面,可以利用应变层以及第一复合体的锗层的界面处优先吸附H离子的特征,在应变层中靠近该界面处实现剥离。由此,剥离后形成的GeOI结构中锗层的厚度,可以通过控制第一复合体中形成的锗层的厚度控制。而第一复合体中的锗层厚度可以通过外延生长进行控制,从而可以在第一复合体中的锗层较薄时,剥离仍然在第一复合体的锗层以及锗应变层的界面处实现。而常规的Smart-cut工艺中,离子注入的深度最小在100nm以上,因此,Smart-cut工艺获得的GeOI结构的锗层的厚度最小大约为100nm。而本发明中,则可以获得锗层厚度小于50nm甚至小于30nm的GeOI结构。根据本发明的实施例,为了进一步提高获得的GeOI结构的性能,还可以利用抛光工艺去除GeOI表面残余的应变层。
根据本发明的实施例,在形成GeOI结构之后,还可以在GeOI结构的锗层的上表面形成第二钝化层。根据本发明的具体实施例,第二钝化层可以是具有单晶结构的SiGe薄膜、GeSn薄膜、GeSr薄膜等,也可以是非晶的氮化锗薄膜等,厚度为0.5-10nm。第二钝化层与第一钝化层可以采用相同的材料,也可以采用不同的材料。优化地,第二钝化层为0.5-10nm厚的具有应变的SiGe单晶薄膜。对于SiGe单晶薄膜,可以由与形成锗过渡层和锗层相同的外延技术完成,简化设备与工艺,而且SiGe与氧化物绝缘层之间的界面性能明显优于Ge与氧化物绝缘层的界面性能。由此,可以进一步提高GeOI结构的性能。根据本发明的实施例,当第一复合体中具有应变层时,形成的GeOI结构表面也具有残留的应变层。在形成第二钝化层之前,该残留的应变层可以除去,也可以不除去。最终形成的GeOI结构如图6或图7所示。
根据本发明的实施例,该方法还可以进一步包括对获得的GeOI表面进行抛光处理和/或退火处理。也即是说,可以对GeOI结构进行抛光处理以及退火处理的至少之一。即:对GeOI结构依次进行抛光处理和退火处理,或者对该GeOI结构进行单独的抛光处理或者退火处理。由此,可以进一步提高获得的GeOI结构的表面平整度。根据本发明的具体实施例,退火处理可以是在含氢气气氛中以及800~900摄氏度的条件下进行的,氢气氛下高温退火可以有效促进Ge表面原子迁移,降低Ge表面的粗糙度,进而改善GeOI结构的表面平整度。本领域技术人员能够理解的是,上述抛光处理和/或退火处理在改善GeOI结构表面平整度的同时,还可以去除其表面残留的应变层。因此,根据本发明的一个实施例,可以在形成第二钝化层30之前进行上述抛光处理和/或退火处理,以便形成如图7所示的GeOI结构。
根据本发明的实施例,参考图2,该方法进一步包括:
第三复合体的回收利用
根据本发明的实施例,在剥离处理之后,除去GeOI结构,还可以获得由剩余的锗层、锗过渡层以及基底形成的第三复合体。将第三复合体返回至步骤S2中进行离子注入处理,可以重新利用第三复合体中的剩余锗层,从而避免了每生产一个GeOI结构均需要制备一次第一复合体。如前所述,当第一复合体中无应变层时,剥离处理是在锗层中进行的。由此,剥离后形成的第三复合体表面残留有一部分锗层。此时,第三复合体可以直接返回至离子注入处理的步骤中做为第一复合体使用,也可以在锗层表面继续外延,加厚锗层,再返回至离子注入处理的步骤中做为第一复合体使用;而当第一复合体中含有应变层时,则剥离后形成的第三复合体由基底、锗过渡层、锗应变层形成,此时可以直接在锗应变层上表面重新形成锗层,然后将其返回至离子注入处理步骤,做为第一复合体使用。由此,可以对第三复合体进行反复利用,一方面可以节省生产成本,另一方面仅需要一片基底、进行一次锗过渡层的生长,即可获得多个GeOI结构,从而可以提高生产效率,缩短生产时间。
根据本发明的具体实施例,在将所述第三复合体返回至离子注入处理之前,可以预先对第三复合体进行下列处理以便提后续处理的效率以及效果:
对第三复合体的上表面进行抛光处理和/或退火处理。根据本发明的具体实施例,退火处理可以是在含氢气气氛中以及800~900摄氏度的条件下进行的,氢气氛下高温退火可以有效促进Ge表面原子迁移,降低Ge表面的粗糙度。进行上述处理有利于获得较为平整的表面,从而可以提高后续键合处理的键合质量。
具体的,参考图3,上述方法可以首先通过包括但不限于外延生长等技术,在基底100的上表面依次形成锗过渡层200以及锗层300,做为第一复合体1000。对第一复合体1000进行离子注入处理;随后,提供上表面具有绝缘层500的衬底400(可以为上表面具有SiO2的Si衬底),然后将衬底400以及第一复合体1000进行键合,使绝缘层500与锗层300相接触,形成第二复合体2000;在后续的剥离处理中,第二复合体2000沿图中所示出的实现剥离边界发生剥离,形成GeOI结构4000(包括衬底400、绝缘层500以及剥离形成的GeOI结构中的锗层600),以及第三复合体3000。其中,第三复合体3000包括基底100、锗过渡层200以及剥离剩余的锗层300形成的第三复合体中剩余锗层700。第三复合体3000返回离子注入步骤中进行处理,即可实现第三复合体的重复利用。本领域技术人员能够理解的是,当第三复合体3000表面的第三复合体中剩余锗层700不足时,在进行离子注入之前,还需要在第三复合体3000的表面重新形成锗层(图中未示出)。
根据本发明的另一些实施例,参考图4,上述方法也可以首先形成含有应变层10的第一复合体1000。对第一复合体1000进行离子注入处理;随后,提供上表面具有绝缘层500的衬底400,然后将衬底400以及第一复合体1000进行键合,使绝缘层500与锗层300相接触,形成第二复合体2000;在后续的剥离处理中,第二复合体2000沿图中所示出的实现剥离边界(在应变层10中)发生剥离,形成GeOI结构4000(包括衬底400、绝缘层500、剥离形成的GeOI结构中的锗层600、以及残留应变层1A),以及第三复合体3000。其中,第三复合体3000包括基底100、锗过渡层200以及剩余应变层1B。在第三复合体3000的表面重新形成锗层后,即可将第三复合体3000返回离子注入步骤中进行处理,实现第三复合体的重复利用。
综上所述,该方法具有以下优点的至少之一:
(1)操作步骤简单、对仪器设备要求较低;
(2)可以在较小的离子注入剂量下实现剥离,有利于降低GeOI结构的生产成本;
(3)可以避免利用Ge晶片进行制备对GeOI结构的尺寸造成限制,获得大尺寸的GeOI结构;
(4)通过应变层的引入,可以实现制备50nm及以下厚度的Ge层的GeOI结构的制备;
(5)实现对基底以及锗过渡层的重复利用,有利于降低生产成本,缩短制备周期。
在本发明的另一方面,本发明提出了一种GeOI结构。根据本发明的实施例,该GeOI结构是由前面所述的方法形成的。由此,该GeOI结构具有前面描述的方法获得的GeOI结构所具有的全部特征以及优点,在此不再赘述。
根据本发明的实施例,该GeOI结构中的锗层的直径不小于6英寸。由于该GeOI结构是利用前面所述的方法形成的,因此,该GeOI结构中,锗层的尺寸可以不受Ge晶片尺寸的限制,可以形成8-12英寸甚至更大尺寸的GeOI结构。
本发明前面描述的GeOI结构可以用于制备金属-氧化物-半导体场效应晶体管。由此,该金属-氧化物-半导体场效应晶体管具有性能优良、制备简便等优点的至少之一。
下面通过具体实施例对本发明进行说明,需要说明的是,下面的具体实施例仅仅是用于说明的目的,而不以任何方式限制本发明的范围,另外,如无特殊说明,则未具体记载条件或者步骤的方法均为常规方法,所采用的试剂和材料均可从商业途径获得。其中,外延生长设备使用为应用材料公司生产的Centura 300型减压化学气相沉积系统。
实施例一
(1)利用减压化学气相沉积技术,SiH4和GeH4作为气源,以12英寸的硅抛光片为基底,首先外延形成锗过渡层,外延时基底温度先为400摄氏度30分钟,形成约30nm厚的Ge外延种子层并控制穿通位错密度,然后升高温度至750摄氏度,形成约1.5微米厚的锗过渡层(该过渡层含Ge外延种子层)。再在同一设备内,降低温度至600摄氏度,形成约200nm的锗层。再将温度升至825摄氏度,同时通入氢气退火120分钟,以提高锗表面的平整度,利于后续的键合。这样获得了第一复合体。
(2)对第一复合体进行氢离子注入,注入剂量为5×1016/cm2,注入深度为120nm。
(3)以另一片12英寸硅抛光片为衬底,经1000摄氏度热氧化在衬底表面形成10nm厚的SiO2绝缘层。将第一复合体与衬底键合,获得第二复合体(包含基底/锗过渡层/锗层/SiO2绝缘层/Si衬底)。其中,SiO2绝缘层与锗层相接触。
(4)在650摄氏度氮气氛下退火1小时,在氢离子注入的位置实现智能剥离,获得第三复合体(包含Si基底/锗过渡层/剩余锗层)和GeOI结构(包含Si衬底/SiO2绝缘层/锗层)。对所获得的GeOI结构在氢气氛下825摄氏度退火120分钟,提高锗表面平整度。
实施例二
(1)利用减压化学气相沉积技术,SiH4和GeH4作为气源,以12英寸的硅抛光片为基底,首先外延形成锗过渡层,外延时基底温度先为400摄氏度30分钟,形成约30nm厚的Ge外延种子层并控制穿通位错密度,然后升高温度至750摄氏度,形成约1.5微米厚的锗过渡层(该过渡层含Ge外延种子层)。将温度升至825摄氏度,同时通入氢气退火120分钟,以提高锗过渡层表面的平整度,利于后续的键合。在同一设备内,降低温度至500摄氏度,形成20nm厚的Si0.3Ge0.7应变层。再在同一设备内,500摄氏度,形成约50nm的锗层。这样获得了第一复合体。
(2)对第一复合体进行氢离子注入,注入剂量为2×1016/cm2,注入深度为70nm。
(3)以另一片12英寸硅抛光片为衬底,经1000摄氏度热氧化在衬底表面形成10nm厚的SiO2绝缘层。将第一复合体与衬底键合,获得第二复合体(包含基底/锗过渡层/Si0.3Ge0.7应变层/锗层/SiO2绝缘层/Si衬底)。其中,SiO2绝缘层与锗层相接触。
(4)在650摄氏度氮气氛下退火1小时,在Si0.3Ge0.7应变层中实现智能剥离,获得第三复合体(包含Si基底/锗过渡层/部分Si0.3Ge0.7应变层)和GeOI结构(包含Si衬底/SiO2绝缘层/锗层/残余Si0.3Ge0.7应变层)。对所获得的GeOI结构进行抛光清洗,去除残余Si0.3Ge0.7应变层;然后在氢气氛下825摄氏度退火120分钟,提高锗表面平整度。
实施例三
(1)利用减压化学气相沉积技术,SiH4和GeH4作为气源,以12英寸的硅抛光片为基底,首先外延形成锗过渡层,外延时基底温度先为400摄氏度30分钟,形成约30nm厚的Ge外延种子层并控制穿通位错密度,然后升高温度至750摄氏度,形成约1.5微米厚的锗过渡层(该过渡层含Ge外延种子层)。将温度升至825摄氏度,同时通入氢气退火120分钟,以提高锗过渡层表面的平整度,利于后续的键合。在同一设备内,降低温度至500摄氏度,形成20nm厚的Si0.3Ge0.7应变层。在同一设备内,500摄氏度下,形成约50nm的锗层。再在同一设备内,在500摄氏度下,形成约5nm厚的Si0.7Ge0.3作为第一钝化层。这样获得了第一复合体。
(2)对第一复合体进行氢离子注入,注入剂量为2×1016/cm2,注入深度为75nm。
(3)以另一片12英寸硅抛光片为衬底,经1000摄氏度热氧化在衬底表面形成10nm厚的SiO2绝缘层。将第一复合体与衬底键合,获得第二复合体(包含基底/锗过渡层/Si0.3Ge0.7应变层/锗层/Si0.7Ge0.3第一钝化层/SiO2绝缘层/Si衬底)。其中,SiO2绝缘层与第一层相接触。
(4)在300摄氏度下微波退火1小时,在Si0.3Ge0.7应变层中实现智能剥离,获得第三复合体(包含Si基底/锗过渡层/部分Si0.3Ge0.7应变层)和GeOI结构(包含Si衬底/SiO2绝缘层/Si0.7Ge0.3第一钝化层/锗层/残余Si0.3Ge0.7应变层)。对所获得的GeOI结构进行抛光清洗,提高所获得的GeOI结构表面平整度。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,在本发明中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (19)
1.一种制备GeOI结构的方法,其特征在于,包括:
(1)在基底的上表面依次形成锗过渡层和锗层,以便获得第一复合体;
(2)对所述第一复合体进行离子注入处理,所述注入的离子中含氢离子;
(3)将所述第一复合体与衬底进行键合处理,以便获得第二复合体,其中,所述衬底的上表面具有绝缘层,并且所述键合处理中所述绝缘层与所述锗层接触;以及
(4)对所述第二复合体进行剥离处理,以便分别获得第三复合体和所述GeOI结构。
2.根据权利要求1所述的方法,其特征在于,所述锗过渡层以及所述锗层分别独立地是通过外延生长形成的。
3.根据权利要求2所述的方法,其特征在于,所述锗过渡层是通过低温外延生长形成的。
4.根据权利要求1所述的方法,其特征在于,在步骤(1)中,形成所述锗层之前,预先在所述锗过渡层的上表面形成应变层;
任选地,所述应变层包括硅锗应变层、锗锡应变层和硅锗锡应变层中的一种或多种。
5.根据权利要求4所述的方法,其特征在于,所述应变层的厚度为2-50nm。
6.根据权利要求4所述的方法,其特征在于,在步骤(4)中,所述剥离处理是在所述应变层中进行的。
7.根据权利要求1所述的方法,其特征在于,所述衬底与所述基底分别独立地是由硅形成的。
8.根据权利要求1所述的方法,其特征在于,在步骤(1)中进一步包括:在所述锗层上表面形成第一钝化层;
任选地,所述第一钝化层由锗硅材料组成。
9.根据权利要求1所述的方法,其特征在于,进一步包括:在所述GeOI结构上表面形成第二钝化层。
10.根据权利要求1所述的方法,其特征在于,所述离子注入处理的注入剂量为:
0.5×1016/cm2~5×1016/cm2。
11.根据权利要求1或4所述的方法,其特征在于,所述离子注入处理时,所述第一复合体的温度为400-800摄氏度。
12.根据权利要求1所述的方法,其特征在于,所述锗过渡层的厚度不小于1微米。
13.根据权利要求1所述的方法,其特征在于,在所述GeOI结构中,所述锗层的厚度小于100nm。
14.根据权利要求1所述的方法,其特征在于,在步骤(1)之后,步骤(2)之前,预先对所述第一复合体的上表面进行抛光处理和/或退火处理;
任选地,所述退火处理是在含氢气气氛中以及800~900摄氏度的条件下进行的。
15.根据权利要求1所述的方法,其特征在于,所述剥离处理包括温度为500-700摄氏度的高温退火,或温度低于300摄氏度的微波退火。
16.根据权利要求1所述的方法,其特征在于,进一步包括:在步骤(4)之后,对获得的所述GeOI结构表面进行抛光处理和/或退火处理。
17.根据权利要求1所述的方法,其特征在于,进一步包括:
将所述第三复合体回收利用,返回至步骤(2)中进行离子注入处理;
任选地,在将所述第三复合体返回至步骤(2)之前,预先对所述第三复合体进行下列处理:
对所述第三复合体的上表面进行抛光处理和/或退火处理;和
在所述第三复合体的上表面形成所述锗层。
18.一种GeOI结构,其特征在于,所述GeOI结构是由权利要求1~17任一项所述的方法形成的。
19.根据权利要求18所述的GeOI结构,其特征在于,所述GeOI结构中所述锗层的直径不小于6英寸。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611053419.9A CN106531682A (zh) | 2016-11-24 | 2016-11-24 | GeOI结构以及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611053419.9A CN106531682A (zh) | 2016-11-24 | 2016-11-24 | GeOI结构以及制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106531682A true CN106531682A (zh) | 2017-03-22 |
Family
ID=58356993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611053419.9A Pending CN106531682A (zh) | 2016-11-24 | 2016-11-24 | GeOI结构以及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106531682A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113314397A (zh) * | 2021-04-16 | 2021-08-27 | 中国科学院微电子研究所 | 一种半导体衬底及半导体结构的制备方法 |
CN113314395A (zh) * | 2021-04-16 | 2021-08-27 | 中国科学院微电子研究所 | 一种半导体衬底及半导体结构的制备方法 |
CN113314394A (zh) * | 2021-04-16 | 2021-08-27 | 中国科学院微电子研究所 | 一种半导体衬底及半导体结构的制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050042842A1 (en) * | 2003-08-21 | 2005-02-24 | Ryan Lei | Germanium on insulator fabrication via epitaxial germanium bonding |
CN101292342A (zh) * | 2005-10-19 | 2008-10-22 | Soi科技公司 | 与衬底键合的锗层的处理 |
CN101325154A (zh) * | 2008-07-16 | 2008-12-17 | 中国科学院上海微系统与信息技术研究所 | 混合图形化单晶硅的绝缘层上锗结构、方法及应用 |
CN103943547A (zh) * | 2013-01-23 | 2014-07-23 | 中国科学院上海微系统与信息技术研究所 | 基于增强吸附来制备绝缘体上材料的方法 |
CN105140171A (zh) * | 2015-08-26 | 2015-12-09 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上材料的制备方法 |
-
2016
- 2016-11-24 CN CN201611053419.9A patent/CN106531682A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050042842A1 (en) * | 2003-08-21 | 2005-02-24 | Ryan Lei | Germanium on insulator fabrication via epitaxial germanium bonding |
CN101292342A (zh) * | 2005-10-19 | 2008-10-22 | Soi科技公司 | 与衬底键合的锗层的处理 |
CN101325154A (zh) * | 2008-07-16 | 2008-12-17 | 中国科学院上海微系统与信息技术研究所 | 混合图形化单晶硅的绝缘层上锗结构、方法及应用 |
CN103943547A (zh) * | 2013-01-23 | 2014-07-23 | 中国科学院上海微系统与信息技术研究所 | 基于增强吸附来制备绝缘体上材料的方法 |
CN105140171A (zh) * | 2015-08-26 | 2015-12-09 | 中国科学院上海微系统与信息技术研究所 | 一种绝缘体上材料的制备方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113314397A (zh) * | 2021-04-16 | 2021-08-27 | 中国科学院微电子研究所 | 一种半导体衬底及半导体结构的制备方法 |
CN113314395A (zh) * | 2021-04-16 | 2021-08-27 | 中国科学院微电子研究所 | 一种半导体衬底及半导体结构的制备方法 |
CN113314394A (zh) * | 2021-04-16 | 2021-08-27 | 中国科学院微电子研究所 | 一种半导体衬底及半导体结构的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4919316B2 (ja) | 層の移転を介してシリコン・オン・グラスを製造する方法 | |
TWI222106B (en) | Semiconductor substrate, field-effect transistor, and their production methods | |
TWI293478B (en) | Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device | |
CN105684132B (zh) | 缓和应力的无定形SiO2中间层 | |
CN102097298B (zh) | 薄soi器件的制造方法 | |
US20030003679A1 (en) | Creation of high mobility channels in thin-body SOI devices | |
CA2220600C (en) | Method of manufacturing semiconductor article | |
EP0843345A2 (en) | Method of manufacturing a semiconductor article | |
TW200418131A (en) | Strained semiconductor on insulator substrate and method of forming the same | |
WO2012125632A1 (en) | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures | |
US20150132923A1 (en) | Process for fabricating a heterostructure limiting the formation of defects | |
CN105140171B (zh) | 一种绝缘体上材料的制备方法 | |
TW200830551A (en) | Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator | |
CN103943547A (zh) | 基于增强吸附来制备绝缘体上材料的方法 | |
CN106531682A (zh) | GeOI结构以及制备方法 | |
CN109427538B (zh) | 一种异质结构的制备方法 | |
TWI699832B (zh) | 製造絕緣體覆矽鍺之方法 | |
CN106611740B (zh) | 衬底及其制造方法 | |
CN112018025A (zh) | Ⅲ-ⅴ族化合物半导体异质键合结构的制备方法 | |
CN1153283C (zh) | 以氧化铝为埋层的绝缘层上硅结构的衬底材料的制备方法 | |
CN106449663B (zh) | 绝缘体上半导体结构以及制备方法 | |
CN106449369B (zh) | 绝缘体上半导体结构以及制备方法 | |
CN103219275A (zh) | 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法 | |
CN106373871B (zh) | 半导体结构以及制备方法 | |
CN107785304B (zh) | 以氮化物薄膜为绝缘埋层的soi材料及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170322 |