CN102097298B - 薄soi器件的制造方法 - Google Patents
薄soi器件的制造方法 Download PDFInfo
- Publication number
- CN102097298B CN102097298B CN2010105466936A CN201010546693A CN102097298B CN 102097298 B CN102097298 B CN 102097298B CN 2010105466936 A CN2010105466936 A CN 2010105466936A CN 201010546693 A CN201010546693 A CN 201010546693A CN 102097298 B CN102097298 B CN 102097298B
- Authority
- CN
- China
- Prior art keywords
- layer
- etching stopping
- coating
- oxide skin
- stopping layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 81
- 239000010703 silicon Substances 0.000 claims abstract description 81
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims description 114
- 239000011248 coating agent Substances 0.000 claims description 69
- 238000000576 coating method Methods 0.000 claims description 69
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 26
- 229910052796 boron Inorganic materials 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 12
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 24
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 229920001296 polysiloxane Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 230000004992 fission Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Micromachines (AREA)
Abstract
本发明涉及一种薄SOI器件的制造方法，包括：通过下列步骤形成结构：a)在施主衬底上形成第一蚀刻停止层；b)在该第一蚀刻停止层上形成第二蚀刻停止层，其中该第二蚀刻停止层的材料不同于该第一蚀刻停止层的材料；c)在该第二蚀刻停止层上形成薄硅膜；以及将该结构键合到目标衬底；以及通过在该第一蚀刻停止层开始的分裂而分离该施主衬底。
Description
技术领域
本发明涉及薄SOI器件的制造，以及特别涉及通过增强的蚀刻停止(etch stop)技术制造双BOX结构。
背景技术
对于随机通道掺杂和短通道效应引起的阈值电压变化的问题的解决方案而言，完全耗尽型SOI器件在未来CMOS技术领域中是很有前景的候选技术。上述问题严重的阻碍了进一步的缩小比例(down-scaling)。可选的途径包括FinFET器件和极薄SOI(ETSOI)器件。本发明涉及改进后者的制造。
最近，使用Smart
工艺制造大多数的ETSOI晶片。这些晶片用于使具有晶体管的芯片操作于完全耗尽型的模式。对于最终的ETSOI器件的性能而言，薄硅膜的均匀性是很重要的。为了使薄硅膜得到满意的均匀性，将蚀刻停止层沉积在施主晶片上，以及薄硅膜在蚀刻停止层的顶上生长。在晶片转移过程中，通过例如埋入层，特别是埋入氧化物层(BOX)，施主晶片被键合到目标晶片。通过在施主晶片的硅衬底中开始分裂(splitting)或者在蚀刻停止层中开始分裂而得到分离(detachment)。在前一种的情况下，在蚀刻停止层上的剩余硅将被去除，并且蚀刻停止层随后也将被去除。当在蚀刻停止层执行分裂，避免了从施主晶片上去除剩余的硅的步骤。
如果提供掺杂硼的蚀刻停止层，可以容易的得到足够厚的蚀刻停止层，其允许精确控制在蚀刻停止层中开始的分裂的。但是，薄硅膜直接接触掺杂硼的蚀刻停止层的结果是一定量的硼掺杂质扩散进入薄硅膜，从而使ETSOI配置的质量下降。另一方面，如果使用硅锗(SiGe)层作为蚀刻停止层，松弛缺陷(relaxation defects)导致了硅锗层厚度的严重问题，这将引起硅锗蚀刻停止层中开始的分裂。这是由于足够高的蚀刻选择性需要相对高的锗(Ge)含量的事实。这样，在该情况下，必须在施主晶片的体衬底中执行分裂，并且无法避免在分离之后去除保留在蚀刻停止层的表面上的硅材料的上述步骤。另外，蚀刻剩余硅必然导致在转移到目标衬底的蚀刻停止层的边缘以及该蚀刻停止层下面的薄硅膜在某些情况下被过度蚀刻。
由于上述原因，本发明的目的是提供一种制造薄SOI器件的方法，其中蚀刻的问题可以得到缓解。
发明内容
通过这里公开的以薄硅膜制造SOI器件(结构、晶片)的方法实现上述的目的。根据本发明的一个方面，提供一种方法，包括：
通过下列步骤形成结构(配置)，包括：
a)在施主衬底上形成第一蚀刻停止层；
b)在第一蚀刻停止层上形成第二蚀刻停止层，其中第二蚀刻停止层的材料不同于第一蚀刻停止层的材料；
c)在第二蚀刻停止层上形成薄硅膜；以及
将该结构(配置)键合到目标衬底；以及
通过在第一蚀刻停止层开始分裂而分离施主衬底(即，第一蚀刻停止层分裂成两个部分，一部分保持与第二蚀刻停止层连接上，而另一部分保持与施主衬底连接)。
与现有技术相反，根据本发明的技术方案，提供了两个不同的蚀刻停止层，并且在其中一层蚀刻停止层的顶上生长硅膜，所述蚀刻停止层提供相对于薄硅膜的选择性蚀刻。从而，蚀刻停止层的其中之一(相对于薄硅膜的下面一个)在将包括施主衬底、蚀刻停止层和薄硅膜的堆叠键合到目标衬底(晶片)之后被用于分裂。该用于分裂的(第一)蚀刻停止层有利的包括硼，以及可以容易的形成(生长/沉积)为允许精确控制分裂的厚度。该具有薄特性的硅膜具有最大20nm(纳米)的厚度，特别是最大15nm的厚度，更特别的是最大10nm的厚度。可以用传统的方式执行将该结构(配置)键合到目标衬底上的步骤，还可以包括一些本领域已知的加热处理。
第一蚀刻停止层可以是掺杂硼的硅层。另外的(第二)蚀刻停止层有利的是可被薄硅层接受的任何掺杂质。第二蚀刻停止层可以是硅锗层，其可以包括例如优选的至少15％、至少20％或者25％的锗(Ge)。特别是，当第一蚀刻停止层中包括硼掺杂质时，作为防止硼扩散的扩散阻挡层的第二蚀刻停止层形成的厚度可以比第一蚀刻停止层更小。应当注意到的是，如果第一蚀刻停止层是掺杂硼的硅层，在晶片转移之后可以通过包括HF:HNO3的蚀刻剂将其蚀刻去除(该层的剩余材料可以被去除)。如果第二蚀刻停止层是硅锗层，在晶片转移之后，可以通过包括HF:H2O2(HF:H2O2:CH3COOH)的蚀刻剂将其蚀刻去除。
这样，根据本发明，在键合过程之后，可以避免由在用于分裂的第一蚀刻停止层中包括的例如硼掺杂质的掺杂质污染薄硅层。由于第二蚀刻停止层不用于分裂过程，其可以具有薄的厚度，从而可以避免一些加热处理之后的松弛缺陷。
另外，对于该硅膜中的硅，第一和第二蚀刻停止层都有利的显示出显著的蚀刻选择性。这样，在分裂之后去除残留在第一蚀刻停止层顶部的第二蚀刻停止层的材料的过程中，和在分裂过程之后去除第一蚀刻停止层的过程中，都不会引起薄硅膜的过度蚀刻，执行去除第一蚀刻停止层的过程是为了提供均匀的暴露的薄硅膜，以适于进一步制造可以包括生长材料层等的薄SOI器件(ETSOI器件)。由此，当薄硅层在施主衬底上生长时，仅通过外延的厚度均匀性的性能确定ETSOI晶片的薄硅层的厚度均匀性。
根据本发明的方法的一个示例，包括将离子注入用于分离过程的第一蚀刻停止层，以便形成弱化区域。在此情况下，分裂的步骤包括通过加热处理在弱化区域分裂。这样，可以可靠的控制施主衬底的分离。特别是，可以在Smart
过程中执行分裂过程。
可以通过在键合步骤之前在薄硅膜上形成埋入层，特别是埋入氧化物层，和/或通过在键合步骤之前在目标衬底上形成埋入层，特别是埋入氧化物层，而解决键合步骤。在形成埋入(氧化)层之后，施主衬底(加上蚀刻停止层和薄硅层)被键合到目标衬底。
在一些详细描述中，根据特定示例，本发明的方法包括：
在键合步骤之前，在薄硅膜上形成第一埋入氧化物层；
在键合步骤之前，在第一埋入氧化物层上形成包括硼掺杂质的硅包括层；
在键合步骤之前，在硅包括层上形成第二埋入氧化物层；以及
将第二埋入氧化物层键合到目标衬底。
可选的，在这样的配置中，可以通过如下的步骤实现键合：
在键合步骤之前，在薄硅膜上形成第一埋入氧化物层；
在键合步骤之前，在第一埋入氧化物层上形成包括硼掺杂质的硅包括层；
在键合步骤之前，在硅包括层上形成第二埋入氧化物层；以及
在目标衬底上形成第三埋入氧化物层。
随后，第二埋入氧化物层被键合到形成在目标衬底上的第三埋入氧化物层。
根据另一可选示例，本发明的方法包括如下步骤：
在键合步骤之前，在薄硅膜上形成第一埋入氧化物层；
在键合步骤之前，在目标衬底上形成第二埋入氧化物层；
在键合步骤之前，在第二埋入氧化物层上形成包括硼掺杂质的硅包括层；
在键合步骤之前，在硅包括层上形成第三埋入氧化物层；以及
将第一埋入氧化物层键合到第三埋入氧化物层。
在分离和去除第一蚀刻停止层的剩余材料以及去除第二蚀刻停止层之后，出现包括暴露的薄硅膜的双BOX结构。
上述硅包括层提供氧化层形成于其上的支撑，以及有利的具有类似于硅的功函。适当选择的硅包括层是例如非晶硅或多晶硅，或者非晶硅锗或多晶硅锗。
根据上述的所有的可选方案，可以得到可靠的键合，其后的步骤是在第一蚀刻停止层中分裂。此外，硼扩散阻挡层可以直接形成在硅包括层的上表面和/或下表面上，即在硅包括层和各自的埋入氧化物层之间。
通过上述的方法，对于制造ETSOI器件的薄硅膜在硅膜的厚度为例如最多20nm，特别是10nm，更特别是最多5nm的情况下，提供了前所未有的均匀性。
附图说明
参考附图描述本发明的另外的特征和优点。在说明书中，参考的附图用于说明本发明的优选实施例。应当理解，这样的实施例并不能完全涵盖本发明的保护范围。
图1示出了本发明的方法的示例，包括形成两个蚀刻停止层以及包括在一个蚀刻停止层上分裂的晶片转移。
图2示出了本发明的方法的另一示例，其中得到的双BOX配置包括在晶片转移之后得到的薄硅膜，该晶片转移包括在一个蚀刻停止层中的分裂。
图3示出了本发明的方法的另一示例，其中得到的双BOX配置包括在晶片转移之后得到的薄硅膜，该晶片转移包括在一个蚀刻停止层中的分裂。
具体实施方式
图1显示了在此披露的本发明的方法的示例，其中通过在两个所提供的蚀刻停止层的其中之一中开始的分裂过程而解决晶片的转移。如图1所示，在施主衬底1上生长第一蚀刻停止层2。在第一蚀刻停止层2的顶部上生长第二蚀刻停止层3。施主衬底1可以是公共的硅衬底。根据本示例，第一蚀刻停止层2包括掺杂硼的硅，或者由掺杂硼的硅构成，且第二蚀刻停止层3包括硅锗(SiGe)，或者由硅锗构成，特别是锗的含量大于20％。第二蚀刻停止层3足够薄，以基本上避免松弛缺陷。
在第二蚀刻停止层3的上(自由)表面上形成非常薄的硅膜4。要点是该层生长得尽可能的均匀。薄硅膜4的厚度可以介于几nm到20nm之间，特别是在5nm到15nm之间。
为了利于晶片转移，在薄硅膜4的顶部形成埋入氧化物层5。得到的结构经受晶片转移过程，转移到被另一埋入氧化物层7覆盖的目标衬底6上。目标衬底6可以由与施主衬底1相同的材料制成。在键合第一埋入氧化物层5和第二埋入氧化物层7得到埋入氧化物层8的过程完成之后，通过在第一蚀刻停止层2中开始的分裂而实现分离。可以通过任何已知的传统方法而开始分裂，例如包括合适的加热处理。例如，可以执行Smart
过程(参考以下描述内容)。由于在第一蚀刻停止层2中开始分裂，在分离之后，第一蚀刻停止层2的一些材料剩余在第二蚀刻停止层3的顶部。
为了得到薄硅膜4的自由表面，在第一蚀刻过程9中蚀刻第一蚀刻停止层2的剩余材料，所述薄硅膜4的自由表面用于制造半导体器件的后续步骤。该第一蚀刻过程9有利的相对于薄硅膜4具有高度的选择性，从而避免损坏。通过包括HF:HNO3的蚀刻剂可以实现去除。在第一蚀刻停止层2的剩余材料已经被完全去除以后，执行第二蚀刻过程10，以便从薄硅膜4的表面去除第二蚀刻停止层3。第二蚀刻过程10相对于薄硅膜4具有高度的选择性。为此，在硅锗层用于第二蚀刻停止层的情况下提供相对高的Ge含量(参考上文)。通过包括HF:H2O2(HF:H2O2:CH3COOH)的蚀刻剂可以实现第二蚀刻停止层3的去除。在去除第一蚀刻停止层2之后，如图1所示，得到包括目标结构6、埋入氧化物层8和薄硅膜4的所期望的ETSOI结构，所述埋入氧化物层8由第一埋入氧化物层5和第二埋入氧化物层7的键合而得到。
将参考图2描述本发明的方法的另一示例。与图1中所示的示例相似，第一蚀刻停止层2和第二蚀刻停止层3形成在施主衬底1上。在第一蚀刻停止层2中，通过离子注入，例如氢离子注入形成弱化层11。
薄硅膜4生长在第二蚀刻停止层3的顶部。第一埋入氧化物层5形成在薄硅膜4的顶部。与图1中所示的示例不同，第一埋入氧化物层5并不用于与生长在目标衬底6上的第二埋入氧化物层7键合。接下来，在第一埋入氧化物层5的顶部形成的多晶硅膜12掺杂有硼，例如硼浓度为几乘1018到几乘1019cm-3。在掺杂有硼的多晶硅膜12的顶部，形成第三埋入氧化物层13以解决与形成在目标衬底6上的第二埋入氧化物层7的键合。键合结果是组合的埋入氧化物层14包括键合的埋入氧化物层7和13。
通过在第一蚀刻停止层2开始的分裂而再次得到分离。特别是分裂发生在弱化层11。
如图2所示，在分离施主衬底1、去除第一蚀刻停止层2的剩余材料以及完全去除第二蚀刻停止层3之后，得到双BOX配置，依次包括目标衬底6、组合的BOX层14、掺杂有硼的多晶硅膜12、第一BOX层5和薄硅膜4。第一BOX层5和薄硅膜4都可以具有几十nm的厚度，特别是5nm到15nm的厚度。
如图3所示，可以可选的得到双BOX配置。在这个示例中，图2的层12和13不形成在施主晶片上，而是多晶硅膜12和另一埋入氧化物层13被形成在埋入氧化物层7上，而埋入氧化物层7形成在目标衬底6上。在键合埋入氧化物层5和13，通过在第一蚀刻停止层2中开始的分裂而进行的分离，去除第一蚀刻停止层2的剩余材料以及从薄硅膜4上去除第二蚀刻停止层3之后，得到双BOX配置，所述双BOX配置具有埋入氧化物层7和埋入氧化物层14，其中所述埋入氧化物层14是经过埋入氧化物层5和13的键合而得到的。
此外，在图2所示的示例中，在埋入氧化物层5和多晶硅膜12之间以及多晶硅膜12和埋入氧化物层13之间(图2)，或者在埋入氧化物层7和多晶硅膜12之间以及多晶硅膜12和埋入氧化物层13之间(图3)，可以分别优选的形成由Si3N4构成的薄的中间层。这样可以防止小的硼原子从掺杂的多晶硅膜12扩散到埋入氧化物层。
图1、2和3中作为结果得到的结构可以容易的用于基于ETSOI的微芯片的制造，特别是用于22nm及以下的技术的晶体管器件的制造。和现有技术相比，通过本发明所披露的方法得到薄硅膜可以具有前所未有的均匀性。
前面所讨论的所有的实施例都不是用于限制的目的，而是用于说明本发明的特征和优点的示例。需要理解的是，可以用不同的方式组合上述一些或所有的特征。
Claims (18)
1.一种薄SOI器件的制造方法，包括：
通过下列步骤形成结构：
a)在施主衬底(1)上形成第一蚀刻停止层(2)；
b)在所述第一蚀刻停止层(2)上形成第二蚀刻停止层(3)，其中所述第二蚀刻停止层(3)的材料不同于所述第一蚀刻停止层(2)的材料，所述第二蚀刻停止层(3)与所述第一蚀刻停止层(2)接触，并且所述第二蚀刻停止层(3)的厚度足够薄，以避免松弛效应；
c)在所述第二蚀刻停止层(3)上形成薄硅膜(4)，其中所述第一蚀刻停止层和所述第二蚀刻停止层提供相对于所述薄硅膜(4)的蚀刻选择性；以及
将所述结构键合到目标衬底(6)；以及
通过应用热处理在所述第一蚀刻停止层(2)中开始分裂而分离所述施主衬底(1)。
2.根据权利要求1所述的方法，进一步包括：
在分离所述施主衬底(1)之后，从所述第二蚀刻停止层(3)上去除所述第一蚀刻停止层(2)的剩余材料，以及
随后去除所述第二蚀刻停止层(3)。
3.根据权利要求1或2所述的方法，其中所述第一蚀刻停止层(2)包括掺杂硼的硅。
4.根据权利要求1所述的方法，其中所述第二蚀刻停止层(3)包括硅锗层。
5.根据权利要求4所述的方法，其中所述硅锗层包括至少15％的锗。
6.根据权利要求5所述的方法，其中所述硅锗层包括至少20％的锗。
7.根据权利要求1所述的方法，进一步包括向所述第一蚀刻停止层(2)中注入离子，以便形成弱化区域(11)以及其中分裂的步骤包括通过加热处理在所述弱化区域(11)分裂。
8.根据权利要求1所述的方法，其中所述第二蚀刻停止层(3)的厚度小于所述第一蚀刻停止层(2)的厚度。
9.根据权利要求1所述的方法，进一步包括在键合步骤之前在所述薄硅膜(4)上形成埋入层(5)，和/或在键合步骤之前在所述目标衬底(6)上形成埋入层(7)，以及其中通过所述薄硅膜(4)上的埋入层(5)和/或所述目标衬底(6)上的埋入层(7)进行键合。
10.根据权利要求9所述的方法，其中所述埋入层为埋入氧化物层。
11.根据权利要求1所述的方法，进一步包括：
在键合步骤之前，在所述薄硅膜(4)上形成第一埋入氧化物层(5)；
在键合步骤之前，在所述第一埋入氧化物层(5)上形成包括硼掺杂质的硅包括层(12)；
在键合步骤之前，在所述硅包括层(12)上形成第二埋入氧化物层(13)；以及
将所述第二埋入氧化物层(13)与所述目标衬底(6)键合。
12.根据权利要求1所述的方法，进一步包括：
在键合步骤之前，在所述薄硅膜(4)上形成第一埋入氧化物层(5)；
在键合步骤之前，在所述第一埋入氧化物层(5)上形成包括硼掺杂质的硅包括层(12)；
在键合步骤之前，在所述硅包括层(12)上形成第二埋入氧化物层(13)；
在键合步骤之前，在所述目标衬底(6)上形成第三埋入氧化物层(7)；以及
将所述第二埋入氧化物层(13)键合到在所述目标衬底(6)上形成的第三埋入氧化物层(7)。
13.根据权利要求11所述的方法，进一步包括：
在键合步骤之前，在所述薄硅膜(4)上形成第一埋入氧化物层(5)；
在键合步骤之前，在所述目标衬底(6)上形成第二埋入氧化物层(7)；
在键合步骤之前，在所述第二埋入氧化物层(7)上形成包括硼掺杂质的硅包括层(12)；
在键合步骤之前，在所述硅包括层(12)上形成第三埋入氧化物层(13)；以及
将所述第一埋入氧化物层(5)与所述第三埋入氧化物层(13)键合。
14.根据权利要求12所述的方法，进一步包括在所述第一埋入氧化物层(5)上和/或所述硅包括层(12)上形成硼扩散阻挡层。
15.根据权利要求12所述的方法，其中所述硅包括层(12)是非晶硅层或多晶硅层，或者是非晶硅锗层或多晶硅锗层。
16.根据权利要求12所述的方法，进一步包括在所述第二埋入氧化物层(7)上和/或所述硅包括层(12)上形成硼扩散阻挡层。
17.根据权利要求1所述的方法，其中形成的所述薄硅膜(4)的厚度为至多10nm。
18.根据权利要求17所述的方法，其中形成的所述薄硅膜(4)的厚度为至多5nm。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09290931.6 | 2009-12-11 | ||
| EP09290931.6A EP2333824B1 (en) | 2009-12-11 | 2009-12-11 | Manufacture of thin SOI devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102097298A CN102097298A (zh) | 2011-06-15 |
| CN102097298B true CN102097298B (zh) | 2013-11-06 |
Family
ID=42537799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010105466936A Active CN102097298B (zh) | 2009-12-11 | 2010-11-11 | 薄soi器件的制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8367521B2 (zh) |
| EP (1) | EP2333824B1 (zh) |
| JP (1) | JP5524817B2 (zh) |
| KR (1) | KR101154916B1 (zh) |
| CN (1) | CN102097298B (zh) |
| SG (1) | SG172526A1 (zh) |
| TW (1) | TWI420587B (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5412445B2 (ja) * | 2008-02-20 | 2014-02-12 | ソイテック | 酸化物溶解後の酸化 |
| FR2977073B1 (fr) * | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement |
| WO2013025748A1 (en) * | 2011-08-15 | 2013-02-21 | King Abdullah University Of Science And Technology | Method for producing mechanically flexible silicon substrate |
| US8486814B2 (en) * | 2011-07-21 | 2013-07-16 | International Business Machines Corporation | Wafer backside defectivity clean-up utilizing selective removal of substrate material |
| FR2974120A1 (fr) * | 2011-11-04 | 2012-10-19 | Soitec Silicon On Insulator | Solution de gravure chimique et procede de revelation de defauts utilisant cette solution |
| US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
| US9082698B1 (en) * | 2014-03-07 | 2015-07-14 | Globalfoundries Inc. | Methods to improve FinFet semiconductor device behavior using co-implantation under the channel region |
| US9570351B2 (en) | 2015-07-09 | 2017-02-14 | Hewlett Packard Enterprise Development Lp | Reusable semiconductor substrates |
| WO2017065692A1 (en) * | 2015-10-13 | 2017-04-20 | Nanyang Technological University | Method of manufacturing a germanium-on-insulator substrate |
| US11049797B2 (en) * | 2016-04-15 | 2021-06-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for manufacturing a semiconductor structure comprising a semiconductor device layer formed on a tem, porary substrate having a graded SiGe etch stop layer therebetween |
| FR3051596B1 (fr) | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
| US10326019B2 (en) * | 2016-09-26 | 2019-06-18 | International Business Machines Corporation | Fully-depleted CMOS transistors with U-shaped channel |
| CN106707715B (zh) * | 2017-01-11 | 2019-05-21 | 中国科学院长春光学精密机械与物理研究所 | 一种半导体器件及其制作方法 |
| US10403551B2 (en) * | 2017-11-08 | 2019-09-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source/drain features with an etch stop layer |
| FR3079346B1 (fr) * | 2018-03-26 | 2020-05-29 | Soitec | Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique |
| US10395974B1 (en) * | 2018-04-25 | 2019-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a thin semiconductor-on-insulator (SOI) substrate |
| CN108550585A (zh) * | 2018-05-18 | 2018-09-18 | 上海华虹宏力半导体制造有限公司 | Soi晶圆的制备方法 |
| US11456204B1 (en) * | 2021-04-04 | 2022-09-27 | Alexander Yuri Usenko | Silicon-on-insulator wafer and low temperature method to make thereof |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| US5705421A (en) * | 1994-11-24 | 1998-01-06 | Sony Corporation | A SOI substrate fabricating method |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4601779A (en) * | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| US5498290A (en) | 1993-08-27 | 1996-03-12 | Hughes Aircraft Company | Confinement of secondary electrons in plasma ion processing |
| JPH11111839A (ja) * | 1997-10-01 | 1999-04-23 | Denso Corp | 半導体基板およびその製造方法 |
| US6689211B1 (en) * | 1999-04-09 | 2004-02-10 | Massachusetts Institute Of Technology | Etch stop layer system |
| US6323108B1 (en) | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| WO2002082514A1 (en) * | 2001-04-04 | 2002-10-17 | Massachusetts Institute Of Technology | A method for semiconductor device fabrication |
| JP2003324199A (ja) * | 2002-05-01 | 2003-11-14 | Sony Corp | 半導体装置の製造方法 |
| CN100483666C (zh) * | 2003-01-07 | 2009-04-29 | S.O.I.Tec绝缘体上硅技术公司 | 施主晶片以及重复利用晶片的方法和剥离有用层的方法 |
| US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
| JP5128761B2 (ja) * | 2005-05-19 | 2013-01-23 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| KR100873299B1 (ko) * | 2007-08-20 | 2008-12-11 | 주식회사 실트론 | Ｓｓｏｉ 기판의 제조방법 |
-
2009
- 2009-12-11 EP EP09290931.6A patent/EP2333824B1/en active Active
-
2010
- 2010-10-13 SG SG2010075190A patent/SG172526A1/en unknown
- 2010-10-13 TW TW099134935A patent/TWI420587B/zh active
- 2010-11-11 CN CN2010105466936A patent/CN102097298B/zh active Active
- 2010-11-25 KR KR1020100118007A patent/KR101154916B1/ko active IP Right Grant
- 2010-11-30 US US12/956,547 patent/US8367521B2/en active Active
- 2010-12-13 JP JP2010277405A patent/JP5524817B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| US5705421A (en) * | 1994-11-24 | 1998-01-06 | Sony Corporation | A SOI substrate fabricating method |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201123292A (en) | 2011-07-01 |
| JP5524817B2 (ja) | 2014-06-18 |
| KR101154916B1 (ko) | 2012-06-13 |
| SG172526A1 (en) | 2011-07-28 |
| EP2333824A1 (en) | 2011-06-15 |
| KR20110066853A (ko) | 2011-06-17 |
| EP2333824B1 (en) | 2014-04-16 |
| JP2011124581A (ja) | 2011-06-23 |
| TWI420587B (zh) | 2013-12-21 |
| US20110140230A1 (en) | 2011-06-16 |
| US8367521B2 (en) | 2013-02-05 |
| CN102097298A (zh) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102097298B (zh) | 薄soi器件的制造方法 | |
| CN100356525C (zh) | 应变finFET及其制造方法 | |
| US7928436B2 (en) | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods | |
| TWI222111B (en) | Strained Si based layer made by UHV-CVD, and devices therein | |
| US7601614B2 (en) | Manufacturing method of silicon on insulator wafer | |
| CN106611739B (zh) | 衬底及其制造方法 | |
| TW201115734A (en) | Nanowire mesh FET with multiple threshold voltages | |
| TWI711118B (zh) | 用於製作應變式絕緣體上半導體底材之方法 | |
| US11764054B2 (en) | Methods of forming SOI substrates | |
| TW200418105A (en) | SOI structure with recess resistant buried insulator and manufacture method thereof | |
| US7276430B2 (en) | Manufacturing method of silicon on insulator wafer | |
| KR100596093B1 (ko) | 에스오아이 웨이퍼의 제조 방법 | |
| CN106531682A (zh) | GeOI结构以及制备方法 | |
| US9209022B2 (en) | Semiconductor structure including laterally disposed layers having different crystal orientations and method of fabricating the same | |
| KR100704146B1 (ko) | Ｓｏｉ 기판의 제조방법 | |
| CN111834286A (zh) | 半导体绝缘衬底、晶体管及其制备方法 | |
| KR100609367B1 (ko) | Ｓｏｉ 기판의 제조방법 | |
| KR100609382B1 (ko) | Ｓｏｉ 기판의 제조방법 | |
| US20180277439A1 (en) | Method to form hybrid sige fin | |
| JPH10209271A (ja) | 張り合わせｓｏｉ基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SOITEC SILICON ON INSULATOR Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES |
|
| CP01 | Change in the name or title of a patent holder |
Address after: French Bernini Patentee after: SOITEC S.A. Address before: French Bernini Patentee before: S.O.J. Tec Silicon on Insulator Technologies |