KR101154916B1 - 박막 에스오아이 장치의 제조 방법 - Google Patents
박막 에스오아이 장치의 제조 방법 Download PDFInfo
- Publication number
- KR101154916B1 KR101154916B1 KR1020100118007A KR20100118007A KR101154916B1 KR 101154916 B1 KR101154916 B1 KR 101154916B1 KR 1020100118007 A KR1020100118007 A KR 1020100118007A KR 20100118007 A KR20100118007 A KR 20100118007A KR 101154916 B1 KR101154916 B1 KR 101154916B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etch stop
- stop layer
- forming
- buried oxide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 83
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 83
- 239000010703 silicon Substances 0.000 claims abstract description 83
- 239000010408 film Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 239000010409 thin film Substances 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 23
- 229910052796 boron Inorganic materials 0.000 claims description 22
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 20
- 238000012546 transfer Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000000926 separation method Methods 0.000 description 5
- 239000003518 caustics Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229920006268 silicone film Polymers 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Micromachines (AREA)
Abstract
본 발명은 a)도너 기판(1) 상에 제 1 식각 정지층(2)을 형성하는 서브단계, b)상기 제 1 식각 정지층(2)의 물질과 상이한 물질의 제 2 식각 정지층(3)을 상기 제 1 식각 정지층(2) 상에 형성하는 서브단계, c)상기 제 2 식각 정지층(3) 상에 박막 실리콘 필름(4)을 형성하는 서브단계들에 의하여 구조물을 형성하는 단계, 상기 구조물을 타겟 기판(6)에 접합하는 단계 및 상기 제 1 식각 정지층(2) 내에서 시작되는 스플리팅(splitting)에 의하여 상기 도너 기판(1)을 분리하는 단계를 포함하는 방법에 관한 것이다.
Description
본 발명은 박막 SOI 장치의 제조 방법에 관한 것으로, 특히 향상된 식각 정지 기술(etch stop technique)에 의한 이중 BOX(buried oxide layer)의 제조 방법에 관한 것이다.
완전 공핍형(fully depleted) SOI 장치는, 랜덤 채널 도핑 및 숏-채널 효과로부터 야기되는 문턱치 전압(threshold voltage)의 변동성 문제의 해결책에 대한 장래 CMOS 기술의 유력한 후보이다. 이러한 문제점들은 집적화에 있어서 해결하기 어려운 장애들이다. 대체적인(alternative) 방안은 FinFET 장치나 초박막 SOI(extremely thin SOI, ETSOI) 장치를 포함한다. 본 발명은 후자의 제조 방법의 향상에 관한 것이다.
최근, 대부분의 ETSOI 웨이퍼는 Smart Cutⓡ 공정을 이용하여 제조된다. 그러한 웨이퍼는 완전공핍형 모드에서 작동되는 트랜지스터를 장착한 칩을 제조하는데 이용된다. 박막 실리콘 필름의 단일성은 ETSOI 장치 결과물의 성능에 있어서 중요한 요소이다. 박막 실리콘 필름의 단일성을 충족시키기 위하여, 도너 웨이퍼 상에 식각 정지층이 증착되며 식각 정지 층의 상부로부터 박막 실리콘 필름이 성장된다. 웨이퍼 전송(transfrer) 공정 중, 도너-웨이퍼는 예를 들어 매립층, 특히 BOX에 의하여 타겟(target) 웨이퍼에 접합된다. 분리(detachment)는 도너 웨이퍼의 실리콘 기판 내에서 시작되는 스플리팅(splitting) 또는 식각 정지층 내에서 시작되는 스플리팅에 의하여 구현된다. 전자의 경우에서, 식각 정지층 위의 잔류 실리콘은 제거되며, 이후 식각 정지층 또한 제거된다. 스플리팅이 식각 정지층 내에서 형성되는 경우, 도너 웨이퍼로부터의 잔류 실리콘의 제거는 생략된다.
보론(boron)-도핑된 식각 정지층이 제공되는 경우, 식각 정지층 내에서 시작되는 스플리팅을 정교하게 제어하는 충분히 두꺼운 시각 정지층이 용이하게 얻어질 수 있다. 하지만, 박막 실리콘 필름의 보론-도핑된 식각 정지층에의 직접 접촉은, 보론 도펀트가 박막 실리콘 내부로 확산되어 ETSOI 성능의 질을 열화시킬 수 있다. 반면에, SiGe층이 식각 정지층으로 이용되는 경우, 완화 결함(relaxation defect)은 SiGe 식각 정지층 내에서 시작되는 스플리팅을 가능하게 하는 SiGe층의 두께에 대하여 중대한 문제점을 유발시킨다. 이러한 문제점은 충분히 높은 식각 선택비를 제공하기 위하여 상대적으로 높은 Ge 농도가 요구되는 사실에서부터 기인한다. 그러므로, 이러한 경우 스플리팅은 도너 웨이퍼의 벌크 기판 내에서 수행되어야하며, 상술한 분리 이후의 식각 정지층의 표면 상에 잔류하는 실리콘 물질의 제거 과정이 생략될 수 없다. 더욱이, 잔류 실리콘 식각의 필연적 결과물은 타겟 기판으로 전송되는 식각 정지층의 에지 또는 아래에서, 박막 실리콘의 언더-식각(under-etching)이다.
상술한 바와 같이, 본 발명의 목적은 식각 문제가 완화된 박막 SOI 장치의 제조 방법을 제공하는 것이다.
상술한 목적은 여기에서 개시되는 박막 실리콘 필름을 포함하는 SOI 장치(구조물, 웨이퍼)의 제조에 대한 방법으로 구현된다. 청구항 1에 따라, 제공되는 방법은 하기의 단계들을 포함한다.
하기의 서브단계들에 의한 구조물을 형성하는 단계
a)도너 기판(1) 상에 제 1 식각 정지층(2)을 형성하는 서브단계;
b)제 1 식각 정지층(2)의 물질과 상이한 물질의 제 2 식각 정지층(3)을 제 1 식각 정지층(2) 상에 형성하는 서브단계;
c)제 2 식각 정지층(3) 상에 박막 실리콘 필름(4)을 형성하는 서브단계;
구조물을 타겟 기판(6)에 접합하는 단계; 및
제 1 식각 정지층(2) 내에서 시작되는 스플리팅(splitting)에 의하여 도너 기판(1)을 분리하는 단계(즉, 제 1 식각 정지층이 두 개의 부분으로 스플리팅되며, 그 중 하나는 제 2 식각 정지층에 접합을 유지하는 반면, 다른 하나는 도너 기판에 접합된다).
종래기술과는 대조적으로, 본 발명에 따르면 두 개의 상이한 식각 정지층이 제공되며, 실리콘 필름은 식각 정지층들 중 하나의 위에서 성장하며, 식각 정지층들은 박막 실리콘층에 대하여 식각 선택비를 제공한다. 이에 따라, 식각 정지층들 중 하나(박막 실리콘 필름에 대하여 낮은 식각비를 가지는)는, 도너 기판, 식각 정지층들 및 박막 실리콘 필름을 포함하는 스택(stack)을 타겟 기판(웨이퍼)에 접합시킨 이후에 스플리팅에 이용된다. 이러한(제 1) 유용하게 스플리팅에 이용되는 식각 정지층은 보론을 포함하며, 정교하게 제어가능한 스플리팅을 가능하게 하는 두께로 용이하게 형성(성장/증착)될 수 있다. 실리콘 필름은 최대한 20nm, 특히 15nm, 더욱 특별히는 10nm의 두께를 가지는 박막 특성을 충족시킨다. 구조물(구조)를 타겟 기판에 접합시키는 단계는 종래의 방식으로 수행될 수 있으며, 공지된 소정의 열처리를 포함할 수 있다.
제 1 식각 정지층은 보론 도핑된 실리콘층일 수 있다. 여타의(제 2) 식각 정지층은 유용하게는 박막 실리콘층이 수용가능한 도펀트라면 제한이 없다. 제 2 식각 정지층은, 예를 들어 적어도 15% 바람직하게는 적어도 20% 또는 25%의 Ge를 포함하는 SiGe층일 수 있다. 특히, 제 1 식각 정지층 내부에 보론 도펀트가 포함된 경우, 보론에 대한 확산 장벽층으로 이용될 수 있는 제 2 식각 정지층은, 제 1 식각 정지층에 비하여 작은 두께로 형성될 수 있다. 제 1 식각 정지층이 보론 도핑된 실리콘층인 경우, 제 1 식각 정지층은 HF:HNO3를 포함하는 부식제에 의한 식각에 의한 웨이퍼 전송 이후 제거될 수 있다(제 1 식각 정지층의 잔유물이 제거될 수 있다). 제 2 식각 정지층이 SiGe층인 경우, HF:H2O2(HF:H2O2:CH3COOH)를 포함하는 부식제에 의한 식각에 웨이퍼 전송 이후, 제 2 식각 정지층이 제거될 수 있다.
그러므로, 본 발명에 따르면, 접합 공정 이후의 스플리팅에 이용되는 제 1 식각 정지층 내에 포함된, 예를 들어 보론 도펀트와 같은 도펀트에 의한 박막 실리콘층의 오염이 예방될 수 있다. 제 2 식각 정지층이 스플리팅 공정에 이용되지 않기 때문에, 제 2 식각 정지층은 소정의 열처리 이후 완화 결함을 피할 수 있는 작은 두께로 형성될 수 있다.
또한, 제 1 식각 정지층 및 제 2 식각 정지층 양자는 유용하게는 실리콘 필름의 실리콘에 대하여 높은 식각 선택비를 가진다. 그러므로, 물질층의 성장 단계 등과 같은 박막 SOI 장치(ETSOI 장치)의 차후 제조를 위한 적절한 단일 노출된 박막 실리콘 필름을 제공하기 위하여 수행되는 스플리팅 공정 이후, 제 1 식각 정지층 상의 잔류하는 제 2 식각 정지층을 제거하며 제 1 식각 정지층을 제거하는 경우에 있어, 박막 실리콘 필름의 언더-식각(under-etching)이 유발되지 않는다. 그러므로, ETSOI 웨이퍼의 박막 실리콘 층의 두께의 단일성은 박막 실리콘층이 도너 기판 상에 성장하는 때의 에피택시(epitaxy)의 두께 단일성 성능에 의하여서만 정의된다.
본 발명의 예에 따른 방법은, 약화된 영역을 형성하기 위한 스플리팅 공정에 이용되는 제 1 식각 정지층내로 이온을 임플란트 시키는 단계를 포함한다. 이러한 경우, 스플리팅 단계는 열처리에 의하여 약화된 영역에서 스플리팅하는 단계를 포함한다. 그러므로, 도너 기판의 전송은 용이하게 제어될 수 있다. 특히, 스플리팅 작업은 Smart Cutⓡ 공정 내에서 수행될 수 있다.
접합 작업은, 본딩 과정 및 매립층 형성 과정 중 적어도 하나 이전에 박막 실리콘 필름 상에 매립층, 특히 매립 산화층을 접합 과정 이전에 타겟 기판 상에 형성시킴에 따라 수행될 수 있다. 매립(산화)층(들)의 형성 이후, 도너 기판(식각 정지층 및 박막 실리콘층을 더 포함)은 타겟 기판에 접합된다.
더욱 상세하게는 본 발명의 특정한 예에 따른 방법은,
접합 단계 이전에, 박막 실리콘 필름 상에 제 1 매립 산화층을 형성하는 단계;
접합 단계 이전에, 제 1 매립 산화층 상에 보론 도펀트를 포함하는 실리콘 포함층을 형성하는 단계;
접합 단계 이전에, 실리콘 포함층 상에 제 2 매립 산화층을 형성하는 단계; 및
타겟 기판에 제 2 매립 산화층을 접합하는 단계;를 포함한다.
대체적으로(alternatively), 이러한 접합 구조는,
접합 단계 이전에, 박막 실리콘 상에 제 1 매립 산화층을 형성하는 단계;
접합 단계 이전에, 제 1 매립 산화층 상에 보론 도펀트를 포함하는 실리콘 포함층을 형성하는 단계;
접합 단계 이전에, 실리콘 포함층 상에 제 2 매립 산화층을 형성하는 단계; 및
타겟 기판 상에 제 3 매립 산화층을 형성하는 단계;에 의하여 형성될 수 있다.
차후에, 제 2 매립 산화층은, 타겟 기판 상에 형성된 제 3 매립 산화층에 접합된다.
또 다른 대체 예에 따른 방법은,
접합 단계 이전에, 박막 실리콘 필름 상에 제 1 매립 산화층을 형성하는 단계;
접합 단계 이전에, 타겟 기판 상에 제 2 매립 산화층을 형성하는 단계;
접합 단계 이전에, 상기 제 2 매립 산화층 상에 보론 도펀트를 포함하는 실리콘 포함층을 형성하는 단계;
접합 단계 이전에, 실리콘 포함층 상에 제 3 매립 산화층을 형성하는 단계; 및
제 3 매립 산화층에 제 1 매립 산화층을 접합하는 단계;를 포함한다.
전송 및 제 1 식각 정지층의 잔류 물질의 제거 및 제 2 식각 정지층의 제거 이후, 노출된 박막 실리콘 필름을 포함하는 이중 BOX 구조가 형성된다.
상술한 실리콘 포함층은 실리콘 포함층 상에 형성된 산화층에 지지구조를 제공하며, 유용하게는 실리콘과 유사한 작동 기능을 가진다. 실리콘 포함층에 대한 적절한 선택은 예를 들어 비결정질 또는 다결정질 실리콘 또는 비결정질 또는 다결정질 SiGe일 수 있다.
상술한 모든 대체 예들에 따라, 신뢰할 수 있는 접합 과정이 수행될 수 있으며, 이는 제 1 식각 정지층 내의 스플리팅 과정에 뒤따를 수 있다. 더욱이, 보론 확산 장벽층이, 직접적으로 실리콘 포함층의 상부 및 하부 중 적어도 하나의 표면 상에, 즉 실리콘 포함층 및 각각의 매립 산화층들 사이에 형성될 수 있다.
상술한 방법들에 따라, ETSOI 장치의 제조를 위한 박막 실리콘 필름의 예를 들어 최대 20nm, 특히 10nm, 5nm 등의 두께의 유래없는 단일성이 얻어진다.
본 발명의 추가적인 특징 및 장점은 첨부된 도면과 관련하여 설명될 것이다. 설명에서, 도면 식별 부호가 본 발명의 바람직한 실시 예들을 설명하기 위한 첨부된 도면에 부여된다. 이러한 실시 예들은 본 발명의 모든 사상을 나타내는 것은 아니다.
도 1은 두 개의 식각 정지층의 형성을 포함하는 방법 및 식각 정지층들 중 하나의 스플리팅을 포함하는 웨이퍼 전송을 설명한다.
도 2는, 식각 정지층들 중 하나 내부에서의 스플리팅을 포함하는 웨이퍼 전송 이후 얻어지는 박막 실리콘 필름을 포함하는 이중 BOX 구조가 얻어지는 다른 실시 예를 설명한다.
도 3은 식각 정지층들 중 하나 내부에서의 스플리팅을 포함하는 웨이퍼 전송 이후 얻어지는 박막 실리콘 필름을 포함하는 이중 BOX 구조가 얻어지는 다른 실시 예를 설명한다.
도 1은 두 개의 식각 정지층의 형성을 포함하는 방법 및 식각 정지층들 중 하나의 스플리팅을 포함하는 웨이퍼 전송을 설명한다.
도 2는, 식각 정지층들 중 하나 내부에서의 스플리팅을 포함하는 웨이퍼 전송 이후 얻어지는 박막 실리콘 필름을 포함하는 이중 BOX 구조가 얻어지는 다른 실시 예를 설명한다.
도 3은 식각 정지층들 중 하나 내부에서의 스플리팅을 포함하는 웨이퍼 전송 이후 얻어지는 박막 실리콘 필름을 포함하는 이중 BOX 구조가 얻어지는 다른 실시 예를 설명한다.
도 1은 두 개의 마련된 식각 정지층 중 하나 내에서 시작되는 스플리팅 공정에 의하여 웨이퍼 전송이 수행되는 방법의 개시된 예를 도시한다. 도 1에 도시된 바와 같이, 제 1 식각 정지층(2)은 도너 기판(1) 상에서 성장된다. 제 2 식각 정지층(3)은 제 1 식각 정지층(2)의 상부에서 성장된다. 도너 기판(1)은 일반적인 실리콘 기판일 수 있다. 본 발명에 따르면, 제 1 식각 정지층(2)은 보론 도핑된 실리콘으로 구성되거나 보론 도핑된 실리콘을 포함할 수 있으며, 제 2 식각 정지층(3)은 SiGe, 특히 Ge의 함량이 20%를 넘는 SiGe에 의하여 구성되거나, SiGe을 포함할 수 있다. 제 2 식각 정지층(3)은 근본적으로 완화 결함을 회피할 수 있도록 충분히 박막이어야 한다.
초박막 실리콘 필름(4)이 제 2 식각 정지층(3)의 상부 표면(자유표면) 위에 형성된다. 초박막층 실리콘 필름(4)이 가능한 단일하게 성장하는 것이 중요하다. 박막 실리콘 필름(4)의 두께는 수 nm 내지 20nm이며, 특히 5nm 내지 15nm이다.
웨이퍼 전송을 수행하기 위하여, 매립 산화층(5)이 박막 실리콘 필름(4)의 상부에 형성된다. 결과물 구조는 또 다른 매립 산화층(7)에 의하여 덮인 타겟 기판(6)으로의 웨이퍼 전송 공정을 거친다. 타겟 기판(6)은 도너 기판(1)과 동일한 물질로 형성될 수 있다. 분리는, 제 1 매립 산화층(5) 및 제 2 매립 산화층(7)을 접합하여 매립 산화층(8)이 형성된 이후 제 1 식각 정지층(2) 내에서 시작되는 스플리팅에 의하여 구현된다.
스플리팅은 공지된 종래의 방법, 예를 들어 적절한 열 처리를 포함하는 방법에 의하여 시작될 수 있다. 예를 들어 Smart Cutⓡ 공정이 수행될 수 있다(이에 대하여서는 후술한다). 스플리팅이 제 1 식각 정지층(2) 내에서 시작되기 때문에, 분리 이후 제 1 식각 정지층(2)의 소정의 물질이 제 2 식각 정지층(3) 상에 잔류한다.
반도체 장치 제조의 차후 과정을 위하여 제공되는 박막 실리콘 필름(4)의 자유 표면을 형성시키기 위하여, 제 1 식각 정지층(2)의 잔류 물질은 제 1 시각 공정(9)에서 식각된다. 제 1 식각 공정(9)은 충격을 피하기 위하여 박막 실리콘 필름(4)에 대하여 고선택 식각이다. 제거는 HF:HNO3을 포함하는 부식제에 의하여 수행될 수 있다. 제 1 식각 정지층(2)의 잔류 물질이 완전하게 제거된 이후, 제 2 식각 공정(10)이 박막 실리콘 필름(4)의 표면으로부터 제 2 식각 정지층을 제거하기 위하여 수행된다. 제 2 식각 공정(10)은 박막 실리콘 필름(4)에 대하여 고선택이다. 이러한 이유로, 제 2 식각 정지층으로 이용되는 SiGe층의 경우에 있어서 상대적으로 Ge 고함량 물질이 제공된다. 제 2 식각 정지층(3)의 제거는 HF:H2O2(HF:H2O2:CH3CHOOH)를 포함하는 부식제에 의하여 수행된다. 제 1 식각 정지층(2)의 제거 이후, 타겟 기판(6), 제 1 매립 산화층(5) 및 제 2 매립 산화층(7)의 접합으로부터 형성되는 매립 산화층(8) 및 박막 실리콘 필름(4)을 포함하는 ETSOI 구조가 도 1에 도시된 바와 같이 형성된다.
본 방법의 다른 실시 예는 도 2와 관련되어 설명된다. 도 1에서 도시된 예와 유사하게, 제 1 식각 정지층(2) 및 제 2 식각 정지층(3)은 도너 기판(1) 상에 형성된다. 제 1 식각 정지층(2) 내에서, 약화된층(weakend layer)(11)이 예를 들어 수소 이온과 같은 이온 임플란테이션(implatation)에 의하여 형성된다.
박막 실리콘 필름(4)은 제 2 식각 정지층(3) 위에서 성장된다. 제 1 매립 산화층(5)은 박막 실리콘 필름(4) 위에 형성된다. 도 1에서 도시된 예와는 상이하게, 제 1 매립 산화층(5)은, 타겟 기판(6) 상에서 성장되는 제 2 매립 산화층(7)과 접합하는데 이용되지 않는다. 이후, 예를 들어 1018 내지 1019 cm-3의 농도의 보론으로 도핑된 다결정질 실리콘 필름(12)이 제 1 매립 산화층(5) 위에 형성된다. 보론으로 도핑된 다결정질 실리콘 필름(12) 위에는, 제 3 매립 산화층(13)이 형성되어 타겟 웨이퍼(6) 상에 형성된 제 2 매립 산화층(7)에 접합된다. 접합은, 접합된 매립 산화층들(7,13)을 포함하는 혼합 매립 산화층(14)을 야기한다.
분리는 다시 제 1 식각 정지층(2) 내에서 시작되는 스플리팅에 의하여 수행된다. 특히, 스플리팅은 약화된층(11)에서 발생한다.
도 2에 도시된 바와 같이, 도너 기판(1)의 분리와 제 1 식각 정지층(2)의 잔유 물질의 제거와 제 2 식각 정지층(3)의 완전한 제거 이후, 타겟 기판(6), 혼합 BOX층(14), 보론으로 도핑된 다결정질 실리콘 필름(12), 제 1 BOX층(5) 및 박막 실리콘 필름(4)을 순서대로 포함하는 이중(double) BOX 구조가 얻어진다. 제 1 BOX층(5) 및 박막 실리콘 필름(4) 양자는 수십 nm, 특히 5nm 내지 15nm의 두께를 가진다.
이중 BOX 구조는 대체적으로는(alternatively) 도 3에 설명된 방법에 의하여 얻어질 수 있다. 이 예에서, 도 2의 층(12,13)은 도너 기판 상에 형성되지 않으며, 대신 다결정질 실리콘 필름(12) 및 여타의 매립 산화층(13)이 타겟 기판(6) 상에 형성된 다결정질 실리콘 필름(7) 상에 형성된다. 매립 산화층(5,13)이 접합, 제 1 식각 정지층(2) 내에서 시작되는 스플리팅에 의한 분리 및 박막 실리콘 필름(4)으로부터 제 1 식각 정지층(2) 및 제 2 식각 정지층(3)의 잔유 물질을 제거 이후, 매립 산화층(7) 및 두 개의 매립 산화층들(5,13)의 접합으로부터 생성된 매립 산화층(14)을 포함하는 BOX 구조가 얻어진다.
또한, 도 2에서 도시된 예에서, 바람직하게는 Si3N4로 구성된 박막 개입층을 매립 산화층(5)과 다결정질 실리콘 필름(12) 사이 및 다결정질 실리콘 필름(12)과 매립 산화층(13) 사이에 형성시키거나(도 2), 매립 산화층(7)과 다결정질 실리콘 필름(12) 및 다결정질 실리콘 필름(12)과 매립 산화층(13) 사이에 각각 형성시킨다(도 3). 이에 따라, 도핑된 다결정질 실리콘 필름(12)으로부터의 미세 보론 원자의 매립 산화층으로의 확산이 방지될 수 있다.
도 1,2 및 3에 도시된 결과물 구조는 ETSOI에 기초하는 마이크로칩에 용이하게 이용될 수 있으며, 특히 22nm 이하의 트랜지스터 장치의 제조에 이용될 수 있다. 종래 기술과 비교하여, 여기에서 개시된 방법에 의하여 전례없는 박막 실리콘 필름의 단일성이 얻어질 수 있다.
상술한 실시 예들은 한정적인 의도가 아니며, 본 발명의 특징 및 장점을 설명하기 위한 예시들이다. 상술한 특징들의 일부 또는 전부들은 또 다른 방법으로 조합될 수 있다.
Claims (15)
- 하기의 서브단계들에 의한 구조물을 형성하는 단계;
a)도너 기판(1) 상에 제 1 식각 정지층(2)을 형성하는 서브단계;
b)상기 제 1 식각 정지층(2)의 물질과 상이한 물질의 제 2 식각 정지층(3)을 상기 제 1 식각 정지층(2) 상에 형성하는 서브단계;
c)상기 제 2 식각 정지층(3) 상에 박막 실리콘 필름(4)을 형성하는 서브단계;
상기 구조물을 타겟 기판(6)에 접합하는 단계; 및
상기 제 1 식각 정지층(2) 내에서 시작되는 스플리팅(splitting)에 의하여 상기 도너 기판(1)을 분리하는 단계;를 포함하고,
상기 접합 단계 이전에, 상기 박막 실리콘 필름(4) 상에 제 1 매립 산화층(5)을 형성하는 단계;
상기 접합 단계 이전에, 상기 제 1 매립 산화층(5) 상에 보론 도펀트를 포함하는 실리콘 포함층(12)을 형성하는 단계;
상기 접합 단계 이전에, 상기 실리콘 포함층(12) 상에 제 2 매립 산화층(13)을 형성하는 단계; 및
상기 타겟 기판(6)에 상기 제 2 매립 산화층(13)을 접합하는 단계;를 더 포함하는 방법. - 제 1 항에 있어서,
상기 도너 기판(1)을 분리하는 단계 이후에,
상기 제 2 식각 정지층(3)으로부터 상기 제 1 식각 정지층(2)의 잔유 물질을 제거하는 단계; 및
상기 잔유 물질을 제거하는 단계 이후, 상기 제 2 식각 정지층(3)을 제거하는 단계;를 더 포함하는 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 제 1 식각 정지층(2)은 보론(boron) 도핑된 실리콘을 포함하거나, 상기 보론 도핑된 실리콘으로 구성되는 것을 특징으로 하는 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 제 2 식각 정지층(3)은 SiGe층을 포함하거나, 상기 SiGe층으로 구성되는 것을 특징으로 하는 방법. - 제 4 항에 있어서,
상기 SiGe층은 적어도 15%의 Ge를 포함하는 것을 특징으로 하는 방법. - 제 1 항 또는 제 2 항에 있어서,
약화된 영역(11)을 형성시키기 위하여, 제 1 식각 정지층(2) 안으로 이온을 임플란트(implant)하는 단계;를 더 포함하며,
상기 스플리팅 하는 단계는 열 처리에 의하여 상기 약화된 영역에서 스플리팅 하는 단계를 포함하는 것을 특징으로 하는 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 제 2 식각 정지층(3)의 두께는 상기 제 1 식각 정지층(2)의 두께보다 작은 것을 특징으로 하는 방법. - 삭제
- 삭제
- 하기의 서브단계들에 의한 구조물을 형성하는 단계;
a)도너 기판(1) 상에 제 1 식각 정지층(2)을 형성하는 서브단계;
b)상기 제 1 식각 정지층(2)의 물질과 상이한 물질의 제 2 식각 정지층(3)을 상기 제 1 식각 정지층(2) 상에 형성하는 서브단계;
c)상기 제 2 식각 정지층(3) 상에 박막 실리콘 필름(4)을 형성하는 서브단계;
상기 구조물을 타겟 기판(6)에 접합하는 단계; 및
상기 제 1 식각 정지층(2) 내에서 시작되는 스플리팅(splitting)에 의하여 상기 도너 기판(1)을 분리하는 단계;를 포함하고,
상기 접합 단계 이전에, 상기 박막 실리콘 필름(4) 상에 제 1 매립 산화층(5)을 형성하는 단계;
상기 접합 단계 이전에, 상기 제 1 매립 산화층(5) 상에 보론 도펀트를 포함하는 실리콘 포함층(12)을 형성하는 단계;
상기 접합 단계 이전에, 상기 실리콘 포함층(12) 상에 제 3 매립 산화층(13)을 형성하는 단계;
상기 접합 단계 이전에, 상기 타겟 기판(6) 상에 제 2 매립 산화층(7)을 형성하는 단계; 및
상기 타겟 기판(6) 상에 형성된 상기 제 2 매립 산화층(7)에 상기 제 3 매립 산화층(13)을 접합하는 단계;를 더 포함하는 방법. - 하기의 서브단계들에 의한 구조물을 형성하는 단계;
a)도너 기판(1) 상에 제 1 식각 정지층(2)을 형성하는 서브단계;
b)상기 제 1 식각 정지층(2)의 물질과 상이한 물질의 제 2 식각 정지층(3)을 상기 제 1 식각 정지층(2) 상에 형성하는 서브단계;
c)상기 제 2 식각 정지층(3) 상에 박막 실리콘 필름(4)을 형성하는 서브단계;
상기 구조물을 타겟 기판(6)에 접합하는 단계; 및
상기 제 1 식각 정지층(2) 내에서 시작되는 스플리팅(splitting)에 의하여 상기 도너 기판(1)을 분리하는 단계;를 포함하고,
상기 접합 단계 이전에, 상기 박막 실리콘 필름(4) 상에 제 1 매립 산화층(5)을 형성하는 단계;
상기 접합 단계 이전에, 상기 타겟 기판(6) 상에 제 2 매립 산화층(7)을 형성하는 단계;
상기 접합 단계 이전에, 상기 제 2 매립 산화층(7) 상에 보론 도펀트를 포함하는 실리콘 포함층(12)을 형성하는 단계;
상기 접합 단계 이전에, 상기 실리콘 포함층(12) 상에 제 3 매립 산화층(13)을 형성하는 단계; 및
상기 제 3 매립 산화층(13)에 상기 제 1 매립 산화층을 접합하는 단계;를 더 포함하는 방법. - 제 1 항에 있어서,
상기 제 1 매립 산화층(5) 및 상기 실리콘 포함층(12) 중 적어도 하나 상에 보론 확산 장벽층을 형성하는 단계;를 더 포함하는 방법. - 제 1 항에 있어서,
상기 실리콘 포함층(12)은 비결정질 또는 결정질 실리콘 층 또는 비결정질 또는 결정질 SiGe층인 것을 특징으로 하는 방법. - 제 10 항에 있어서,
제 2 매립 산화층(7) 및 상기 실리콘 포함층(12) 중 적어도 하나 상에 보론 확산 장벽층을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 박막 실리콘 필름(4)은 10nm 이하의 두께로 형성되는 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09290931.6 | 2009-12-11 | ||
| EP09290931.6A EP2333824B1 (en) | 2009-12-11 | 2009-12-11 | Manufacture of thin SOI devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110066853A KR20110066853A (ko) | 2011-06-17 |
| KR101154916B1 true KR101154916B1 (ko) | 2012-06-13 |
Family
ID=42537799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100118007A KR101154916B1 (ko) | 2009-12-11 | 2010-11-25 | 박막 에스오아이 장치의 제조 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8367521B2 (ko) |
| EP (1) | EP2333824B1 (ko) |
| JP (1) | JP5524817B2 (ko) |
| KR (1) | KR101154916B1 (ko) |
| CN (1) | CN102097298B (ko) |
| SG (1) | SG172526A1 (ko) |
| TW (1) | TWI420587B (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009104060A1 (en) * | 2008-02-20 | 2009-08-27 | S.O.I.Tec Silicon On Insulator Technologies | Oxidation after oxide dissolution |
| FR2977073B1 (fr) * | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement |
| US8486814B2 (en) * | 2011-07-21 | 2013-07-16 | International Business Machines Corporation | Wafer backside defectivity clean-up utilizing selective removal of substrate material |
| JP5890904B2 (ja) * | 2011-08-15 | 2016-03-22 | キング アブドゥーラ ユニバーシティ オブ サイエンス アンド テクノロジー | 機械的に柔軟なシリコン基板の製造方法 |
| FR2974120A1 (fr) * | 2011-11-04 | 2012-10-19 | Soitec Silicon On Insulator | Solution de gravure chimique et procede de revelation de defauts utilisant cette solution |
| US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
| US9082698B1 (en) * | 2014-03-07 | 2015-07-14 | Globalfoundries Inc. | Methods to improve FinFet semiconductor device behavior using co-implantation under the channel region |
| US9570351B2 (en) | 2015-07-09 | 2017-02-14 | Hewlett Packard Enterprise Development Lp | Reusable semiconductor substrates |
| SG11201802818VA (en) * | 2015-10-13 | 2018-05-30 | Univ Nanyang Tech | Method of manufacturing a germanium-on-insulator substrate |
| US11049797B2 (en) * | 2016-04-15 | 2021-06-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for manufacturing a semiconductor structure comprising a semiconductor device layer formed on a tem, porary substrate having a graded SiGe etch stop layer therebetween |
| FR3051596B1 (fr) * | 2016-05-17 | 2022-11-18 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de type semi-conducteur contraint sur isolant |
| US10326019B2 (en) * | 2016-09-26 | 2019-06-18 | International Business Machines Corporation | Fully-depleted CMOS transistors with U-shaped channel |
| CN106707715B (zh) * | 2017-01-11 | 2019-05-21 | 中国科学院长春光学精密机械与物理研究所 | 一种半导体器件及其制作方法 |
| US10403551B2 (en) * | 2017-11-08 | 2019-09-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source/drain features with an etch stop layer |
| FR3079346B1 (fr) * | 2018-03-26 | 2020-05-29 | Soitec | Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique |
| US10395974B1 (en) * | 2018-04-25 | 2019-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming a thin semiconductor-on-insulator (SOI) substrate |
| CN108550585A (zh) * | 2018-05-18 | 2018-09-18 | 上海华虹宏力半导体制造有限公司 | Soi晶圆的制备方法 |
| US11456204B1 (en) * | 2021-04-04 | 2022-09-27 | Alexander Yuri Usenko | Silicon-on-insulator wafer and low temperature method to make thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950006967B1 (ko) * | 1989-09-29 | 1995-06-26 | 해군성 장관에 의하여 대표되는 미합중국 | 박막 실리콘-위-절연체 층의 제조방법 |
| US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| US20050170611A1 (en) | 2003-01-07 | 2005-08-04 | Bruno Ghyselen | Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4601779A (en) | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| US5498290A (en) | 1993-08-27 | 1996-03-12 | Hughes Aircraft Company | Confinement of secondary electrons in plasma ion processing |
| JP3265493B2 (ja) * | 1994-11-24 | 2002-03-11 | ソニー株式会社 | Ｓｏｉ基板の製造方法 |
| JPH11111839A (ja) * | 1997-10-01 | 1999-04-23 | Denso Corp | 半導体基板およびその製造方法 |
| US6689211B1 (en) * | 1999-04-09 | 2004-02-10 | Massachusetts Institute Of Technology | Etch stop layer system |
| US6940089B2 (en) * | 2001-04-04 | 2005-09-06 | Massachusetts Institute Of Technology | Semiconductor device structure |
| JP2003324199A (ja) * | 2002-05-01 | 2003-11-14 | Sony Corp | 半導体装置の製造方法 |
| US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
| JP5128761B2 (ja) * | 2005-05-19 | 2013-01-23 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| KR100873299B1 (ko) * | 2007-08-20 | 2008-12-11 | 주식회사 실트론 | Ｓｓｏｉ 기판의 제조방법 |
-
2009
- 2009-12-11 EP EP09290931.6A patent/EP2333824B1/en active Active
-
2010
- 2010-10-13 SG SG2010075190A patent/SG172526A1/en unknown
- 2010-10-13 TW TW099134935A patent/TWI420587B/zh active
- 2010-11-11 CN CN2010105466936A patent/CN102097298B/zh active Active
- 2010-11-25 KR KR1020100118007A patent/KR101154916B1/ko active IP Right Grant
- 2010-11-30 US US12/956,547 patent/US8367521B2/en active Active
- 2010-12-13 JP JP2010277405A patent/JP5524817B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950006967B1 (ko) * | 1989-09-29 | 1995-06-26 | 해군성 장관에 의하여 대표되는 미합중국 | 박막 실리콘-위-절연체 층의 제조방법 |
| US6323108B1 (en) * | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| US20050170611A1 (en) | 2003-01-07 | 2005-08-04 | Bruno Ghyselen | Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110066853A (ko) | 2011-06-17 |
| US20110140230A1 (en) | 2011-06-16 |
| CN102097298A (zh) | 2011-06-15 |
| JP2011124581A (ja) | 2011-06-23 |
| JP5524817B2 (ja) | 2014-06-18 |
| SG172526A1 (en) | 2011-07-28 |
| US8367521B2 (en) | 2013-02-05 |
| EP2333824B1 (en) | 2014-04-16 |
| TW201123292A (en) | 2011-07-01 |
| TWI420587B (zh) | 2013-12-21 |
| EP2333824A1 (en) | 2011-06-15 |
| CN102097298B (zh) | 2013-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101154916B1 (ko) | 박막 에스오아이 장치의 제조 방법 | |
| US9064930B2 (en) | Methods for forming semiconductor device structures | |
| US7601614B2 (en) | Manufacturing method of silicon on insulator wafer | |
| US20120098067A1 (en) | Structure of high-k metal gate semiconductor transistor | |
| JP2008505482A (ja) | シリコン・ゲルマニウム・バッファで絶縁体上に歪みＳｉ／ＳｉＧｅを形成する方法 | |
| JP2011522432A (ja) | 基板上にゲルマニウム層を含む構造の製造プロセス | |
| US7276430B2 (en) | Manufacturing method of silicon on insulator wafer | |
| KR100704146B1 (ko) | Ｓｏｉ 기판의 제조방법 | |
| KR100609367B1 (ko) | Ｓｏｉ 기판의 제조방법 | |
| US11456204B1 (en) | Silicon-on-insulator wafer and low temperature method to make thereof | |
| KR100609377B1 (ko) | Ｓｏｉ 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 4 |