KR100609377B1 - Ｓｏｉ 기판의 제조방법 - Google Patents

Ｓｏｉ 기판의 제조방법 Download PDF

Info

Publication number
KR100609377B1
KR100609377B1 KR1020050038732A KR20050038732A KR100609377B1 KR 100609377 B1 KR100609377 B1 KR 100609377B1 KR 1020050038732 A KR1020050038732 A KR 1020050038732A KR 20050038732 A KR20050038732 A KR 20050038732A KR 100609377 B1 KR100609377 B1 KR 100609377B1
Authority
KR
South Korea
Prior art keywords
wafer
layer
buried
hydrogen
oxide layer
Prior art date
Application number
KR1020050038732A
Other languages
English (en)
Other versions
KR20060067104A (ko
Inventor
권성구
조영균
김종대
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to JP2005234751A priority Critical patent/JP2006173568A/ja
Priority to US11/213,056 priority patent/US7601614B2/en
Publication of KR20060067104A publication Critical patent/KR20060067104A/ko
Application granted granted Critical
Publication of KR100609377B1 publication Critical patent/KR100609377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 실리콘 온 인슐레이터(Silicon On Insulator, 이하 'SOI'라 칭함) 기판의 제조방법에 관한 것으로, (a) 제1 웨이퍼의 소정 깊이에 매립산화막층을 형성한 후 상기 제1 웨이퍼 상에 산화막을 형성하는 단계와, (b) 상기 매립산화막층보다 깊은 깊이의 상기 제1 웨이퍼에 수소매립층을 형성하는 단계와, (c) 상기 제1 산화막 상에 제2 웨이퍼를 접합시키는 단계와, (d) 상기 매립산화막층과 상기 수소매립층 사이의 제1 웨이퍼가 노출되도록 상기 수소매립층 하부의 제1 웨이퍼를 제거하는 단계와, (e) 상기 매립산화막층과 상기 산화막 사이의 제1 웨이퍼가 노출되도록 상기 단계(d)에서 노출된 상기 제1 웨이퍼 및 상기 매립산화막층을 순차적으로 제거하는 단계와, (f) 상기 단계(e)에서 노출된 상기 제1 웨이퍼의 소정 두께를 제거하는 단계를 포함함으로써, 기존에 적용된 고비용의 화학기계적 연마(CMP)공정 등이 사용되지 않기 때문에 공정이 비교적 단순하고 실시가 용이하며, 고품질의 균일하고 초박막의 특성을 가지는 SOI 기판을 제조할 수 있는 효과가 있다.
나노 소자, 반도체, SOI, 실리콘웨이퍼, 매립산화막층, 수소매립층, 산소이온, 수소이온

Description

ＳＯＩ 기판의 제조방법{Manufacturing method of silicon on insulator wafer}
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 SOI 기판의 제조방법을 설명하기 위한 단면도.
*** 도면의 주요 부분에 대한 부호 설명 ***
100 : 제1 실리콘웨이퍼, 110 : 매립산화막층,
120 : 제1 산화막, 130 : 수소매립층,
200 : 제2 실리콘웨이퍼, 210 : 제2 산화막
본 발명은 초고집적, 초고속 및 저전력 특성의 반도체 집적회로 구현에 있어서 핵심인 초박형 상부 실리콘막을 가진 실리콘 온 인슐레이터(Silicon On Insulator, 이하 'SOI'라 칭함) 기판의 제조방법에 관한 것으로, 보다 상세하게는 나노급 반도체 소자 제작에 필수적인 균일한 두께와 고품질의 양호한 계면 특성을 가지는 초박형 SOI 기판의 제조방법에 관한 것이다.
일반적으로, SOI 기판은 많은 전자소자를 집적화할 때 기존의 실리콘 기판이 가지고 있는 소자들 간의 불완전한 절연과 기생 정전 용량의 발생 등의 문제점을 해결할 수 있는 차세대의 전자 소자의 기판으로 개발되어 왔다.
이러한 SOI 기판의 구조는 실리콘웨이퍼(Silicon Wafer) 상에 절연막이 있고, 이 상부에 다시 단결정 실리콘막이 존재하는 것을 말하며, 광의의 정의로는 하부의 기판과 절연막의 종류에 관계없이 최상부에 실리콘 단결정이 형성되어 있는 구조를 말한다.
이러한 SOI 기판의 제조기술은 1960년대 SOS(Silicon On Sapphire)의 연구로 시작되었으며, 초기에는 재결정화법(ZMR; Zone-Melting and Recrystallization), 다공질 실리콘 산화, 실리콘의 횡면 에피텍셜 성장법 등이 연구되었으나, 지속적인 기술경쟁과 시장의 선택에 따라 현재는 사이목스(SIMOX; Separation by IMplantation of OXygen) 기술, 스마트 컷(smart cut)을 이용하는 UNIBOND 기술, ELTRAN(Epitaxial Layer TRANsfer) 기술 등이 주류를 이루고 있다.
상기 종래의 SIMOX 기술에 따르면, 먼저, 실리콘 내부로 산소를 약 1~9×1017 atoms/㎠로 주입시킨 후에 실리콘의 재결정화와 매몰 산화막의 안정화 및 결함제거를 위하여 약 1300 내지 1500℃의 고온에서 열처리(anneal) 및 산화를 실시한다.
그러나, 상기와 같이 종래의 SIMOX 기술은 두께가 균일하고 불순물의 농도가 낮은 실리콘 층을 제작하기 어렵고, 계면과 계면 부근의 높은 결함 밀도 및 조도 불량 등 소자에 불리한 영향을 끼치기는 문제점이 있다.
또한, 상기 종래의 UNIBOND 기술에 따르면, 먼저, 절연막을 형성시킨 실리콘웨이퍼에 수소이온을 주입한 다음, 또 다른 실리콘웨이퍼와 접합하여 후속 열처리 과정을 통해 수소이온 주입 웨이퍼에 이온 주입위치 밑부분이 떨어져 나감으로써 얇은 실리콘층을 형성하는 스마트 컷(smart cut) 방법을 이용함으로써, 다른 종래의 방법들에 비해 higher crystal quality, higher BOX quality, less surface roughness 및 low price process in thick film SOI 등의 효과를 기대할 수 있으나, 여전히 두께 균일도(thickness uniformity)가 부족함과 아울러 화학 기계적 연마(Chemical Mechanical Polishing, CMP) 등 여러 단계의 공정으로 인해 생산성이 낮아지는 문제점이 있다.
또한, 상기 종래의 엘트란(ELTRAN) 기술은 먼저, 실리콘웨이퍼 상에 다공질의 실리콘층을 형성시키고 그 상부에 다결정 실리콘층을 에피택셜(epitaxial)로 형성시킨 다음, 절연막을 형성시킨 실리콘웨이퍼와 접합한 후, 단결정을 형성시킨 웨이퍼의 실리콘웨이퍼 전부와 다공질 실리콘층을 연마 및 식각공정으로 제거함으로써 평탄한 실리콘층을 얻는 기술로서, 실리콘 막의 두께 제어가 비교적 용이하나, 기존의 CMOS 공정과의 정합성이 용이하지 않으며, 막질 저하, 입자 발생과 표면 조도 악화 및 신뢰성 문제 등으로 일부 응용에 한정되는 문제점이 있다.
상기와 같이 예컨대, UTB SOI CMOS 소자 제조에 사용되는 UTB SOI 기판 제조를 위한 종래의 기술들(SIMOX, UNIBOND 및 ELTRAN 등)은 두께 균일도, 결함밀도 및 수 nm급의 상부 실리콘 두께 제어 특성 등의 나노급 소자에서 요구되는 초박막 SOI 웨이퍼 규격을 완전히 만족시키지는 못하고 있는 실정이다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 나노급 반도체 소자 제작에 필수적인 균일한 두께와 고품질의 양호한 계면 특성을 가지는 초박형 SOI 기판의 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 일 측면은, (a) 제1 웨이퍼의 소정 깊이에 매립산화막층을 형성한 후 상기 제1 웨이퍼 상에 산화막을 형성하는 단계; (b) 상기 매립산화막층보다 깊은 깊이의 상기 제1 웨이퍼에 수소매립층을 형성하는 단계; (c) 상기 제1 산화막 상에 제2 웨이퍼를 접합시키는 단계; (d) 상기 매립산화막층과 상기 수소매립층 사이의 제1 웨이퍼가 노출되도록 상기 수소매립층 하부의 제1 웨이퍼를 제거하는 단계; (e) 상기 매립산화막층과 상기 산화막 사이의 제1 웨이퍼가 노출되도록 상기 단계(d)에서 노출된 상기 제1 웨이퍼 및 상기 매립산화막층을 순차적으로 제거하는 단계; 및 (f) 상기 단계(e)에서 노출된 상기 제1 웨이퍼의 소정 두께를 제거하는 단계를 포함하는 SOI 기판의 제조방법을 제공하는 것이다.
여기서, 상기 단계(a)는, (a-1) 상기 제1 웨이퍼의 표면에 산소이온을 주입하여 상기 제1 웨이퍼의 소정 깊이에 상기 매립산화막층을 형성하는 단계; 및 (a-2) 상기 매립산화막층의 계면이 균일해짐과 아울러 거친 표면의 결함이 제거되도록 열처리 및 산화공정을 실시하여 상기 제1 웨이퍼 상에 상기 산화막을 형성하는 단계를 포함함이 바람직하다.
바람직하게는, 상기 산소이온은 30 내지 200KeV 에너지범위에서 1 내지 5× 1017~18 atoms/㎠로 주입한다.
바람직하게는, 상기 열처리는 1300 내지 1500℃의 온도범위에서 실시한다.
바람직하게는, 상기 단계(b)에서, 상기 수소매립층은 상기 매립산화막층보다 10 내지 1000nm 깊게 형성한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 SOI 기판의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 컨트롤 웨이퍼(control wafer)로 사용되는 제1 실리콘웨이퍼(100)의 표면에 소정의 산소이온(oxygen ion)(105)을 주입한다.
이때, 상기 산소이온(105)은 약 30 내지 200KeV 에너지범위에서 약 1 내지 5×1017~18 atoms/㎠로 주입함이 바람직하다.
도 1b를 참조하면, 실리콘을 재결정화시키고 결함을 제거하는 동시에 소정깊이에 매립산화막층(110)이 형성되도록 열처리 및 산화공정을 실시한다. 이때, 상기 주입된 산소이온(105)에 의해 상기 제1 실리콘웨이퍼(100)의 소정깊이에는 매립산 화막층(110)이 형성되며, 표면에는 산화에 의해 약 50 내지 200nm 두께범위로 제1 산화막(120)이 형성된다.
따라서, 상기 매립산화막층(110)의 계면이 균일해짐과 아울러 거친 표면의 결함이 제거된다. 즉, 상기 산화 분위기에서 열처리를 추가적으로 실시하면 표면의 결함이 상기 매립산화막층(110)의 계면으로 집중되어 계면 상태와 막질이 크게 개선될 수 있다. 이러한 산화 공정은 경우에 따라 생략될 수 있으며, 필요할 경우에는 결함을 낮추고 계면 조도를 개선하며, 상기 제1 실리콘웨이퍼(100)의 두께를 얇게 할 수 있는 방법으로 적극 활용될 수 있다.
또한, 상기 제1 산화막(120)의 형성에 의해 상기 제1 실리콘웨이퍼(100)의 두께가 1차적으로 얇아진다.
한편, 상기 열처리 공정은 약 1300℃ 내지 1500℃의 온도범위에서 실시됨이 바람직하다.
도 1c를 참조하면, 상기 제1 실리콘웨이퍼(100) 내에 소정의 수소이온을 상기 매립산화막층(110) 보다 깊게 주입하여 소정두께의 수소매립층(130)을 형성한다.
이때, 상기 수소매립층(130)은 상기 매립산화막층(110)보다 약 10 내지 1000nm 깊게 형성함이 바람직하다.
한편, 상기 수소매립층(130)은 상기 매립산화막층(110)의 내부 또는 상기 매립산화막층(110)과 하부의 상기 제1 실리콘웨이퍼(100)의 경계면에 형성할 수도 있다.
도 1d를 참조하면, 핸들 웨이퍼(handle wafer)로 사용되는 제2 실리콘웨이퍼(200)를 준비한다. 이때, 상기 제2 실리콘웨이퍼(200)의 표면에는 약 5 내지 1000nm 두께범위로 제2 산화막(210)을 형성함이 바람직하다.
도 1e를 참조하면, 상기 제1 실리콘웨이퍼(100)의 제1 산화막(120)과 상기 제2 실리콘웨이퍼(200)의 제2 산화막(210)을 통상의 웨이퍼 본딩(bonding) 방법(예컨대, 수소 본딩법 등)에 의해 서로 마주보도록 접합시킨다.
도 1f를 참조하면, 상기 매립산화막층(110)과 상기 수소매립층(130) 사이의 제1 실리콘웨이퍼(100)가 노출되도록 상기 수소매립층(130) 하부의 제1 실리콘웨이퍼(100)를 제거한다.
이때, 상기 수소매립층(130) 하부의 제1 실리콘웨이퍼(100)는 약 300 내지 600℃ 온도범위의 질소 또는 산소 분위기에서 열처리하는 스마트 컷 방법을 실시함으로써, 상기 수소매립층(130)에 존재하는 미결합 수소(H)가 팽창하면서 상기 수소매립층(130)이 파괴되는데, 이에 의해 상기 수소매립층(130) 하부의 제1 실리콘웨이퍼(100)가 분리된다.
이러한 스마트 컷 방법에 의해 절단된 제1 실리콘웨이퍼(100)의 표면은 매우 거칠고 막내에 결함이 많이 존재하기 때문에 예컨대, 실리콘 스트립(strip) 용액을 사용하여 표면을 식각함이 바람직하다.
도 1g를 참조하면, 상기 노출된 제1 실리콘웨이퍼(100) 및 상기 매립산화막층(110)을 순차적으로 제거하여 상기 매립산화막층(110)과 상기 제1 산화막(120)사이의 제1 실리콘웨이퍼(100)가 노출되도록 한다.
이때, 상기 노출된 제1 실리콘웨이퍼(100)는 예컨대, 습식 또는 건식 식각법에 의해 제거하고, 상기 매립산화막층(110)은 예컨대, 습식 식각법에 의해 제거함이 바람직하다.
도 1h를 참조하면, 상기 매립산화막층(110)과 상기 제1 산화막(120)사이에 노출된 제1 실리콘웨이퍼(100)의 소정두께를 제거한다.
이때, 상기 매립산화막층(110)과 상기 제1 산화막(120)사이에 노출된 제1 실리콘웨이퍼(100)는 그 표면층의 결함저감 및 박막화하기 위하여 산화/식각, 화학기계적 연마(CMP) 또는 수소 열처리 방법 중 적어도 어느 하나의 방법에 의해 제거함이 바람직하다.
한편, 도 1a 및 도 1b의 공정 과정에서 금속 불순물이 주입될 수 있으므로 주입된 금속 불순물의 영향을 줄이기 위하여 도 1b의 공정 후에 상기 제1 산화막(120)을 제거하고, 계속해서 저온, 저농도 불순물이 주입된 고품질의 실리콘 에피막을 증착하면 고품질, 고순도의 실리콘 박막을 제조할 수도 있다.
또한, 도 1b의 공정 후에 상부의 제1 산화막(120)을 제거하고 SiGe 버퍼(buffer)층, SiGe 완충(relaxation)막 및 스트레인드(strained) 실리콘막을 증착하여 스트레인드 실리콘막을 갖는 초박형 SOI 기판을 제조할 수도 있다.
전술한 본 발명에 따른 SOI 기판의 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
이상에서 설명한 바와 같은 본 발명의 SOI 기판의 제조방법에 따르면, 나노급 반도체 소자 제작에 필수적인 균일한 두께와 고품질의 양호한 계면 특성을 가지는 초박형 SOI 기판을 제공할 수 있는 이점이 있다.
또한, 본 발명에 따르면, 기존에 실시되고 있는 기술을 활용하고, 고비용의 화학기계적 연마(CMP)공정 등이 사용되지 않을 수 있기 때문에 공정이 비교적 단순하고 실시가 용이한 이점이 있다.
또한, 본 발명에 따르면, 나노급 반도체 소자, 차세대 신소자 연구, 초고성능 회로 및 시스템 설계 제작과 이를 응용한 제품의 실용화를 앞당기는데 기여할 수 있는 이점이 있다.

Claims (10)

  1. (a) 제1 웨이퍼의 소정 깊이에 매립산화막층을 형성한 후 상기 제1 웨이퍼 상에 산화막을 형성하는 단계;
    (b) 상기 매립산화막층보다 깊은 깊이의 상기 제1 웨이퍼에 수소매립층을 형성하는 단계;
    (c) 상기 제1 산화막 상에 제2 웨이퍼를 접합시키는 단계;
    (d) 상기 매립산화막층과 상기 수소매립층 사이의 제1 웨이퍼가 노출되도록 상기 수소매립층 하부의 제1 웨이퍼를 제거하는 단계;
    (e) 상기 매립산화막층과 상기 산화막 사이의 제1 웨이퍼가 노출되도록 상기 단계(d)에서 노출된 상기 제1 웨이퍼 및 상기 매립산화막층을 순차적으로 제거하는 단계; 및
    (f) 상기 단계(e)에서 노출된 상기 제1 웨이퍼의 소정 두께를 제거하는 단계를 포함하는 SOI 기판의 제조방법.
  2. 제 1 항에 있어서, 상기 단계(a)는,
    (a-1) 상기 제1 웨이퍼의 표면에 산소이온을 주입하여 상기 제1 웨이퍼의 소정 깊이에 상기 매립산화막층을 형성하는 단계; 및
    (a-2) 상기 매립산화막층의 계면이 균일해짐과 아울러 거친 표면의 결함이 제거되도록 열처리 및 산화공정을 실시하여 상기 제1 웨이퍼 상에 상기 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 SOI 기판의 제조방법.
  3. 제 2 항에 있어서, 상기 산소이온은 30 내지 200KeV 에너지범위에서 1 내지 5×1017~18 atoms/㎠로 주입하는 것을 특징으로 하는 SOI 기판의 제조방법.
  4. 제 2 항에 있어서, 상기 열처리는 1300 내지 1500℃의 온도범위에서 실시하는 것을 특징으로 하는 SOI 기판의 제조방법.
  5. 제 1 항에 있어서, 상기 단계(b)에서, 상기 수소매립층은 상기 매립산화막층보다 10 내지 1000nm 깊게 형성하는 것을 특징으로 하는 SOI 기판의 제조방법.
  6. 제 1 항에 있어서, 상기 단계(c)에서, 상기 제1 웨이퍼와 접합되는 상기 제2 웨이퍼 상에 5 내지 1000nm 두께범위의 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 SOI 기판의 제조방법.
  7. 제 1 항에 있어서, 상기 단계(d)에서, 상기 수소매립층 하부의 제1 웨이퍼는 300 내지 600℃ 온도범위의 질소 또는 산소 분위기에서 열처리하는 스마트 컷 방법을 실시하여 제거되는 것을 특징으로 하는 SOI 기판의 제조방법.
  8. 제 1 항에 있어서, 상기 단계(e)에서, 상기 단계(d)에서 노출된 상기 제1 웨이퍼는 습식 또는 건식 식각법에 의해 제거하는 것을 특징으로 하는 SOI 기판의 제조방법.
  9. 제 1 항에 있어서, 상기 단계(e)에서, 상기 매립산화막층은 습식 식각법에 의해 제거하는 것을 특징으로 하는 SOI 기판의 제조방법.
  10. 제 1 항에 있어서, 상기 단계(f)에서, 상기 단계(e)에서 노출된 상기 제1 웨이퍼는 그 표면층의 결함저감 및 박막화하기 위하여 산화/식각, 화학기계적 연마(CMP) 또는 수소 열처리 방법 중 적어도 어느 하나의 방법에 의해 제거하는 것을 특징으로 하는 SOI 기판의 제조방법.
KR1020050038732A 2004-12-14 2005-05-10 Ｓｏｉ 기판의 제조방법 KR100609377B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005234751A JP2006173568A (ja) 2004-12-14 2005-08-12 Ｓｏｉ基板の製造方法
US11/213,056 US7601614B2 (en) 2004-12-14 2005-08-26 Manufacturing method of silicon on insulator wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040105774 2004-12-14
KR20040105774 2004-12-14

Publications (2)

Publication Number Publication Date
KR20060067104A KR20060067104A (ko) 2006-06-19
KR100609377B1 true KR100609377B1 (ko) 2006-08-08

Family

ID=37161720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050038732A KR100609377B1 (ko) 2004-12-14 2005-05-10 Ｓｏｉ 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100609377B1 (ko)

Also Published As

Publication number Publication date
KR20060067104A (ko) 2006-06-19

Similar Documents

Publication Publication Date Title
US7601614B2 (en) Manufacturing method of silicon on insulator wafer
US9275910B2 (en) Semiconductor-on-insulator structure and method of fabricating the same
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
US7825470B2 (en) Transistor and in-situ fabrication process
US7390725B2 (en) Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
KR101154916B1 (ko) 박막 에스오아이 장치의 제조 방법
JP2010016390A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
JP2007123892A (ja) 半導体構造およびその製作方法（複数の結晶方位を有する半導体基板）
US7276430B2 (en) Manufacturing method of silicon on insulator wafer
US7947571B2 (en) Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density
US20030160300A1 (en) Semiconductor substrate, method of manufacturing the same and semiconductor device
KR100704146B1 (ko) Ｓｏｉ 기판의 제조방법
KR101131418B1 (ko) 반도체 소자 및 이의 제조 방법
KR100609382B1 (ko) Ｓｏｉ 기판의 제조방법
JP2003078116A (ja) 半導体部材の製造方法及び半導体装置の製造方法
KR100609367B1 (ko) Ｓｏｉ 기판의 제조방법
KR100609377B1 (ko) Ｓｏｉ 기판의 제조방법
KR100580998B1 (ko) Ｓｏｉ 웨이퍼 제조 방법
US7368359B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
JP4609026B2 (ja) Ｓｏｉウェーハの製造方法
JP4272607B2 (ja) 多孔質シリコンの酸化によるｓｏｉ
JP2002299590A (ja) 半導体基板の製造方法及び半導体装置の製造方法
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
KR100714822B1 (ko) 에스오아이 웨이퍼의 제조 방법
JP2005044892A (ja) Ｓｇｏｉ基板の製造方法およびひずみｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee