KR101131418B1 - 반도체 소자 및 이의 제조 방법 - Google Patents
반도체 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101131418B1 KR101131418B1 KR1020040102282A KR20040102282A KR101131418B1 KR 101131418 B1 KR101131418 B1 KR 101131418B1 KR 1020040102282 A KR1020040102282 A KR 1020040102282A KR 20040102282 A KR20040102282 A KR 20040102282A KR 101131418 B1 KR101131418 B1 KR 101131418B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- silicon
- germanium layer
- silicon layer
- silicon substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 103
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 103
- 239000010703 silicon Substances 0.000 claims abstract description 103
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 85
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000004140 cleaning Methods 0.000 claims abstract description 16
- 239000013078 crystal Substances 0.000 claims description 33
- 238000002955 isolation Methods 0.000 claims description 16
- 230000007547 defect Effects 0.000 claims description 8
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 122
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 229910003855 HfAlO Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자 및 이의 제조 방법에 관한 것으로, 실리콘 기판과, 상기 실리콘 기판상에 형성된 단결정 게르마늄층 및 상기 단결정 게르마늄층 상에 상기 단결정 게르마늄층의 두께보다 얇게 형성된 실리콘층을 포함하는 기판과, 상기의 기판상에 형성된 게이트 전극 및 상기 게이트 전극 양측의 상기 기판 내에 형성된 접합부를 포함하는 반도체 소자 및 이의 제조 방법을 제공하다.
이와 같이 반도체 소자의 채널이 게르마늄층 내에 위치하도록 하여 채널의 캐리어 이동도를 향상시킬 수 있고, 게르마늄층 상에 실리콘층을 형성하여 신뢰도의 게이트 절연막을 형성할 수 있고, 정션(junction)접합층에서 발생하였던 누설전류를 줄일 수 있으며, 고가의 게르마늄 웨이퍼를 이용하지 않고도 이와 동일한 효과를 얻을 수 있고, 종래의 실리콘용 공정과 장비를 그대로 사용할 수 있어 소자의 제작 단가의 향상 없이 고효율의 반도체 소자를 제조할 수 있다.
실리콘 기판, 단결정 게르마늄막, 실리콘층, 세정공정, 트랜지스터
Description
도 1a 내지 도 1h는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도.
도 2는 실리콘층의 두께에 따른 캐리어의 이동도를 측정한 그래프.
<도면의 주요 부분에 대한 부호의 설명>
110 : 실리콘 기판 120 : 단결정 게르마늄층
130 : 실리콘층 140 : 소자 분리막
150 : 게이트 절연막 160 : 게이트 도전막
170 : 정션층 180, 190, 200 : 플러그
본 발명은 반도체 소자 및 이의 제조 방법에 관한 것으로, 하이 캐리어 모빌러티(High Carrier Mobility)를 갖는 반도체 소자 및 이의 제조 방법에 관한 것이 다.
반도체 소자의 제조 공정의 발달로 인해 소자의 집적도가 향상되어 최근 모스 전계 효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor; 이하 ‘MOSFET’ 이라함)의 채널(Channel) 길이가 50㎚이하 까지 줄어들게 되었다.
채널의 길이가 이와 같이 극단적으로 짧아질 경우 즉, 소자 스케일링(Scaling)에서 나타나는 채널 길이가 줄어듦에 따라 드레인 전류가 증가하는 현상이 현저히 둔화되고, 드레인 전류를 증가시키는데 한계점에 도달하게 된다. 드레인 전류의 증가는 곧 소자의 동작 속도를 의미하는 것으로, 단순히 채널 길이를 줄이는 방법만으로는 원하는 만큼의 동작 속도 개선을 달성할 수 없음을 의미한다.
이러한 문제를 해결하기 위해 높은 이동성을 갖는 MOSFET 소자에 관해 활발한 연구가 이루어지고 있는 실정이다.
먼저 높은 이동성을 갖는 고성능 MOSFET로는 스트레인드 실리콘(Strained Silicon) 기판상에 MOSFET을 형성하여 소자의 캐리어의 이동성을 높이는 기술이 있다.
이를 위해 실리콘 기판, SiGe 버퍼층, SiGe층 및 스트레인드 실리콘 층이 순차적으로 형성된 특수한 웨이퍼를 사용하여 MOSFET를 제작하였다. 이는 게르마늄과 실리콘의 격자 구조 차이를 이용하여 실리콘층에 스트레인 효과를 준다. 즉, 전자(Electron)나 홀(Hole)이 스트레인드 실리콘층 상에서 이동할 경우 포논(Phonon) 분산이 줄어들어 이동성이 증가하는 현상을 이용하는 방법으로 최상층의 스트레인 드 실리콘층이 채널 영역이 되도록 소자를 제조하는 기술이다.
하지만, 상술한 기술을 통해 MOSFET 소자를 형성할 경우, 두꺼운 SiGe층에 기인한 결정격자 부정합(Crystal Lattice Mismatch)으로 인해 실리콘 결정 결함이 최상층부의 스트레인드 실리콘층 내에도 다량 존재하게 된다. 이때, 실리콘 결정 결함의 양은 적어도 104개/㎠ 이상이기 때문에 고집적회로를 제작할 때에 수율이 낮은 문제점이 있다. 또한, 최대로 증가시킬 수 있는 캐리어 이동도의 양도 NMOSFET의 경우 60%를 넘기 어려운 문제점이 있다.
다음으로, MOSFET 소자를 제작한 다음, 다양한 방법을 통해 채널 영역의 실리콘에만 스트레인을 갖게 하는 기술이 있다.
이는 기존의 방법으로 MOSFET를 제작한 다음, 소스/드레인(Source/Drain) 영역만을 식각한 후, 그 자리에 SiGe를 선택적으로 성장 시키는 방법으로 채널 영역에 기계적 스트레스를 주는 방법과, MOSFET 상에 실리콘 질화막(Silicon Nitride)층을 형성하여 기계적 스트레스를 주는 방법을 이용하여 채널 영역에 스트레인을 준다.
하지만, 상술한 기술은 NMOSFET와 PMOSFET소자 각각에 다른 종류의 스트레인 기술을 적용하여야 하기 때문에 소자의 제조 공정이 복잡해지는 단점이 있다. 또한, 최대로 증가시킬 수 있는 이동도의 양도 역시 60%를 넘기 어려운 문제점이 있다. 또한, 이동도 향상의 정도가 채널 길이에 따라 크게 달라져 직접회로 디자인을 위한 트랜지스터의 모듈 매개변수(Transistor Model Parameter) 추출이 대단히 어려워진다.
마지막으로, 게르마늄(Germanium) 기판을 이용하여 Ge MOSFET를 제작하는 기술이 있다.
이는 전자와 홀의 이동도가 게르마늄 기판 상에서는 실리콘 기판 보다 2 내지 6배 가량 크므로 실리콘 기판대신 게르마늄 기판을 사용하여 MOSFET를 만들어 캐리어 이동도를 증가시켰다.
하지만, 게르마늄 기판 상에 신뢰성있는 게이트 절연막(Gate Dielectric layer)을 얻기 어려워 소자의 신뢰성이 저하되는 문제가 있다. 또한, 게르마늄의 밴드겝(Bandgap)이 실리콘에 비해 절반정도로 작아 게르마듐 상에 소스/드레인을 형성할 경우에는 접합누설전류(Junction Leakage Current)가 커지는 단점이 있다. 또한, 게르마늄 웨이퍼가 실리콘 웨이퍼에 비하여 5배 이상 고가일 뿐만 아니라 게르마늄 원소의 희귀성으로 인해 게르마늄 웨이퍼가 현재의 실리콘 웨이퍼의 양산수준을 대체할 수 없는 문제점이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 게르마늄 층과 실리콘층이 순차적으로 형성된 기판을 이용하여 높은 캐리어 이동도를 갖고, 결정결함을 해결할 수 있으며, 게르마늄 기판이 갖는 불안정한 게이트 절연막 형성 문제를 해결할 수 있고, 누설전류의 발생을 방지할 수 있는 반도체 소자 및 이의 제조 방법을 제공한다.
본 발명에 따른 실리콘 기판과, 상기 실리콘 기판상에 형성된 단결정 게르마늄층 및 상기 단결정 게르마늄층 상에 상기 단결정 게르마늄층의 두께보다 얇게 형성된 실리콘층을 포함하고, 상기 단결정 게르마늄층은 상기 실리콘 기판의 표면과 접하도록 형성된다.
여기서, 상기 단결정 게르마늄층의 두께는 상기 실리콘 기판과 결정 결함이 생기기 시작하는 임계두께 보다 얇은 두께인 것이 바람직하다. 즉, 상기 단결정 게르마늄층은 0.01 내지 15㎚ 두께로 형성하는 것이 효과적이다. 그리고 상기 실리콘층은 1 내지 3㎚ 두께로 형성하는 것이 효과적이다.
또한, 본 발명에 따른 반도체 소자는 실리콘층 상에 형성된 게이트 전극; 및 상기 게이트 전극 양측의 상기 기판 내에 형성된 정션부를 포함하며, 소자 분리막을 더 포함한다.
또한, 본 발명에 따른 반도체 소자의 제조방법은 실리콘 기판 상에 단결정 게르마늄층을 형성하는 단계와, 상기 단결정 게르마늄층 상에 실리콘층을 형성하는 단계와, 상기 실리콘층, 상기 게르마늄층 및 상기 실리콘 기판의 일부를 식각하여 소자 분리막을 형성하는 단계와, 적어도 한 번의 세정공정을 실시하여 상기 실리콘층의 일부를 제거하는 단계와, 전체 구조상에 게이트 절연막 및 게이트 도전막을 순차적으로 형성한 후, 이를 패터닝하여 게이트 전극을 형성하는 단계 및 상기 게이트 전극 양측에 정션부를 형성하는 단계를 포함한다.
삭제
여기서, 상기 세정공정은, H2SO4 + H2O2 용액을 이용하여 상기 실리콘층을 세정하는 제 1 세정 공정; 및 DHF용액을 이용하여 상기 실리콘층을 세정하는 제 2 세정공정을 실시하는 것이 바람직하다.
그리고, 상기 게이트 절연막 및 상기 게이트 도전막은 섭씨 300 내지 700도에서 증착하는 것이 효과적이다.
상기의 정션부를 형성하는 단계는, 소정의 이온주입공정을 통해 상기 게이트 전극 양측에 소정의 도판트를 주입하되, 상기 실리콘층 표면이 비정질화되도록 하는 단계 및 섭시 350 내지 650도에서 저온 솔리드 성장 공정을 실시하여 상기 비정질화된 실리콘층을 재결정화 하고, 상기 도판트를 활성화하는 단계를 포함하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명은 반도체 소자의 채널 영역에서의 캐리어의 이동속도를 향상시키기 위해 실리콘 기판 상에 단결정 게르마늄층을 형성하고, 이 단결정 게르마늄층을 채널로 사용하여 캐리어의 이동속도를 향상시키고, 단결정 게르마늄층 상에 얇은 실리콘층을 형성하여 게이트 절연막의 신뢰성을 향상시키며, 소스/드레인의 정션특성을 향상시킨다.
도 1a 내지 도 1h는 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 실리콘 기판(110)상에 채널 영역으로 사용할 단결정 게르마늄층(120)을 형성한다. 이때, 단결정 게르마늄층(120)의 두께는 결정결함이 생기기 시작하는 두께인 임계두께 이하의 얇은 두께로 형성하는 것이 바람직하다. 상기 실리콘 기판(110)으로는 단결정 실리콘을 사용하는 것이 효과적이다. 따라서, 실리콘위의 게르마늄 층의 임계두께는 성장공정에 따라 다양하게 변화 될 수 있으나, 본 실시예에서는 약 10㎚ 이내의 두께로 형성한다. 바람직하게는 0.01 내지 15㎚로 형성한다. 더욱 바람직하게는 5 내지 10㎚ 두께로 형성한다. 상술한 범위로 단결정 게르마늄층(120)을 성장함은, 단결정 게르마늄층(120)을 반도체 소자 즉, 트랜지스터의 채널영역으로 사용할 수 있고, 결정결함을 방지할 수 있는 두께이기 때문이다. 실리콘과 게르마늄은 같은 주기율표의 4족원소로서 공유결합을 하며 단결정인 실리콘 위에 게르마늄 단결정을 성장시키는 것은 용이하나 지속적인 결정 성장 시 하부 실리콘과 게르마늄 원자크기의 차이 또는 다른 요소로 인해 불규칙적인 원자배열이 유발될 수 있고 이러한 불규칙 배열은 점결합 형태인 공공, 선결합 형태인 전위, 면결합 형태인 적층결합 형태 등으로 나타날 수 있다.
도 1b를 참조하면, 단결정 게르마늄층(120) 상에 실리콘층(130)을 형성한다. 실리콘층(130)은 단결정 게르마늄층(120) 보다 더 얇은 두께로 형성하여 단결정 게르마늄층(120)에 채널영역이 형성 되도록 하는 것이 효과적이다. 실리콘층(130)의 두께로는 1 내지 7㎚가 되도록 하는 것이 바람직이다. 더욱 바람직하게는 3 내지 5㎚두께로 실리콘층(130)을 형성한다. 실리콘층(130)을 목표로 하는 두께(1 내지 2㎚)보다 더 두껍게 형성하여 하부의 단결정 게르마늄층(120)이 후속 공정 시 손상을 받는 현상을 방지하는 보호층 역할을 할 수 있도록 한다.
이를 통해 결정결함이 발생하지 않은 실리콘층(130)을 단결정 게르마늄층(120) 상에 형성할 수 있다. 이는 임계두께 이하의 얇은 두께의 단결정 게르마늄층(120)을 형성하여 결정결함을 미연에 방지하였기 때문이다. 또한, 본 실시예에서 단결정 게르마늄층(120) 상에 얇은 실리콘막을 형성함으로써, 신뢰성 있는 게이트 절연막을 형성할 수 있고, 밴드갭이 큰 정션을 형성할 수 있다.
도 1c를 참조하면, 소자간의 분리를 위한 소자 분리막(140)을 형성한 다음, 실리콘층(130)의 두께를 조절한다.
먼저, 실리콘층(130), 단결정 게르마늄층(120) 및 실리콘 기판(110)의 일부를 제거하고, 제거된 영역을 산화막으로 매립하여 소자 분리막(140)을 형성한다. 물론 소자 분리막(140)은 다양한 공정을 통해 형성할 수 있지만, 본 실시예에서는 섈로우 트렌치 아이솔레이션(Shallow Trench Isolation; STI) 공정을 통해 소자 분리막(140)을 형성하는 것이 바람직하다. 즉, 실리콘층(130) 상에 감광막과 소자분 리용 마스크를 이용한 사진식각공정을 통해 감광막 패턴(미도시)을 형성한다. 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 실리콘층(130) 및 단결정 게르마늄층(120)을 제거하고, 반도체 기판(110)의 일부를 제거하여 소자간 분리를 위한 트렌치를 형성한다. 전체 구조상에 산화막을 증착한 다음, 상기 실리콘층(130) 상의 감광막 패턴 및 산화막을 제거하여 소자분리막(140)을 형성한다. 이때, 산화막을 HDP 산화막을 사용하고, 트렌치 내부에 보이드가 형성되지 않도록 트렌치를 매립하는 것이 바람직하다.
이에 한정되지 않고, 소자 분리막(140)의 특성을 향상시키기 위한 다양한 공정이 더 추가 될 수 있다. 즉, 트렌치의 측벽에 소정의 기울기를 줄 수 있고, 식각 손상을 보상하기 위한 측벽 산화 공정을 수행할 수도 있다. 상술한 소자 분리막(140)을 통해 반도체 기판이 활성영역과 필드 영역 즉, 소자 분리 영역으로 분리된다.
이후 소정의 세정공정을 통해 실리콘층(130)의 일부를 식각하여 목표로 하는 두께의 실리콘층(130)이 되도록 한다.
즉, 소자 분리막(140) 형성 공정 후, 세정공정을 실시한다. 소자 분리막(140)이 형성된 반도체 기판(110, 120, 130)을 H2SO4 + H2O2
용액을 이용하여 제 1 세정을 한다. 이때, 실리콘층(130)의 일부가 산화되어 화학적 산화막이 형성된다. 상기 제 1 세정은 섭씨 70 내지 120도의 온도로 가열된 H2SO4 + H2O
2 용액에 상기 실리콘 기판(110)을 5분 내지 15분간 담그어 세정을 실시한다. 이후, 초순수(Di Water)로 불순물을 제거한 다음, 50 : 1 내지 100 : 1의 비율로 H2O로 희석된 HF용액인 DHF 용액을 이용하여 제 2 세정을 실시한다. DHF 용액을 이용한 제 2 세정을 통해 화학적 산화막이 제거된다. 이로써, 약 0.5 내지 1.0㎚의 표면 실리콘층(130)이 식각된다.
상술한 제 1 및 제 2 세정공정을 다수번 반복하여 단결정 게르마늄층(120) 상부에 형성된 실리콘층(130)의 일부가 제거되어 실리콘층(130)의 두께를 줄일 수 있다. 상기의 반복 회수는 1 내지 10회를 실시하는 것이 바람직하다. 이는 실리콘층(130)의 두께가 두꺼워지면, 하부에 형성된 단결정 게르마늄층(120)이 채널영역으로 작용하지 못하게 된다. 따라서, 상술한 세정공정을 반복하여 실리콘층(130)의 두께를 1 내지 3㎚가 되도록 하는 것이 바람직하다.
도 1d를 참조하면, 전체 구조상에 게이트 절연막(150)을 형성한다. 이때, 게이트 절연막(150) 형성 공정은 하부에 형성된 단결정 게르마늄층(160) 내의 게르마늄 입자들이 아웃-디퓨젼(Out Diffusion)을 방지할 수 있는 온도하에서 실시하는 것이 바람직하다. 본 실시예에서는 게이트 절연막(150)으로 산화막(SiO2)을 형성하되, 섭씨 300 내지 700도의 온도하에서 산화 공정을 실시하여 형성한다. 물론 이에 한정되지 않고, 게이트 절연막(150)으로 HfO2 또는 HfAlO등의 고유전율을 갖는 절연막을 사용할 경우에는 MOCVD 또는 ALD 방법을 통해 상기 실리콘층(130) 상에 HfO2 또는 HfAlO막을 형성한 다음, 냉각한다. 즉, 게르마늄의 아웃디퓨전을 방지하기 위해 증착 공정후, 후속 어닐 공정을 실시하지 않는다.
도 1e를 참조하면, 게이트 절연막(150) 상에 게이트 도전막(160)을 형성한다. 게이트 도전막(160)으로는 폴리 실리콘막, 금속막 및 실리사이드막을 사용할 수 있다. 상술한 게이트 도전막(160) 형성 공정시 공정 최고 온도를 섭씨 700도 이하로 제어하는 것이 바람직하다. 이를 통해 게르마늄의 아웃디퓨전을 방지할 수 있다.
도 1f를 참조하면, 패터닝 공정을 통해 게이트 도전막(160) 및 게이트 절연막(150)의 일부를 제거하여 게이트 전극(150, 160)을 형성한다.
상기의 패터닝 공정은 게이트 도전막(160) 상에 감광막을 도포한다. 게이트 마스크를 이용한 사진 식각공정을 통해 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴을 식각마스크로 하는 식각공정을 통해 노출된 게이트 도전막(160) 및 게이트 절연막(150)을 제거하여 게이트 전극(150, 160)을 형성한다. 소정의 스트립 공정을 실시하여 감광막 패턴을 제거한다.
도 1g를 참조하면, 상기 게이트 전극(150, 160) 양측의 노출된 실리콘층(130), 단결정 게르마늄층(120) 및 실리콘 기판(110)에 소정의 이온주입을 실시하여 정션부(170a, 170b)를 형성한다. 정션부(170a, 170b)는 소스/드레인층을 지칭한다. 이때, 이온주입 공정시 이온주입 되는 영역이 비정질화(amorphize)될 수 있도록 이온 에너지를 조절하는 것이 바람직하다. 한편, N타입 MOSFET와 P타입 MOSFET를 단일의 기판에서 제조할 경우, 별도의 이온주입 마스크를 형성하여 서로 다른 불순물을 주입하는 것이 효과적이다.
이온 주입 공정 후, 저온 솔리드 성장 공정을 실시하여 비정질화된 층을 재 결정화(Recrystallize) 시키고, 주입된 도판트를 활성화(Dopant Activation) 시킨다. 저온 솔리드 성장 공정은 섭씨 350 내지 650도 온도에서 실시하는 것이 바람직하다. 상기의 저온 솔리드 성장 공정 후, RTA로 섭씨 700 내지 800도에서 약 8 내지 12초간 어닐링을 실시할 수도 있다.
도 1h를 참조하면, 게이트 전극(150, 160), 소스(170a) 및 드레인(170b)에 각기 도전성 플러그(180, 190, 200)를 형성한다. 이를 위해 전체 구조상에 층간 절연막(175)을 형성한 다음, 하부의 게이트 전극(150, 160) 및 전션부(170a, 170b)를 노출하는 홀을 형성한다. 상기 홀을 도전성 물질로 매립한 다음, 평탄화 하여 다수의 도전성 플러그(180, 190, 200)를 형성한다. 즉, 소스(170a) 상에 소스용 도전성 플러그(180)를 형성하고, 드레인(170b) 상에 비트라인용 도전성 플러그(190)를 형성하고, 게이트 전극(150, 160) 상에 워드라인용 도전성 플러그(200)를 형성한다. 이후, 금속화 공정을 실시하여 소스용 도전성 플러그(180)와 접속된 소스라인(미도시)과, 비트라인용 도전성 플러그(190)와 접속된 비트라인(미도시)과, 워드라인용 도전성 플러그(200)와 접속된 워드라인(미도시)을 형성한다.
본 발명은 상술한 공정에 한정되지 않고, 반도체 소자의 특성에 따라 다양하게 변화될 수 있다. 즉, CMOS 소자 뿐만 아니라 디램 및 플래시와 같은 메모리 소자의 에도 적용이 가능하다.
본 발명에 따른 반도체 소자는 반도체 기판상에 순차적으로 형성된 단결정 게르마늄층 및 실리콘층과, 상기 실리콘층 상에 형성된 게이트 전극과, 상기 게이트 전극 양측에 형성된 접합층을 포함한다.
상기 단결정 게르마늄층은 하부의 반도체 소자와의 결정 결합이 발생하지 않을 두께와, 단결정 게르마늄층 내에 채널 영역이 형성되도록 상기 단결정 게르마늄층 및 상기 실리콘층의 두께를 조절한다. 즉, 채널 영역의 80 내지 100%가 상기 단결정 게르마늄층 내에서 형성되도록 상기 단결정 게르마늄층의 두께를 조절하는 것이 바람직하다. 이에, 상기 단결정 게르마늄층은 0.01 내지 15㎚ 두께로 형성하는 것이 효과적이다. 또한, 상기 실리콘층은 1 내지 3㎚ 두께로 형성하는 것이 바람직하다.
이는 일반적으로 게이트 절연막과 반도체 기판의 계면으로부터 약 5㎚깊이 이내에 채널영역이 형성되고, 약 2㎚에서 캐리어가 집중된다. 따라서, 본 발명에서는 단결정 게르마늄층을 상술한 두께로 형성하여 채널에서의 캐리어 이동도를 게르마늄 웨이퍼를 이용한 소자와 같은 효과를 낼 수 있다. 또한, 단결정 게르마늄층 상에 실리콘층이 증착되어서 격자 부정합으로 인한 격자 압축응력(Lateral Compressive Stress)이 단결정 게르마늄층에 가해지게 된다. 이로써, 스트레인드 게르마늄층에 채널이 형성되는 효과를 얻을 수있다. 또한, 단결정 게르마늄층 상의 실리콘층 또한 인장응력(Tensile Stress)을 받고 있어 인버젼 캐리어(Inversion Carrier)역시 스트레인드 실리콘층이 가지는 높은 이동도를 가질 수 있다.
도 2는 실리콘층의 두께에 따른 캐리어의 이동도를 측정한 그래프이다.
상기 그래프는 단결정 게르마늄층 상에 형성된 실리콘층의 두께를 1㎚, 2㎚, 3㎚등으로 각각 다르게 조절하였을 때, 캐리어의 이동도를 측정한 결과 그래프이다. 1㎚일 경우는 거의 모든 인버젼 캐리어가 스트레인드 게르마늄위에 형성되어 전자 이동도의 피크값이 3배 이상증가하는 것을 볼 수 있다. 즉, 이러한 전자 이동도의 증가는 드레인 전류의 증가를 의미하며 이는 소자의 동작속도가 향상됨을 의미한다. 상기의 실험에서 게이트 절연막으로 하프늄 알루미늄 산화막을 사용하였다.
이뿐만 아니라 표면은 여전히 실리콘 이므로 게이트 절연막의 불안정성 문제를 해결할 수 있고, 소스/드레인 접합도 실리콘층 위에서 이루어지므로 누설전류를 해결할 수도 있다. 또한, 고가의 게르마늄 웨이퍼를 이용하지 않고도 이와 동일한 효과를 얻을 수 있다.
상술한 바와 같이, 본 발명은 반도체 소자의 채널이 게르마늄층 내에 위치하도록 하여 채널의 캐리어 이동도를 향상시킬 수 있다.
또한, 게르마늄층 상에 실리콘층을 형성하여 신뢰도의 게이트 절연막을 형성할 수 있고, 정션접합층에서 발생하였던 누설전류를 줄일 수 있다.
또한, 고가의 게르마늄 웨이퍼를 이용하지 않고도 이와 동일한 효과를 얻을 수 있고, 종래의 실리콘용 공정과 장비를 그대로 사용할 수 있어 소자의 제작 단가의 향상 없이 고효율의 반도체 소자를 제조할 수 있다.
Claims (11)
- 실리콘 기판;상기 실리콘 기판상에 형성된 단결정 게르마늄층; 및상기 단결정 게르마늄층 상에 상기 단결정 게르마늄층의 두께보다 얇게 형성된 실리콘층을 포함하고,상기 단결정 게르마늄층은 상기 실리콘 기판의 표면과 접하는 반도체 소자.
- 청구항 1에 있어서,상기 단결정 게르마늄층은 상기 실리콘 기판과 결정 결함이 생기기 시작하는 임계두께 보다 얇은 두께인 반도체 소자.
- 청구항 2에 있어서,상기 단결정 게르마늄층은 0.01 내지 15㎚ 두께로 형성된 반도체 소자.
- 청구항 1에 있어서,상기 실리콘층은 1 내지 3㎚ 두께로 형성된 반도체 소자.
- 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,상기 실리콘층 상에 형성된 게이트 전극; 및상기 게이트 전극 양측의 상기 실리콘 기판, 단결정 게르마늄층 및 실리콘층 내에 형성된 정션부;를 포함하는 반도체 소자.
- 청구항 5에 있어서,상기 실리콘층, 단결정 게르마늄층 및 실리콘 기판에 형성된 소자 분리막을 더 포함하는 반도체 소자.
- 실리콘 기판 상에 단결정 게르마늄층을 형성하는 단계;상기 단결정 게르마늄층 상에 실리콘층을 형성하는 단계;상기 실리콘층, 상기 게르마늄층 및 상기 실리콘 기판의 일부를 식각하여 소자 분리막을 형성하는 단계;적어도 한 번의 세정공정을 실시하여 상기 실리콘층의 일부를 제거하는 단계;전체 구조상에 게이트 절연막 및 게이트 도전막을 순차적으로 형성한 후, 이를 패터닝하여 게이트 전극을 형성하는 단계; 및상기 게이트 전극 양측에 정션부를 형성하는 단계;를 포함하는 반도체 소자의 제조 방법.
- 삭제
- 청구항 7에 있어서, 상기 세정공정은,섭씨 70 내지 120도로 가열된 H2SO4 + H2O2 용액에 상기 실리콘층을 5 내지 15분간 세정하는 제 1 세정 공정; 및DHF용액을 이용한 제 2 세정공정을 실시하는 반도체 소자의 제조 방법.
- 청구항 7에 있어서,상기 게이트 절연막 및 상기 게이트 도전막은 섭씨 300 내지 700도에서 증착하는 반도체 소자의 제조 방법.
- 청구항 7에 있어서, 상기 정션부를 형성하는 단계는,소정의 이온주입공정을 통해 상기 게이트 전극 양측에 소정의 도판트를 주입하되, 상기 실리콘층 표면이 비정질화되도록 하는 단계; 및섭시 350 내지 650도에서 저온 솔리드 성장 공정을 실시하여 상기 비정질화된 실리콘층을 재결정화하고, 상기 도판트를 활성화하는 단계를 포함하는 반도체 소자의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040102282A KR101131418B1 (ko) | 2004-12-07 | 2004-12-07 | 반도체 소자 및 이의 제조 방법 |
| TW094142988A TWI420591B (zh) | 2004-12-07 | 2005-12-06 | 半導體基板，半導體裝置及其製造方法 |
| CNB2005101279751A CN100511704C (zh) | 2004-12-07 | 2005-12-07 | 半导体衬底、半导体装置和其制造方法 |
| US11/297,504 US7391098B2 (en) | 2004-12-07 | 2005-12-07 | Semiconductor substrate, semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040102282A KR101131418B1 (ko) | 2004-12-07 | 2004-12-07 | 반도체 소자 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060063183A KR20060063183A (ko) | 2006-06-12 |
| KR101131418B1 true KR101131418B1 (ko) | 2012-04-03 |
Family
ID=36573247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040102282A KR101131418B1 (ko) | 2004-12-07 | 2004-12-07 | 반도체 소자 및 이의 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7391098B2 (ko) |
| KR (1) | KR101131418B1 (ko) |
| CN (1) | CN100511704C (ko) |
| TW (1) | TWI420591B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7544584B2 (en) * | 2006-02-16 | 2009-06-09 | Micron Technology, Inc. | Localized compressive strained semiconductor |
| US7485544B2 (en) * | 2006-08-02 | 2009-02-03 | Micron Technology, Inc. | Strained semiconductor, devices and systems and methods of formation |
| US8962447B2 (en) * | 2006-08-03 | 2015-02-24 | Micron Technology, Inc. | Bonded strained semiconductor with a desired surface orientation and conductance direction |
| US7749879B2 (en) * | 2006-08-03 | 2010-07-06 | Micron Technology, Inc. | ALD of silicon films on germanium |
| JP4916247B2 (ja) * | 2006-08-08 | 2012-04-11 | トヨタ自動車株式会社 | 炭化珪素半導体装置及びその製造方法 |
| US7968960B2 (en) | 2006-08-18 | 2011-06-28 | Micron Technology, Inc. | Methods of forming strained semiconductor channels |
| CN103426926B (zh) * | 2012-05-14 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、pmos晶体管及其形成方法 |
| EP3671813A1 (en) * | 2018-12-21 | 2020-06-24 | IMEC vzw | Si-passivated ge gate stack |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990006451A (ko) * | 1997-06-30 | 1999-01-25 | 포만 제프리 엘 | 계단상 도핑 프로파일을 갖는 구조체와 계단상 도핑 프로파일 형성 방법 및 전계 효과 트랜지스터 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5019882A (en) * | 1989-05-15 | 1991-05-28 | International Business Machines Corporation | Germanium channel silicon MOSFET |
| US6607948B1 (en) * | 1998-12-24 | 2003-08-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a substrate using an SiGe layer |
| KR100441469B1 (ko) | 1999-03-12 | 2004-07-23 | 인터내셔널 비지네스 머신즈 코포레이션 | 전계 효과 장치용 고속 게르마늄 채널 이종구조물 |
| US6455330B1 (en) * | 2002-01-28 | 2002-09-24 | Taiwan Semiconductor Manufacturing Company | Methods to create high-k dielectric gate electrodes with backside cleaning |
| JP4413580B2 (ja) * | 2003-11-04 | 2010-02-10 | 株式会社東芝 | 素子形成用基板の製造方法 |
| US7244958B2 (en) * | 2004-06-24 | 2007-07-17 | International Business Machines Corporation | Integration of strained Ge into advanced CMOS technology |
-
2004
- 2004-12-07 KR KR1020040102282A patent/KR101131418B1/ko active IP Right Grant
-
2005
- 2005-12-06 TW TW094142988A patent/TWI420591B/zh not_active IP Right Cessation
- 2005-12-07 US US11/297,504 patent/US7391098B2/en active Active
- 2005-12-07 CN CNB2005101279751A patent/CN100511704C/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990006451A (ko) * | 1997-06-30 | 1999-01-25 | 포만 제프리 엘 | 계단상 도핑 프로파일을 갖는 구조체와 계단상 도핑 프로파일 형성 방법 및 전계 효과 트랜지스터 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100511704C (zh) | 2009-07-08 |
| CN1801495A (zh) | 2006-07-12 |
| TWI420591B (zh) | 2013-12-21 |
| KR20060063183A (ko) | 2006-06-12 |
| TW200629410A (en) | 2006-08-16 |
| US7391098B2 (en) | 2008-06-24 |
| US20060118915A1 (en) | 2006-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5173582B2 (ja) | 半導体装置 | |
| KR101537079B1 (ko) | 점진적으로 만들어진 형태의 구성을 가지는 매립 스트레인 유도 물질을 갖는 트랜지스터 | |
| TWI420602B (zh) | 用於形成ｎｍｏｓ與ｐｍｏｓ電晶體中之凹陷之受應變之汲極／源極區之技術 | |
| US7094639B2 (en) | Method for fabricating semiconductor device | |
| US8440547B2 (en) | Method and structure for PMOS devices with high K metal gate integration and SiGe channel engineering | |
| US20040077136A1 (en) | Integrated circuit metal oxide semiconductor transistor | |
| TWI469344B (zh) | 具有包含效能增進材料成分之受應變通道區的電晶體 | |
| US20050054164A1 (en) | Strained silicon MOSFETs having reduced diffusion of n-type dopants | |
| JP5544367B2 (ja) | トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域 | |
| KR19980024988A (ko) | 집적 ｃｍｏｓ 회로 장치 및 그 제조 방법 | |
| US10714619B2 (en) | PMOS FinFET | |
| TW201635517A (zh) | 具有替代通道材料之電性絕緣鰭片結構及其製法 | |
| JP2003347399A (ja) | 半導体基板の製造方法 | |
| TWI420591B (zh) | 半導體基板，半導體裝置及其製造方法 | |
| JP2006512766A (ja) | 厚い歪みシリコン層を形成する方法、および厚い歪みシリコン層を組み込んだ半導体構造 | |
| WO2008002847A1 (en) | Methods of employing a thin oxide mask for high dose implants | |
| JP2016063222A (ja) | 異なる歪み状態を有するトランジスタチャネルを含んだ半導体構造を製造するための方法、及び関連する半導体構造 | |
| US8153537B1 (en) | Method for fabricating semiconductor devices using stress engineering | |
| JP2006059843A (ja) | 半導体装置とその製造方法 | |
| JP5666451B2 (ja) | アクティブ層の厚み減少を伴う歪トランジスタを形成するための構造歪を与えられた基板 | |
| CN106711215B (zh) | 半导体元件及其制作方法 | |
| JP2004165470A (ja) | 半導体装置及びその製造方法 | |
| US7482252B1 (en) | Method for reducing floating body effects in SOI semiconductor device without degrading mobility | |
| CN107369648B (zh) | 一种双栅氧化层制造方法 | |
| CN108172546B (zh) | 一种cmos纳米线及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150204 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160303 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180807 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190104 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 9 |