KR19980024988A - 집적 ｃｍｏｓ 회로 장치 및 그 제조 방법 - Google Patents

집적 ｃｍｏｓ 회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR19980024988A
KR19980024988A KR1019970048906A KR19970048906A KR19980024988A KR 19980024988 A KR19980024988 A KR 19980024988A KR 1019970048906 A KR1019970048906 A KR 1019970048906A KR 19970048906 A KR19970048906 A KR 19970048906A KR 19980024988 A KR19980024988 A KR 19980024988A
Authority
KR
South Korea
Prior art keywords
layer
silicon layer
channel transistor
distorted
thickness
Prior art date
Application number
KR1019970048906A
Other languages
English (en)
Other versions
KR100440508B1 (ko
Inventor
베른하르트 루스티히
헤르베르트 셰퍼
마르틴 프라노쉬
Original Assignee
로더리히 네테부쉬, 롤프 옴케
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로더리히 네테부쉬, 롤프 옴케, 지멘스 악티엔게젤샤프트 filed Critical 로더리히 네테부쉬, 롤프 옴케
Publication of KR19980024988A publication Critical patent/KR19980024988A/ko
Application granted granted Critical
Publication of KR100440508B1 publication Critical patent/KR100440508B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8256—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using technologies not covered by one of groups H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252 and H01L21/8254
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

반도체 섬(island)은 각각 적어도 Si1-xGex층과 상기 Si1-xGex층과 동일한 격자 상수를 나타내고 캐리어 플레이트상에 배치된 절연층상에 형성되는 왜곡된 실리콘층을 포함한다. 상기 반도체 섬은 바람직하게 선택적 에피택시에 의해 형성되고 p-채널 MOS 트랜지스터 및/또는 n-채널 MOS 트랜지스터를 포함한다.

Description

집적 ＣＭＯＳ 회로 장치 및 그 제조 방법
본 발명은 일반적으로 반도체 소자의 분야에 관한 것으로서, 특히 개선된 CMOS 회로에 관한 것이다.
MOS 기술의 구조적 소형화 때문에, MOS 트랜지스터와 CMOS 회로의 특성은 미크로미터 범위로 유지되어야 한다. 그러나, 100㎚ 미만의 채널 길이를 갖는 MOS 트랜지스터에서, 단채널과 펀치 효과가 발생한다. 이런 효과는 사실상 부분적으로 3기판의 증가된 도핑에 의해 보상될 수 있지만, 기판의 요구되는 고도핑은 특히 채널에서의 전하 캐리어 이동도의 악화를 초래한다. 부가적으로, 100㎚ 미만의 채널 길이를 갖는 MOS 트랜지스터에서, 잠재적 경사(d ln(I드레인)/d V게이트)는 낮은 동작 전압에서 조차 도전 및 비도전 상태의 전류가 명확히 구분될 수 있도록 최소화되어야 한다. 결국, 극도의 단채널 효과를 방지하기 위해, 100Ω㎛ 등급의 낮은 특정 직렬 저항을 나타내는 평면 소스/드레인 영역이 사용되어야 한다.
전하 캐리어 이동도를 증가시키기 위하여, 적어도 트랜지스터의 채널 영역에 왜곡된(distored) 실리콘을 포함하는 기판내에 n-채널 및 p-채널 트랜지스터를 구현하는 것이 문헌에 제시되어 있다(K. Rim등, IEEE IEDM Tech. Dig., 517쪽(1995) 참조). 왜곡된 실리콘은 비왜곡된 실리콘과 비교하여 2 공간 방향으로 증가되는 격자 상수를 가지는 실리콘이다. 왜곡된 실리콘은 더 높은 격자 상수를 가지는 기판에 정합된 실리콘 격자를 성장시킴으로써 제조된다. Si1-xGex층은 기판 재료로서 적당하다. Si1-xGex기판의 높은 결함 밀도는 왜곡된 실리콘의 제조에서 문제가 된다.
SOI 기판의 얇은 실리콘층상에 Si1-xGex층을 성장하는 것이 제시되어 있다(A. R. Powell 등, Appl. Phys. Lett. 64, 1856쪽(1994) 참조). Si1-xGex층내의 게르마늄 함량이 15% 미만인 한에 있어서, 이런 경우에 Si1-xGex층의 스트레스는 그 아래에 놓이는 얇은 실리콘층내로 릴랙스된다.
낮은 직렬 저항을 갖는 매우 평탄한 소스/드레인 영여을 제조하기 위해, 상기 소스/드레인 영역이 기판의 표면내의 함몰부 에칭, 비정질 실리콘의 선택적 인-시튜 도핑된 성장과 비정질 실리콘의 순차적 재결정화에 의해 제조되는 것이 제시되어 있다(Y. Mitani 등, IEEE VLSI Tech. Dig., 91쪽(1996) 참조). 그러나, 이런 디자인은 물론 단점이 있다.
본 발명의 목적은 단채널 효과와 펀치 효과가 방지되고 높은 전하 캐리어 이동도가 보장되는 집적 CMOS 회로 장치 및 그 제조 방법을 제공하는 것이다.
도 1은 반도체 섬을 갖는 기판을 도시하는 도면.
도 2는 상보형 MOS 트랜지스터를 이루기 위한 웰 형성후 기판을 도시하는 도면.
도 3은 제 2 보조층으로부터 스페이서의 형성후 기판을 도시하는 도면.
도 4는 p-채널 트랜지스터의 소스/드레인 영역을 위한 제 1 서브영역의 형성후 기판을 도시하는 도면.
도 5는 스페이서의 제거 및 제 2 서브영역의 형성후 기판을 도시하는 도면.
도 6은 반도체 섬에 p-채널 트랜지스터의 영역을 에칭한후 기판을 도시하는 도면.
도 7은 선택적 인-시튜 도핑 에피택시에 의해 p-채널 트랜지스터용 소스/드레인 영역의 형성후 제 2 기판을 도시하는 도면.
도 8은 실리콘의 선택적 성장후 기판을 도시하는 도면.
도 9는 소스/드레인 영역과 게이트 전극의 표면에서 실리콘층의 형성후 기판을 도시하는 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 베이스 4 : Si1-xGex층
5 : 왜곡된 실리콘 6 : 반도체 섬
본 발명의 CMOS에서, 트랜지스터는 절연층 상에 형성되는 반도체 섬(island)으로 배열된다. 각각의 반도체 섬은 Si1-xGex층과 그위에 형성되는 왜곡된 실리콘층을 포함한다. Si1-xGex층은 실리콘층에 의해 절연층으로부터 분리될 수 있다. 상기 왜곡된 실리콘층은 실질적으로 Si1-xGex층과 같은 동일한 격자 상수를 나타낸다. 모든 반도체 섬에서, Si1-xGex층의 기계적 스트레스는 반도체 섬의 양쪽에 열적 연성 절연 재료 그아래 또는 관통하여 형성된 실리콘층을 통해 보증된 바와 같이 릴랙스된다. 그러므로 Si1-xGex층은 실제로 40% 이상의 갈륨 함량을 사용하더라도 결함을 나타내지 않는다. 예를 들면, 15% 이상의 갈륨 함량을 갖는 Si1-xGex층의 사용은 상대적으로 더 높은 전자 및 홀 이동도가 왜곡된 실리콘층으로 유지된다는 장점을 가진다.
예를 들어 40%의 갈륨 함량이 주어진다면, 상기 실리콘 층의 두께는 10㎚가 될 수 있다. Si1-xGex층의 두게는 20㎚가 될 수 있고 왜곡된 실리콘 층의 두께는 10㎚가 될 수 있다. 0 내지 대략 20㎚두께의 실리콘층, 10 내지 50㎚ 두께와 20 내지 50%의 갈륨 함량을 가지는 Si1-xGex층 및 5 내지 20㎚ 두께의 왜곡된 실리콘층을 제조하는 것은 본 발명의 범위내에 있다.
도전 채널은 n-채널과 p-채널 트랜지스터 둘다를 위해 도전 상태로 MOS 트랜지스터에 왜곡된 실리콘 층의 표면에 형성된다. Si1-xGex층과 왜곡된 실리콘층 사이의 경계 표면에서의 매립 채널 형성을 방지하기 위하여, Si1-xGex층과 왜곡된 실리콘층사이에 버퍼 층을 제공하는 것은 본 발명의 범위내에 있다. 버퍼 층은 yx이고 갈륨 부분이 감소하는 Si1-yGey을 포함한다. 버퍼 층은 왜곡된 실리콘층의 경계 표면에서 최저 갈륨 몫을 나타낸다.
n-채널 트랜지스터의 임계 전압이 p-채널 트랜지스터의 임계 전압과 동일한 대칭적 CMOS 회로를 구현하기 위하여, p+-도핑된 게르마늄을 포함하는 게이트 전극을 갖는 MOS 트랜지스터를 제공하는 것이 유리하다. 상기 게이트 전극은 순수 다결정 게르마늄 또는 다결정의 혼합물(SixGe1-X)층으로 구성될 수 있다. 다결정, p+-도핑된 게르마늄은 대략 왜곡된 실리콘의 중앙 밴드 갭에 있는 방사 에너지를 가진다. 그러므로 n과 p 표면 채널 MOS 트랜지스터가 둘다 뛰어난 특성으로 구현될 수 있다. 인버터로서 p-채널 트랜지스터와 n-채널 트랜지스터를 포함하는 반도체 섬의 상보형 MOS 트랜지스터 쌍을 구현하는 것이 본질적으로 유리하다.
반도체 섬의 제조는 바람직하게 캐리어 웨이퍼상에 실리콘층과 그아래에 배열된 절연층을 포함하는 SOI 기판에 기초하고 있다. 상기 실리콘층은 섬처럼 구조화되고, 그결과 절연층의 표면은 부분적으로 커버되지 않는다. Si1-xGex은 상기 구조화된 실리콘층상의 선택적 에피택시 뿐만아니라 주입 또는 확산에 의한 구조화된 실리콘층내의 게르마늄 유입에 의해 형성될 수 있다. 선택적 에피택시는 한정된 층두께의 관점에서 유리하다.
왜곡된 층은 순차적으로 선택적 에피택시에 의해 성장된다. 에피택시 성장을 위하여, Si1-xGex층의 격자 상수는 왜곡된 실리콘층내로 전가된다. 평면 소스/드레인 영역을 위하여, 제 1 서브영역과 제 2 서브영역의 소스/드레인 영여를 개별적으로 형성하는 것이 유리하다. 그러므로 제 2 서브영역은 제 1 서브영역보다 더 작은 깊이와 더 낮은 도판트 농도를 나타낸다. 효과적 채널 길이는 제 2 서브영역의 측면 공간에 의해 결정된다. 문헌에서, 제 1 서브 영역을 위한 용어 HDD 프로파일과 제 2 서브 영역을 위한 용어 LDD 프로파일은 표준이다.
제 1 서브영역을 우선 제조하여 게이트 전극의 측벽에 있는 스페이서가 게이트 전극 에지로부터 제 1 서브영역의 공간을 한정하도록 하는 것이 유리하다. 이런 스페이서의 제거후, 소스/드레인 영역의 제 2 서브영역이 형성된다. 제 2 서브영역이 제 1 서브영역 다음에 형성되기 때문에, 이들은 온도 부하와 제 1 서브영역을 형성하기 위한 단계를 겪지않고, 그러므로 이들은 더 경사진 도판트 프로파일로 제조될 수 있다.
p-채널 트랜지스터의 소스/드레인 영역을 위한 제 2 서브영역은 바람직하게 적어도 왜곡된 실리콘층내에 형성되고, 순자적으로 선택적 인-시튜 도핑 에피택시가 수행된다. 인-시튜 도핑 에피택시가 수행된다면, 도판트는 에피택시 성장된 결정 영역내로 유입된다. 상기 도판트의 순차적 활성화는 주어진 인-시튜 도핑 에피택시에 요구되지 않는다. 그러므로 계단 모양 도판트 프로파일이 형성될 수 있다.
본 발명은 이제 도면에 도시되는 예시적 실시예를 참조하여 보다 상세히 설명될 것이다.
400㎚ 두께를 가지는 SiO2의 절연층(2)이 실리콘 또는 사파이어 베이스(1)상에 형성된다. 0 내지 10㎚의 두께를 가지는 구조화된 실리콘층(3), 15㎚ 두께의 층과 35%의 게르마늄 함량을 갖는 Si1-xGex층(4), 및 5㎚ 두께의 층을 갖는 왜곡된 실리콘층(5)이 상기 절연층(2)상에 형성된다. 상기 구조화된 실리콘층(3), 상기 Si1-xGex층(4) 및 상기 왜곡된 층(5)은 서로 반도체 섬(6)을 형성한다(도 1 참조).
SOI 기판은 바람직하게 상기 반도체 섬(6)을 제조하는데 사용된다. 상기 SOI 기판은 실리콘의 캐리어 플레이트(1)와 SiO2의 상기 절연층으로 이루어지고, 그위에 단결정 실리콘층이 형성된다. 우선, 상기 단결정 층은 예를 들어 산화와 HF를 사용한 에칭에 의해 요구된 두께까지 감소된다. 순차적으로, 상기 구조화된 실리콘층(3)은 포토리소그래픽 처리 단계의 보조로 형성된다. 상기 Si1-xGex층(4)은 500 내지 900℃의 온도와 1 내지 760 Torr의 압력에서 처리 가스로서 H2, SiH2Cl2, GeH4를 사용한 선택적 에피택시에 의해 성장된다. 상기 Si1-xGex층에서 발생하는 기계적 스트레스는 커버되지않은 측면을 통해 상기 구조화된 실리콘층(3)내로 릴랙스된다. 선택적 에피택시로 형성된 상기 Si1-xGex층(4)은 대부분 기계적 스트레스가 없다. 또한 상기 왜곡된 실리콘 층(5)은 선택적 에피택시에 의해 성장된다. H2, SiH2Cl2가 처리 가스로서 사용된다. 처리 온도는 600 내지 800℃이고, 압력은 1 내지 760Torr가 된다.
상기 반도체 섬(6)은 상기 절연층(2)의 표면에 평행한 2㎛ × 5㎛의 치수를 가진다.
처리 가스 조성물을 변경함으로써 상기 Si1-xGex층을 제조하기 위한 선택적 에피택시 동안, 상기 왜곡된 실리콘층(5)에 대한 경계면에서 게르마늄 비율이 지속적으로 감소하는 Si1-yGey의 버퍼층이 얻어질 수 있다. 명료함을 위해, 상기 버퍼층은 도 1에 도시되지 않는다. 상기 버퍼층은 10㎚의 두께를 가진다. 상기 게르마늄 함량(y)은 예를 들어 0 내지 35 퍼센트에 달한다.
상기 반도체 섬(6)내에 n-채널 트랜지스터와 p-채널 트랜지스터를 제조하기 위해, TEOS SiO2의 스캐터(scatter) 산화층이 우선 20㎚의 두께로 증착된다(도시안됨). 상기 n-채널 트랜지스터를 위한 p-도핑된 웰(7)과 p-채널 트랜지스터를 위한 n-도핑된 웰(8)은 마스크 주입에 의해 형성된다(도 2 참조). 상기 p-도핑된 웰(7)의 주입은 7 Kev에서 2 × 1012㎝-2의 도우즈로 수행된다. 상기 n-도핑된 웰(8)의 주입은 15 Kev에서 3 × 1012㎝-2의 도우즈를 가지는 인으로 수행된다.
최종 수직 섬 에지는 순차적으로 포토리소그래픽 방법으로 정의되고 CHF3/CF4(스캐터 산화물) 또는 HBr(Si/SiGe 스택)을 사용하여 이방적으로 에칭된다. 상기 절연층(2)은 에칭 정지물이다. 상기 반도체 섬 측벽의 포텐셜 패시베이션후, 측벽 스페이서(9)가 Si3N4로 형성되며 상기 스캐터 산화물층이 제거된다(도 2 참조).
게이트 유전체(10)를 형성하기 위해, n-채널 트랜지스터와 p-채널 트랜지스터용 게이트 전극(11)과 커버층(12), 예시적 실시예에서 3㎚ 두께가 되는 SiO2층이 플라즈마 증착 또는 600℃의 열산화에 의해 증착된다. 다결정 게르마늄 또는 0.15와 동일한 x를 갖는 다결정 Si1-xGex의 다결정 게이트 전극이 증착되며, 200㎚ 두께를 가지는 SiO2의 커버층이 증착되고 순차적으로 포토리소그래픽 처리 단계와 HBr를 사용한 이방성 에칭의 보조로 구조화된다. 선택적으로, 상기 게이트 전극(11)은 전자빔 리소그래피 또는 스페이서 기술로 형성될 수 있다. 상기 게이트 길이는 100㎚가 될 수 있다.
TEOS SiO2또는 Si3N4의 제 1 보조층(13)은 본질적으로 등각 에지 커버리지를 갖는 10㎚의 층 두께로 표면에 걸쳐 넓게 증착된다. 60㎚의 층 두께를 가지는 폴리실리콘의 제 2 보조층(14)이 그위에 형성된다. 상기 제 2 보조층(14)은 상기 제 1 보조층에 관련하여 선택적으로 에칭될 수 있다.
스페이서(140)(도 3 참조)는 HBr를 사용한 상기 제 1 보조층(13)에 관련하여 선택적으로 상기 제 2 보조층(14)의 이방성 에칭에 의해 상기 게이트 전극(11)의 측벽 영역에 형성된다. 포토레지스트의 제 1 마스크(15)는 상기 n-도핑된 웰(8)을 커버하도록 형성된다. 30 KeV의 에너지로 2 × 1015㎝-2의 도우즈를 갖는 비소를 사용한 주입이 n-채널 트랜지스터용 소스/드레인 영역의 제 1 서브영역(16)을 형성하기 위해 수행된다. 상기 제 1 마스크(15)는 순차적으로 제거되고 템퍼링 단계가 주입 손상을 완화하고 상기 n-채널 트랜지스터의 상기 제 1 서브영역(16)에서의 드라이브-인과 도판트 활성화를 위해 수행된다. 상기 템퍼링 단계는 800℃에서 60초동안 수행된다.
제 2 마스크(17)는 상기 p-도핑된 웰(7)을 커버하도록 형성된다. p-채널 트랜지스터용 소스/드레인 영역의 제 2 서브영역(18)이 10 KeV의 에너지로 2 × 1015㎝-2의 도우즈를 갖는 붕소를 사용한 주입에 의해 형성된다. n-채널 트랜지스터용 제 1 서브영역(16)와 p-채널 트랜지스터용 제 2 서브영역(18)을 형성하기 위한 주입에서 다소 더 높은 에너지를 사용함으로써, 상기 절연층(2)이 주입에서 소정의 더 높은 에너지와 도우즈로 연성화되고 상기 반도체 섬(6)이 기계적 스트레스를 방산하도록 슬라이딩하는 것을 더욱 쉽게 하기 때문에 발생하는 기계적 스트레스는 더욱 많이 방산될 수 있다.
상기 제 2 마스크(17)가 제거된다. 상기 스페이서(140)는 콜린을 사용한 습식 화학 에칭에 의해 상기 제 1 보조층(13)에 관련하여 선택적으로 제거된다(도 5 참조).
포토레지스트의 제 3 마스크(19)는 상기 n-도핑된 웰(8)을 커버하도록 형성된다. 상기 n-채널 트랜지스터용 소스/드레인 영역의 제 2 서브영역(20)은 2 × 1014㎝-2의 비소를 사용한 주입에 의해 형성된다(도 5참조). 상기 소스/드레인의 제 2 서브영역(20)의 깊이와 도판트 농도는 상기 제 1 서브영역(16) 보다 더 낮다. 그러나, 상기 제 2 서브영역(20)의 측면 치수는 상기 스페이서(140)가 이전에 제거되기 때문에 상기 제 1 서브영역(16)보다 더 크다.
상기 제 3 마스크(19)의 제거후, 공통 템퍼링 단계가 p-채널 트랜지스터용 제 1 서브영역(18)과 n-채널 트랜지스터를 위한 제 2 서브영역(20)의 주입 손상을 완화하고 이런 영역내로의 도판트 드라이브-인 및 그것의 활성화를 위해 수행된다. 상기 템퍼링 단계는 750℃에서 30초동안 수행된다. 이런 조건하에서, 상기 도판트 프로파일은 특히 상기 n-채널 트랜지스터를 위한 제 2 서브영역(20)에서 분산되지 않는다.
포토레지스트의 제 4 마스크(21)가 상기 p-도핑된 웰(7)을 커버하도록 형성된다. 상기 제 1 보조층(13)은 이방성 CHF3와 CF4에칭 처리를 사용하여 이방성 에칭에 의해 p-채널 트랜지스터를 위한 영역에 에칭된다. 그결과 상기 게이트 전극(11)의 측벽에서의 스페이서(130)는 상기 제 1 보조층(13)으로부터 생긴다(도 6 참조).
함몰부(22)는 상기 스페이서(130)에 관련하여 선택적으로 실리콘을 침식하는 에칭에 의해 상기 게이트 전극(6)의 측면에 대해 상기 p-채널 트랜지스터을 위한 영역내에 형성된다. 상기 에칭은 바람직하게 상기 함몰부가 상기 스페이서(130) 아래로 연장되도록 이방적으로 뒤이어 발생한다. 상기 함몰부(22)는 15㎚의 깊이를 나타낸다. 이들은 상기 Si1-xGex층(4)내로 연장된다. 상기 함몰부(22)의 에칭에서 정지 신호로서 Si1-xGex층(4)으로부터 게르마늄 신호를 사용하는 것이 유리하다. 예를 들면, 상기 에칭은 콜린을 사용한 습식 화학적으로 수행된다.
상기 제 4 마스크(21)의 제거와 상기 함몰부(22)의 영역에서 커버되지 않은 다결정 표면의 HF 담금을 사용한 습식 세정후, 상기 함몰부(22)는 선택적 인-시튜 도핑 에피택셜 증착에 의해 p-채널 트랜지스터를 위한 소스/드레인의 제 2 서브영역(23)으로 채워진다. 그것에 의해 GeH4또는 SiH4의 소량 첨가에 의한 750℃에서 인-시튜 표면의 저온 세정을 수행하여 자연 산화물이 Si 표면으로부터 제거되도록 하는 것이 유리하다.
선택적 인-시튜 도핑 에피택셜 실리콘 증착은 750℃와 10 Torr에서 H2, SiH2Cl2, HCl 및 B2H6의 가스 혼합물을 사용하여 수행된다. 상기 처리 온도는 상기 구조물 및 구조화된 실리콘층(3)과 Si1-xGex층(4)과 왜곡된 실리콘층의 구성이 변형되지않고 유지되도록 선택된다. 상기 제 2 서브영역(23)에 대한 계단 모양 도판트 프로파일이 처리 가스 혼합물에 대한 B2H6의 첨가에 의해 양호한 근사치로 형성된다. 상기 도판트는 인-시튜 도핑 에피택시에 의해 상기 제 2 서브영역(23)의 결정 격자내로 유입되며, 그 결과 템퍼링 단계는 상기 도판트의 활성화를 위해 요구되지 않는다. 그러므로 상기 선택적 에피택시로 형성된 상기 계단 모양 도핑 프로파일은 상기 p-채널 트랜지스터를 위한 제 2 서브영역(23)의 팽창을 정의한다. 상기 p-채널 트랜지스터를 위한 제 2 서브 영역(23)은 15㎚의 깊이를 가진다(도 7참조).
순차적으로, 이방성 CHF3와 CF4에칭 처리를 사용한 스페이서 에칭은 또한 상기 N-채널 트랜지스터의 영역에서 수행되며, 그결과 상기 제 1 보조층(13)이 에칭되고 스페이서(130)가 상기 게이트 전극(6)의 측벽에서 발생한다. 상기 n-채널 트랜지스터 영역에서의 스페이서 에칭동안, 도시되지는 않았지만 상기 p-채널 트랜지스터의 영역은 추가 마스크로 커버된다.
순차적으로, 커버되지않은 실리콘 표면은 Si1-zGez층(24)으로 제공된다. 상기 Si1-zGez층(24)은 도핑되지 않고 성장된다. 끝으로, HF 담금을 사용한 습식 세정과 750℃에서의 저온 세정이 우선 수행된다. 상기 Si1-zGez의 순차적 에피택셜 증착은 H2, SiH2Cl, HCl 및 GeH4를 포함하는 가스 혼합물을 사용하여 650℃와 10 Torr에서 발생한다. 그결과 상기 결정 혼합물은 Si1-zGez층(24)의 격자 상수가 Si1-XGex층(4)의 격자 상수와 동일하도록, 추가 스트레스가 형성되지 않도록 에칭된다.
실리사이드 터미널은 상기 게이트 전극(11)으로부터 상기 커버층(12)의 제거후 형성된다. 끝으로, 티타늄층이 증착되고 템퍼링 단계가 티타늄 실리사이드 터미널(25)의 형성동안 수행된다. 상기 Si1-zGez층(24)은 완전히 소모되고, 그결과 원치않는 pn-접합부는 어느 곳에도 발생하지 않는다. 상기 티타늄 실리사이드 터미널(24)은 상기 제 1 서브 영역(16, 18)과 제 2 서브영역(20, 23) 뿐만아니라 게이트 전극(11)의 표면 및 이웃하는 n-채널과 p-채널 트랜지스터사이의 노출된 반도체 표면상에 발생한다. 결과적으로, p-채널 트랜지스터의 소스/드레인 영역은 상기 n-채널 트랜지스터 중 하나에 접속된다. 자기 정렬된 인버터는 이런 식으로 제조된다.
150㎚ 미만의 단채널 길이가 주어진다면, 상기 게이트 전극(11)의 터미널 임피던스를 개선하기 위해 T-모양 단면을 갖는 게이트 전극(11)을 제조하는 것도 본 발명의 범위내에 있다. 이런 예에서, Si3N4의 측벽 스페이서(9)는 상기 반도체 섬(6)의 측벽을 따라가는 기생 MOS 트랜지스터의 형성을 방지한다. 상기 측벽 스페이서(9)는 선택적으로 SiO2로 형성된다. 상기 게이트 전극(10)의 구조화동안 반도체 섬(6)의 코너가 에칭되는 것을 방지하기 위해, 연속적으로 증착되고 구조화되는 적어도 2개 층의 게이트 전극(11)을 제조하며, 그결과 추가 SiO2스페이서가 2개층 사이에 형성되는 것도 본 발명의 범위내에 있다.
바람직한 실시예에서, 인버터로서 상호 접속되는 p-채널 트랜지스터와 n-채널 트랜지스터는 반도체 섬에 형성된다. 물론, 본 발명은 단지 하나의 트랜지스터 타입, 예를 들어 n-채널 또는 p-채널 트랜지스터, 또는 단지 단일 트랜지스터가 제공되는 반도체 섬에 적용될 수 있다.
반도체 섬(6)이 절연층의 표면에 형성되기 때문에, 캐리어 플레이트(1)에 대한 소스/드레인 영역의 제 1 서브영역(16, 18)과 제 2 서브영역(20, 23)의 캐패시턴스는 절연층(2) 두께에 역비례한다. 이런 캐패시턴스는 절연층(2)의 두게에 의해 설정될 수 있다. 절연층(2)이 400㎚의 두께를 나타낼 때, 이런 캐패시턴스는 반절연 GaAs의 MOS 트랜지스터의 캐패시턴스에 필적한다. CMOS 회로 장치에서, Ⅲ-Ⅴ 반도체 회로를 갖는 Si-MOS에 필적하는 캐패시턴스, GaAs와 비교하여 아주 양호한 낮은 필드 이동도, 높은 필드로 주어진 더 나은 포화 드리프트 속도가 얻어진다.
이상에서는 본 발명의 양호한 일 실시예에 따라 본 발명이 설명되었지만, 첨부된 청구 범위에 의해 한정되는 바와 같은 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자에게는 명백하다.
적어도 Si1-xGex층 및 상기 Si1-xGex층과 같은 동일 격자 상수를 나타내는 왜곡된 실리콘층을 각각 구비하는 절연층상에 형성된 다수의 반도체 섬에 기초하여, 단채널 효과 및 펀치 효과가 방지되고 높은 전하 캐리어 이동도가 보장되는 집적 CMOS 회로를 제공할 수 있다.

Claims (15)

  1. 적어도 Si1-xGex층 및 상기 Si1-xGex층과 같은 동일 격자 상수를 나타내는 왜곡된 실리콘층을 각각 구비하는 절연층상에 형성된 다수의 반도체 섬을 포함하는 것을 특징으로 하는 집적 CMOS 회로.
  2. 제 1항에 있어서, p-채널 MOS 트랜지스터가 적어도 하나의 반도체 섬에 제공되며, n-채널 MOS 트랜지스터가 적어도 하나의 다른 반도체 섬에 제공되는 것을 특징으로 하는 집적 CMOS 회로.
  3. 제 1항에 있어서, 실리콘층이 상기 Si1-xGex층과 상기 절연층 사이에 형성되는 것을 특징으로 하는 집적 CMOS 회로.
  4. 제 3항에 있어서, 상기 구조화된 실리콘층은 20㎚ 미만의 두께를 가지고,
    상기 Si1-xGex층은 10 내지 50㎚의 두께와 20 내지 50 퍼센트의 게르마늄 조성물을 가지며,
    상기 왜곡된 실리콘층은 5 내지 20㎚의 두께를 가지는 것을 특징으로 하는 집적 CMOS 회로.
  5. 제 4항에 있어서, 게르마늄 함량이 감소하는 Si1-yGey를 포함하는 버퍼층이 상기 Si1-xGex층과 상기 왜곡된 실리콘층 사이에 형성되는 것을 특징으로 하는 집적 CMOS 회로.
  6. 제 1항에 있어서, 상기 MOS 트랜지스터의 상기 게이트 전극은 다결정 게르마늄을 포함하는 것을 특징으로 하는 집적 CMOS 회로.
  7. 제 1항에 있어서, 적어도 하나의 p-채널 트랜지스터와 하나의 n-채널 트랜지스터가 적어도 하나의 반도체 섬에 형성되는 것을 특징으로 하는 집적 CMOS 회로.
  8. 절연층상에 실리콘층을 형성하는 단계;
    상기 절연층을 부분적으로 커버하지 않음으로써 실리콘의 섬을 형성하는 단계;
    상기 실리콘 섬상에 Si1-xGex층과 왜곡된 실리콘층을 형성하는 단계;
    상기 실리콘층의 격자 상수가 상기 Si1-xGex층의 격자 상수에 부합되도록 상기 Si1-xGex층의 두께를 상기 실리콘층의 두께에 매칭시키는 단계; 및
    상기 반도체 섬에 n-채널 트랜지스터 및/또는 p-채널 트랜지스터를 형성하는 단계를 포함하는 것을 특징으로 하는 집적 CMOS 회로 제조 방법.
  9. 제 8항에 있어서, 상기 실리콘층은 5 내지 20㎚의 두께를 가지고,
    상기 Si1-xGex층은 10 내지 50㎚의 두께로 형성되고 게르마늄 함량(x)은 20 내지 50 퍼센트이며,
    상기 왜곡된 실리콘층은 5 내지 50㎚의 두께로 형성되는 것을 특징으로 하는 집적 CMOS 회로 제조 방법.
  10. 제 8항에 있어서, 상기 반도체 섬 형성 단계에서, 상기 Si1-xGex층과 상기 왜곡된 실리콘층은 선택적 에피택시에 의해 상기 구조화된 실리콘층상에 성장되는 것을 특징으로 하는 집적 CMOS 회로 제조 방법.
  11. 제 8항에 있어서, 상기 반도체 섬 형성 단계에서, 게르마늄은 Si1-xGex층을 형성하기 위해 주입 또는 확산에 의해 상기 구조화된 실리콘층내로 유입되며, 상기 왜곡된 실리콘층은 선택적 에피택시에 의해 상기 Si1-xGex층상에 성장되는 것을 특징으로 하는 집적 CMOS 회로 제조 방법.
  12. 제 8항에 있어서, yx를 갖는 Si1-yGey으로 이루어지고 게르마늄 부분이 감소하는 버퍼층이 선택적 에피택시에 의해 상기 Si1-xGex층과 상기 왜곡된 실리콘층 사이에 형성되는 것을 특징으로 하는 집적 CMOS 회로 제조 방법.
  13. 제 8항에 있어서, 게이트 유전체, 게이트 전극 및 커버층을 각각 포함하는 게이트 스택이 적어도 하나의 p-채널 트랜지스터와 하나의 n-채널 트랜지스터를 제조하기 위해 상기 반도체 섬의 표면상에 형성되고,
    보조층이 등각 에지 커버리지로 증착되고, 상기 보조층에 관련하여 선택적으로 에칭할 수 있는 스페이서가 상기 게이트 스택의 측벽 영역에 형성되며,
    상기 n-채널 트랜지스터와 상기 p-채널 트랜지스터를 위한 소스/드레인 영역의 제 1 서브영역이 상기 스페이서를 제거하기 위해 마스킹 주입에 의해 각각 형성되고, 상기 n-채널 트랜지스터와 상기 p-채널 트랜지스터를 위한 소스/드레인 영역의 제 2 서브영역이 연속적으로 형성되며, 깊이와 도판트 농도는 각각 상기 제 1 서브영역의 그것보다 작은 것을 특징으로 하는 집적 CMOS 회로 제조 방법.
  14. 제 13항에 있어서, 적어도 상기 n-채널 트랜지스터와 상기 p-채널 트랜지스터를 위한 소스/드레인 영역의 제 2 서브영역은 에칭에 의해 적어도 상기 왜곡된 실리콘층내에 형성되는 것을 특징으로 하는 집적 CMOS 회로 제조 방법.
  15. 제 8항에 있어서, 상기 MOS 트랜지스터의 상기 게이트 전극은 다결정 게르마늄을 포함하는 것을 특징으로 하는 집적 CMOS 회로 제조 방법.
KR1019970048906A 1996-09-27 1997-09-26 집적cmos회로장치및그제조방법 KR100440508B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19639874.6 1996-09-27
DE19639874 1996-09-27

Publications (2)

Publication Number Publication Date
KR19980024988A true KR19980024988A (ko) 1998-07-06
KR100440508B1 KR100440508B1 (ko) 2004-09-18

Family

ID=7807153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970048906A KR100440508B1 (ko) 1996-09-27 1997-09-26 집적cmos회로장치및그제조방법

Country Status (6)

Country Link
US (1) US5998807A (ko)
EP (1) EP0838858B1 (ko)
JP (1) JP4034387B2 (ko)
KR (1) KR100440508B1 (ko)
DE (1) DE59707274D1 (ko)
TW (1) TW344140B (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020008789A (ko) * 2000-07-24 2002-01-31 도호쿠 다이가쿠 왜곡을 갖는 채널층을 포함하는 ｍｏｓ형 ｆｅｔ 장치
KR100495023B1 (ko) * 2000-12-28 2005-06-14 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
KR100516673B1 (ko) * 2000-12-11 2005-09-22 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100545596B1 (ko) * 2001-07-06 2006-01-24 가부시끼가이샤 도시바 집적 회로 장치
KR100604393B1 (ko) * 2004-01-06 2006-07-25 가부시끼가이샤 도시바 반도체장치와 그 제조방법
KR100760912B1 (ko) * 2005-12-29 2007-09-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US7307274B2 (en) 2004-08-20 2007-12-11 Samsung Electronics Co., Ltd. Transistors having reinforcement layer patterns and methods of forming the same

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270685A (ja) * 1997-03-27 1998-10-09 Sony Corp 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
US6107653A (en) 1997-06-24 2000-08-22 Massachusetts Institute Of Technology Controlling threading dislocation densities in Ge on Si using graded GeSi layers and planarization
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
DE19845066C2 (de) * 1998-09-30 2000-08-03 Siemens Ag Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
JP4521542B2 (ja) * 1999-03-30 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体基板
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
KR100429869B1 (ko) * 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
US6750130B1 (en) 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US6602613B1 (en) 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
EP1249036A1 (en) 2000-01-20 2002-10-16 Amberwave Systems Corporation Low threading dislocation density relaxed mismatched epilayers without high temperature growth
US20020042183A1 (en) * 2000-02-10 2002-04-11 Chan Kevin K. Two-step MOSFET gate formation for high-density devices
DE10015278B4 (de) * 2000-03-28 2004-09-23 Infineon Technologies Ag Halbleiterspeicher mit einem Speicherzellenfeld
US20020031909A1 (en) * 2000-05-11 2002-03-14 Cyril Cabral Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets
AU2001263211A1 (en) 2000-05-26 2001-12-11 Amberwave Systems Corporation Buried channel strained silicon fet using an ion implanted doped layer
WO2002013262A2 (en) * 2000-08-07 2002-02-14 Amberwave Systems Corporation Gate technology for strained surface channel and strained buried channel mosfet devices
DE60125952T2 (de) 2000-08-16 2007-08-02 Massachusetts Institute Of Technology, Cambridge Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen
JP3998408B2 (ja) * 2000-09-29 2007-10-24 株式会社東芝 半導体装置及びその製造方法
US6503833B1 (en) * 2000-11-15 2003-01-07 International Business Machines Corporation Self-aligned silicide (salicide) process for strained silicon MOSFET ON SiGe and structure formed thereby
US6544854B1 (en) * 2000-11-28 2003-04-08 Lsi Logic Corporation Silicon germanium CMOS channel
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
WO2002047168A2 (en) * 2000-12-04 2002-06-13 Amberwave Systems Corporation Cmos inverter circuits utilizing strained silicon surface channel mosfets
US20020090772A1 (en) * 2000-12-11 2002-07-11 Seiko Epson Corporation Method for manufacturing semiconductor lamination, method for manufacturing lamination, semiconductor device, and electronic equipment
US6495402B1 (en) 2001-02-06 2002-12-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture
US6380590B1 (en) 2001-02-22 2002-04-30 Advanced Micro Devices, Inc. SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same
US6410371B1 (en) 2001-02-26 2002-06-25 Advanced Micro Devices, Inc. Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer
US6900103B2 (en) 2001-03-02 2005-05-31 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6593641B1 (en) 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6724008B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6723661B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
JP2002299469A (ja) * 2001-04-04 2002-10-11 Seiko Instruments Inc 半導体装置
US6645861B2 (en) * 2001-04-18 2003-11-11 International Business Machines Corporation Self-aligned silicide process for silicon sidewall source and drain contacts
US6413829B1 (en) * 2001-06-01 2002-07-02 Advanced Micro Devices, Inc. Field effect transistor in SOI technology with schottky-contact extensions
AU2002322105A1 (en) * 2001-06-14 2003-01-02 Amberware Systems Corporation Method of selective removal of sige alloys
US7301180B2 (en) 2001-06-18 2007-11-27 Massachusetts Institute Of Technology Structure and method for a high-speed semiconductor device having a Ge channel layer
JP2004531901A (ja) * 2001-06-21 2004-10-14 マサチューセッツ　インスティテュート　オブ　テクノロジー 歪み半導体層を備えたｍｏｓｆｅｔ
EP1415331A2 (en) 2001-08-06 2004-05-06 Massachusetts Institute Of Technology Formation of planar strained layers
US6974735B2 (en) * 2001-08-09 2005-12-13 Amberwave Systems Corporation Dual layer Semiconductor Devices
US7138649B2 (en) 2001-08-09 2006-11-21 Amberwave Systems Corporation Dual-channel CMOS transistors with differentially strained channels
US6831292B2 (en) 2001-09-21 2004-12-14 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
AU2002341803A1 (en) 2001-09-24 2003-04-07 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
US6600170B1 (en) * 2001-12-17 2003-07-29 Advanced Micro Devices, Inc. CMOS with strained silicon channel NMOS and silicon germanium channel PMOS
US7060632B2 (en) 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
AU2002357376A1 (en) 2002-03-28 2003-10-13 Advanced Micro Devices, Inc. Semiconductor device having a retrograde dopant profile in a channel region and method for fabricating the same
DE10214066B4 (de) 2002-03-28 2007-02-01 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
US6713819B1 (en) * 2002-04-08 2004-03-30 Advanced Micro Devices, Inc. SOI MOSFET having amorphized source drain and method of fabrication
KR20030090411A (ko) 2002-05-23 2003-11-28 삼성전자주식회사 선택적 성장을 이용한 씨모스 게이트 및 그 제조방법
AU2003238963A1 (en) 2002-06-07 2003-12-22 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7615829B2 (en) * 2002-06-07 2009-11-10 Amberwave Systems Corporation Elevated source and drain elements for strained-channel heterojuntion field-effect transistors
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US6946371B2 (en) * 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
JP3873012B2 (ja) * 2002-07-29 2007-01-24 株式会社東芝 半導体装置の製造方法
WO2004019391A2 (en) 2002-08-23 2004-03-04 Amberwave Systems Corporation Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7594967B2 (en) 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
DE10248723A1 (de) * 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensatoren und mit vorzugsweise planaren Transistoren und Herstellungsverfahren
WO2004102635A2 (en) * 2002-10-30 2004-11-25 Amberwave Systems Corporation Methods for preserving strained semiconductor layers during oxide layer formation
JP2004172389A (ja) * 2002-11-20 2004-06-17 Renesas Technology Corp 半導体装置およびその製造方法
US6627515B1 (en) 2002-12-13 2003-09-30 Taiwan Semiconductor Manufacturing Company Method of fabricating a non-floating body device with enhanced performance
US6743689B1 (en) * 2003-01-14 2004-06-01 Advanced Micro Devices, Inc. Method of fabrication SOI devices with accurately defined monocrystalline source/drain extensions
JP4659732B2 (ja) 2003-01-27 2011-03-30 台湾積體電路製造股▲ふん▼有限公司 半導体層を形成する方法
US6905923B1 (en) * 2003-07-15 2005-06-14 Advanced Micro Devices, Inc. Offset spacer process for forming N-type transistors
US6891192B2 (en) * 2003-08-04 2005-05-10 International Business Machines Corporation Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions
US6906360B2 (en) * 2003-09-10 2005-06-14 International Business Machines Corporation Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions
US7029980B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
US7303949B2 (en) 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
JP2005244187A (ja) * 2004-01-30 2005-09-08 Toshiba Ceramics Co Ltd 歪みシリコンウエハおよびその製造方法
JP2005252067A (ja) * 2004-03-05 2005-09-15 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP4177775B2 (ja) * 2004-03-16 2008-11-05 株式会社東芝 半導体基板及びその製造方法並びに半導体装置
US7087965B2 (en) * 2004-04-22 2006-08-08 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
US6991998B2 (en) * 2004-07-02 2006-01-31 International Business Machines Corporation Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
US7241647B2 (en) * 2004-08-17 2007-07-10 Freescale Semiconductor, Inc. Graded semiconductor layer
US7274073B2 (en) * 2004-10-08 2007-09-25 International Business Machines Corporation Integrated circuit with bulk and SOI devices connected with an epitaxial region
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7282402B2 (en) * 2005-03-30 2007-10-16 Freescale Semiconductor, Inc. Method of making a dual strained channel semiconductor device
JP2006287006A (ja) * 2005-04-01 2006-10-19 Renesas Technology Corp 半導体基板、半導体装置及びその製造法
JP2007157788A (ja) * 2005-11-30 2007-06-21 Toshiba Corp 半導体装置
US20070287244A1 (en) * 2006-04-26 2007-12-13 Applied Materials, Inc., A Delaware Corporation ALTERNATIVE INTEGRATION SCHEME FOR CMOS S/D SiGe PROCESS
KR101096980B1 (ko) * 2009-02-04 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US10319880B2 (en) 2016-12-02 2019-06-11 Innolux Corporation Display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US5792679A (en) * 1993-08-30 1998-08-11 Sharp Microelectronics Technology, Inc. Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant
JPH0799307A (ja) * 1993-09-29 1995-04-11 Fuji Electric Co Ltd 半導体装置およびその製造方法
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
KR100362751B1 (ko) * 1994-01-19 2003-02-11 소니 가부시끼 가이샤 반도체소자의콘택트홀및그형성방법
US5534713A (en) * 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
JP3219996B2 (ja) * 1995-03-27 2001-10-15 株式会社東芝 半導体装置及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020008789A (ko) * 2000-07-24 2002-01-31 도호쿠 다이가쿠 왜곡을 갖는 채널층을 포함하는 ｍｏｓ형 ｆｅｔ 장치
KR100516673B1 (ko) * 2000-12-11 2005-09-22 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100495023B1 (ko) * 2000-12-28 2005-06-14 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
KR100697141B1 (ko) * 2000-12-28 2007-03-20 가부시끼가이샤 도시바 반도체 장치 및 그 제조 방법
KR100545596B1 (ko) * 2001-07-06 2006-01-24 가부시끼가이샤 도시바 집적 회로 장치
KR100604393B1 (ko) * 2004-01-06 2006-07-25 가부시끼가이샤 도시바 반도체장치와 그 제조방법
US7307274B2 (en) 2004-08-20 2007-12-11 Samsung Electronics Co., Ltd. Transistors having reinforcement layer patterns and methods of forming the same
KR100760912B1 (ko) * 2005-12-29 2007-09-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
DE59707274D1 (de) 2002-06-20
EP0838858A2 (de) 1998-04-29
TW344140B (en) 1998-11-01
EP0838858A3 (de) 1998-09-30
US5998807A (en) 1999-12-07
EP0838858B1 (de) 2002-05-15
JP4034387B2 (ja) 2008-01-16
KR100440508B1 (ko) 2004-09-18
JPH10107294A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
KR100440508B1 (ko) 집적cmos회로장치및그제조방법
JP3014372B2 (ja) 局所選択酸化を用いた絶縁体上のバルクおよびひずみを有するシリコン
US7154118B2 (en) Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US6767793B2 (en) Strained fin FETs structure and method
US4487639A (en) Localized epitaxy for VLSI devices
US9530777B2 (en) FinFETs of different compositions formed on a same substrate
KR100905210B1 (ko) Ｃｍｏｓ 수직 대체 게이트(ｖｒｇ) 트랜지스터
US7687365B2 (en) CMOS structure for body ties in ultra-thin SOI (UTSOI) substrates
US5283456A (en) Vertical gate transistor with low temperature epitaxial channel
EP0552671A2 (en) Isolation technique for silicon germanium devices
KR100307635B1 (ko) ＳｉＧｅ 채널의 모스 트랜지스터 및 그 제조 방법
US20200343383A1 (en) PMOS FinFET
JPH09172173A (ja) 半導体装置及びその製造方法
US6537920B1 (en) Formation of vertical transistors using block copolymer lithography
US7091072B2 (en) Semiconductor device and method for manufacturing the same
US9230991B2 (en) Method to co-integrate oppositely strained semiconductor devices on a same substrate
US7391098B2 (en) Semiconductor substrate, semiconductor device and method of manufacturing the same
CN107154404B (zh) 具有非松弛应变通道的场效应晶体管
US20050217566A1 (en) Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers
US6511893B1 (en) Radiation hardened semiconductor device
US7547605B2 (en) Microelectronic device and a method for its manufacture
JP2002057118A (ja) 半導体装置とその製造方法
KR19990075417A (ko) 반도체장치의 제조 방법
KR100259586B1 (ko) 반도체장치 제조방법
JPH05275637A (ja) 相補型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee