JP4034387B2 - 集積ｃｍｏｓ回路装置及びその製造方法 - Google Patents
集積ｃｍｏｓ回路装置及びその製造方法 Download PDFInfo
- Publication number
- JP4034387B2 JP4034387B2 JP27639497A JP27639497A JP4034387B2 JP 4034387 B2 JP4034387 B2 JP 4034387B2 JP 27639497 A JP27639497 A JP 27639497A JP 27639497 A JP27639497 A JP 27639497A JP 4034387 B2 JP4034387 B2 JP 4034387B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- channel transistor
- thickness
- semiconductor island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 76
- 229910052710 silicon Inorganic materials 0.000 claims description 76
- 239000010703 silicon Substances 0.000 claims description 76
- 239000004065 semiconductor Substances 0.000 claims description 37
- 125000006850 spacer group Chemical group 0.000 claims description 24
- 229910052732 germanium Inorganic materials 0.000 claims description 23
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 238000000407 epitaxy Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 239000002019 doping agent Substances 0.000 claims description 13
- 238000011065 in-situ storage Methods 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 2
- 229960001231 choline Drugs 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8256—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using technologies not covered by one of groups H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252 and H01L21/8254
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は集積ＣＭＯＳ回路装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳ技術の構造微細化を類似の微細化原理に基づいて行うと、マイクロメータ範囲ではＭＯＳトランジスタ及びＣＭＯＳ回路の特性は殆どが維持される。しかし例えば１００ｎｍ以下のチャネル長を持つＭＯＳトランジスタでは短チャネル効果及びパンチ効果が現れる。
【０００３】
これらの効果は基板の高いドーピングによって部分的に補償できるが、しかしながら基板のこの種の高いドーピングによってとりわけチャネル内の電荷キャリヤ移動度が劣化する。
【０００４】
さらに、１００ｎｍ以下のチャネル長を持つＭＯＳトランジスタでは、下側閾値峻度ｄｌｎ（Ｉdrain ）／ｄＶgate は、低い駆動電圧の際にもトランジスタの導通状態の電流と非導通状態の電流とが明らかに異なるようにするために、最大にならなければならない。また極端な短チャネル効果を回避するために、１００Ωμｍのオーダの小さな直列抵抗率を有する平坦状のソース／ドレイン領域が使用される。
【０００５】
文献（例えば「ＩＥＥＥ ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．」１９９５年発行、第５１７頁に掲載されたリム（Ｋ・Ｒｉｍ）等の論文参照）では、電荷キャリヤ移動度を大きくするために、トランジスタの少なくともチャネル領域に歪みシリコンを有するｎ及びｐチャネルトランジスタを基板内に実現することが提案されている。ここで「歪みシリコン」とは、その格子定数が乱されていないシリコン結晶に対して２つの空間方向へ拡大されたシリコンを意味する。
【０００６】
この種の歪みシリコンは、シリコンが大きな格子定数を持つ基板上に格子整合にて成長させられることによって形成される。基板材料としてはＳｉ1-x Ｇｅx が適している。歪みシリコンを形成する際の問題はＳｉ1-x Ｇｅx 基台における高い欠陥密度である。
【０００７】
Ｓｉ1-x Ｇｅx 層をＳＯＩ基板の薄くされたシリコン層上に成長させることが提案されている（「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．」１９９４年発行、第６４巻、第１の８５６頁に掲載されたパウエル（Ａ．Ｒ．Ｐｏｗｅｌｌ）等の論文参照）。この場合Ｓｉ1-x Ｇｅx 層内のゲルマニウム量が１５パーセント以下である限り、Ｓｉ1-x Ｇｅx 層内の応力はその下に位置する薄くされたシリコン層内へ緩和される。
【０００８】
小さな直列抵抗を持つ非常に平坦なソース／ドレイン領域を形成するために、ソース／ドレイン領域を基板の表面への窪みのエッチング、アモルファスシリコンのその場でドープされた選択的成長及びアモルファスシリコンの引き続いて行われる再結晶化によって形成することが提案されている（「ＩＥＥＥ ＶＬＳＩＴｅｃｈ．Ｄｉｇ．」１９９６年発行、第９１頁に掲載されたミタニ（Ｙ．Ｍｉｔａｎｉ）等の論文参照）。
【０００９】
【発明が解決しようとする課題】
本発明の課題は、短チャネル効果及びパンチ効果を回避しかつ高い電荷キャリヤ移動度を保証する集積ＣＭＯＳ回路装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
この課題は本発明によれば、集積ＣＭＯＳ回路装置に関しては、担持体板上に配置された絶縁層上に、少なくとも１つのＳｉ1-x Ｇｅx 層とこのＳｉ1-x Ｇｅx 層とほぼ同じ格子定数を有する歪みシリコン層とをそれぞれ含む半導体アイランドが配置され、少なくとも１つの半導体アイランドにｐチャネルＭＯＳトランジスタが、少なくとも１つの半導体アイランドにｎチャネルＭＯＳトランジスタが設けられることによって解決される。
【００１１】
本発明による集積ＣＭＯＳ回路装置に関する実施態様は請求項１乃至６に記載されている。
【００１２】
さらに上記の課題は本発明によれば、集積ＣＭＯＳ回路装置の製造方法に関しては、担持体板上にシリコン層及びその下に配置された絶縁層を含むＳＯＩ基板のシリコン層がアイランド状に構造化され、その場合絶縁層の表面は一部分が露出し、半導体アイランドを形成するためにその構造化されたシリコン層上にＳｉ1-x Ｇｅx 層及び歪みシリコン層が形成され、そのＳｉ1-x Ｇｅx 層の厚みは構造化されたシリコン層の格子定数がＳｉ1-xＧｅx 層の格子定数に整合するようにその構造化されたシリコン層の厚みに合わせられ、半導体アイランドにｎチャネルトランジスタ及び／又はｐチャネルトランジスタが形成されることによって解決される。なお、本明細書において構造化とは、上記シリコン層等にホトリソグラフィプロセスを施すことを意味する。
【００１３】
本発明による集積ＣＭＯＳ回路装置の製造方法に関する実施態様は請求項８以降に記載されている。
【００１４】
本発明によるＣＭＯＳ回路装置において、トランジスタは絶縁層上に配置された半導体アイランドに配置される。各半導体アイランドはＳｉ1-x Ｇｅx 層とその上に配置された歪みシリコン層とを含んでいる。Ｓｉ1-x Ｇｅx 層は絶縁層からシリコン層によって分離される。歪みシリコン層はＳｉ1-x Ｇｅx 層とほぼ同じ格子定数を有する。各半導体アイランドにおいてＳｉ1-x Ｇｅx 層の機械的応力は、場合によってはその下に配置されたシリコン層を介して、又は場合によっては例えば熱的に成長させられた絶縁材料によって半導体アイランドの側面へ緩和させることができる。従ってＳｉ1-x Ｇｅx 層は４０パーセント以上のゲルマニウム量の場合でも実際上欠陥を持たない。例えば１５パーセント以上のゲルマニウム量を持つＳｉ1-x Ｇｅx 層を使用すると、その上の歪みシリコン層には著しく高い電子移動度及び正孔移動度が得られるという利点が生じる。
【００１５】
例えば４０パーセントのゲルマニウム量では、シリコン層の厚みは例えば１０ｎｍ、Ｓｉ1-x Ｇｅx 層の厚みは２０ｎｍ、歪みシリコン層の厚みは１０ｎｍである。シリコン層を０ｎｍ超でかつ約２０ｎｍ以下の厚み範囲内で、Ｓｉ1-x Ｇｅx 層を１０ｎｍ〜５０ｎｍの厚み及び２０パーセント〜５０パーセントのゲルマニウム量で、歪みシリコン層を５ｎｍ〜２０ｎｍの厚みで形成することは本発明の枠内にある。
【００１６】
ＭＯＳトランジスタでは、導通状態においてはｎチャネルトランジスタに関してもまたｐチャネルトランジスタに関しても歪みシリコン層の表面に導電チャネルが形成される。
【００１７】
Ｓｉ1-x Ｇｅx 層と歪みシリコン層との境界面に埋込みチャネルが形成されるのを回避するために、Ｓｉ1-x Ｇｅx 層と歪みシリコン層との間にｙ≦ｘであるＳｉ1-y Ｇｅy を含みゲルマニウム量が減少するバッファ層を設けることは本発明の枠内にある。このバッファ層は歪みシリコン層への境界面に最少のゲルマニウム量を有する。
【００１８】
ｎチャネルトランジスタの閾値電圧がｐチャネルトランジスタの閾値電圧に等しいような対称形ＣＭＯＳ回路装置を実現するには、ＭＯＳトランジスタがｐ+ ドープされた多結晶ゲルマニウムを含むゲート電極を備えると有利である。このゲート電極は純粋な多結晶ゲルマニウム又は多結晶Ｓｉx Ｇｅ1-x の混合体によって構成することができる。ｐ+ ドープされた多結晶ゲルマニウムは歪みシリコン層の禁止帯幅のほぼ中央に位置する仕事関数エネルギーを有する。従って、優れた特性曲線を持つｎならびにｐ表面チャネルＭＯＳトランジスタを実現することができる。
【００１９】
半導体アイランドにｐチャネルトランジスタ及びｎチャネルトランジスタをインバータとして含む相補性ＭＯＳトランジスタを実現すると特に有利である。
【００２０】
半導体アイランドの形成は、担持体板上にシリコン層及びその下に配置された絶縁層を含むＳＯＩ基板から出発して行われると好ましい。シリコン層はアイランド状に構造化され、その場合絶縁層の表面は部分的に露出する。Ｓｉ1-x Ｇｅx 層は構造化されたシリコン層上に選択的エピタキシーによって形成するか、又は構造化されたシリコン層内へゲルマニウムを注入又は拡散により導入することによって形成することができる。規定の層厚みに関しては選択的エピタキシーが有利である。
【００２１】
歪みシリコン層が引き続いて選択的エピタキシーによって成長させられる。エピタキシャル成長の際に歪みシリコン層では格子定数をＳｉ1-x Ｇｅx 層から受け継ぐ。
【００２２】
平坦状のソース／ドレイン領域に関しては、このソース／ドレイン領域をそれぞれ第１の部分領域及び第２の部分領域から形成すると有利である。その場合第２の部分領域は第１の部分領域より小さい深さ及びドーピング材料濃度を有する。有効チャネル長は第２の部分領域の横方向間隔によって決定される。文献では第１の部分領域に関してはＨＤＤプロフィルという用語が、第２の部分領域に関してはＬＤＤプロフィルという用語が慣用されている。
【００２３】
最初に第１の部分領域を形成し、その際ゲート電極の側面におけるスペーサがその第１の部分領域とゲート電極エッジとの間隔を規定するようにすると有利である。このスペーサの除去後引き続いてソース／ドレイン領域の第２の部分領域が形成される。この第２の部分領域は第１の部分領域の後に形成されるので、第２の部分領域は第１の部分領域を形成するための温度負荷及びプロセスの影響を受けず、従って急峻なドーピングプロフィルでもって形成することができる。
【００２４】
ｐチャネルトランジスタのためのソース／ドレイン領域の第２の部分領域が少なくとも歪みシリコン層内へのエッチング及び引き続いてその場でのドープされた選択的エピタキシーによって形成されると有利である。その場でのドープされたエピタキシーの際にドーパントはエピタキシャル成長させられた結晶領域内へ導入される。ドーパントの以後の活性化はその場でのドープされたエピタキシーの際には必要とされない。従って段状のドーパントプロフィルが形成される。
【００２５】
【実施例】
次に本発明を図面に示す実施例に基づいて詳細に説明する。なお図面での表示は実寸通りではない。
【００２６】
例えばシリコン又はサファイヤから成る担持体板１上に例えば４００ｎｍの層厚を持つ例えばＳｉＯ2 から成る絶縁層２が配置されている。この絶縁層２上には、例えば０〜１０ｎｍの層厚を持つ構造化されたシリコン層３と、例えば１５ｎｍの層厚及び例えば３５パーセントのゲルマニウム量を持つＳｉ1-x Ｇｅx 層４と、例えば５ｎｍの層厚を持つ歪みシリコン層５とが配置されている。構造化されたシリコン層３と、Ｓｉ1-x Ｇｅx 層４と、歪みシリコン層５とは共に半導体アイランド６を形成している（図１参照）。
【００２７】
この半導体アイランド６を形成するために、シリコン製担持体板１とＳｉＯ2 製絶縁層２とその上に配置された単結晶シリコン層とを含むＳＯＩ基板が使用されると好ましい。先ず単結晶シリコン層が例えば酸化又は例えばＨＦを用いたエッチングによって所望の厚みに減らされる。引き続いてホトリソグラフィプロセスによって、構造化されたシリコン層３が形成される。Ｓｉ1-x Ｇｅx 層４は５００℃〜９００℃の温度及び１〜７６０トルの圧力でプロセスガスとしてＨ2 、ＳｉＨ2 Ｃｌ2 、ＧｅＨ4 を使用して選択的エピタキシーによって成長させられる。Ｓｉ1-x Ｇｅx 層内に発生した機械的応力は露出した側面を介して構造化されたシリコン層３内へ緩和される。選択的エピタキシーの際に形成されたＳｉ1-x Ｇｅx 層４は機械的応力がほぼない。歪みシリコン層５は同様に選択的エピタキシーによって成長させられる。その際プロセスガスとしてＨ2 、ＳｉＨ2 Ｃｌ2 が使用される。プロセス温度は６００℃〜８００℃、圧力は１〜７６０トルである。
【００２８】
半導体アイランド６は絶縁層２の表面に平行に例えば２μｍ×５μｍの寸法を有している。
【００２９】
Ｓｉ1-x Ｇｅx 層を形成するための選択的エピタキシーの際のプロセスガスの組成を変えることによって、歪みシリコン層５への境界面に、ゲルマニウム量が連続的に減少するＳｉ1-y Ｇｅy 製バッファ層が生成される。図面をわかり易くするためにこのバッファ層は図１には示されていない。バッファ層は例えば１０ｎｍの厚みを有している。ゲルマニウム量ｙは例えば３５パーセント〜０パーセントである。
【００３０】
半導体アイランド６にｎチャネルトランジスタ及びｐチャネルトランジスタを形成するために、最初にＴＥＯＳ−ＳｉＯ2 から成る漂遊酸化物層（図示されていない）が２０ｎｍの厚みで析出される。マスクされた注入によって、ｎチャネルトランジスタのためのｐドープされたウエル７と、ｐチャネルトランジスタのためのｎドープされたウエル８とが形成される（図２参照）。ｐドープされたウエル７の注入は例えば７ｋｅＶで２×１０12ｃｍ-2の量のホウ素を用いて行われる。ｎドープされたウエル８を形成するための注入は例えば１５ｋｅＶで３×１０12ｃｍ-2の量の燐を用いて行われる。
【００３１】
その後ホトリソグラフィ−プロセスにより最終の垂直アイランドエッジが規定され、例えばＣＨＦ3 ／ＣＦ4 （漂遊酸化物）もしくはＨＢｒ（Ｓｉ／ＳｉＧｅスタック）を用いて異方的にエッチングされる（エッチングストップは絶縁層２である）。半導体アイランドの側壁を必要に応じてパッシベーション化した後、そこに例えばＳｉ3 Ｎ4 から成る側壁スペーサ９が形成され、漂遊酸化物層が除去される（図２参照）。
【００３２】
ｎチャネルトランジスタ及びｐチャネルトランジスタのためのゲート誘電体１０、ゲート電極１１及び被覆層１２を形成するために、引き続いて例えば３ｎｍの厚みのＳｉＯ2 層がプラズマ析出又は６００℃での熱酸化によって、例えば多結晶ゲルマニウム又はｘが０．１５である多結晶Ｓｉ1-x Ｇｅ1-x から成る多結晶ゲート電極層、及びＳｉＯ2 から成る被覆層が例えば２００ｎｍの厚みで析出され、引き続いてホトリソグラフィ−プロセス及び例えばＨＢｒを用いた異方性エッチングによって構造化される。ゲート電極１１は電子線リソグラフィ又はスペーサ技術によって構造化することもできる。ゲート長さは例えば１００ｎｍである。
【００３３】
例えばＴＥＯＳ−ＳｉＯ2 又はＳｉ3 Ｎ4 から成る第１の補助層１３が例えば１０ｎｍの層厚でほぼ同形のエッジ被覆によって全面的に析出される。その上に例えば６０ｎｍの層厚を持つ例えばポリシリコンから成る第２の補助層１４が析出される。この第２の補助層１４は第１の補助層１３に対して選択的にエッチング可能である。
【００３４】
第１の補助層１３に対して選択的に第２の補助層１４を例えばＨＢｒを用いて異方性エッチングすることによって、ゲート電極１１の側面範囲にスペーサ１４０が形成される（図３参照）。例えばホトレジストから成りｎドープされたウエル８を覆う第１のマスク１５が形成される。ｎチャネルトランジスタのためのソース／ドレイン領域の第１の部分領域１６を形成するために、２×１０15ｃｍ-2の量のヒ素を用いた注入が３０ｋｅＶのエネルギーで実行される。引き続いて第１のマスク１５が除去され、アニーリングが注入損傷部の回復のために、ｎチャネルトランジスタの第１の部分領域１６内でのドーパントの打込み及び活性化のために実行される。アニーリングは例えば８００℃で６０秒間実行される。
【００３５】
ｐドープされたウエル７を覆う第２のマスク１７が形成される。１０ｋｅＶで２×１０15ｃｍ-2の量のホウ素を注入することによって、ｐチャネルトランジスタのためのソース／ドレイン領域の第１の部分領域１８が形成される（図４参照）。ｎチャネルトランジスタのための第１の部分領域１６及びｐチャネルトランジスタのための第１の部分領域１８を形成するための注入の際に若干高いエネルギーを使用することによって、生じた機械的応力はより良好に排出される。というのは、注入のエネルギー及び量が高いと絶縁層２が軟化し、機械的応力を減少させるための半導体アイランドの滑動が容易になるからである。
【００３６】
第２のマスク１７が除去される。スペーサ１４０は例えばコリンを用いたウェットケミカルエッチングによって第１の補助層１３に対して選択的に除去される（図５参照）。
【００３７】
ｎドープされたウエル８を覆う例えばホトレジストから成る第３のマスク１９が形成される。１０ｋｅＶで２×１０14ｃｍ-2の量のヒ素を注入することによって、ｎチャネルトランジスタのためのソース／ドレイン領域の第２の部分領域２０が形成される（図５参照）。このソース／ドレイン領域の第２の部分領域２０の深さ及びドーパント濃度は第１の部分領域１６より少ない。第２の部分領域２０の横方向寸法はしかしながら第１の部分領域１６の横方向寸法より大きい。というのは、スペーサ１４０が前もって除去されているからである。
【００３８】
第３のマスク１９の除去後、ｐチャネルトランジスタのための第１の部分領域１８及びｎチャネルトランジスタのための第２の部分領域２０を形成する際の注入損傷部を回復し、ドーパントをこの領域内へ打込みかつ活性化するために、共通のアニーリングが実行される。このアニーリングは例えば７５０℃で３０秒間行われる。このアニーリング条件の場合、特にｎチャネルトランジスタのための第２の部分領域２０におけるドーパントプロフィルが崩れるのが回避される。
【００３９】
ｐドープされたウエル７を覆う例えばホトレジストから成る第４のマスク２１が形成される。例えば異方性ＣＨＦ3 及びＣＦ4 エッチングプロセスを用いた異方性エッチングによって、ｐチャネルトランジスタの範囲で第１の補助層１３がエッチングされ、その場合第１の補助層１３からゲート電極１１の側面にスペーサ１３０が形成される（図６参照）。
【００４０】
スペーサ１３０に対して選択的にシリコンを侵食するエッチングによって、ｐチャネルトランジスタの範囲ではゲート電極１１の側方に窪み２２が形成される。エッチングが好ましくは等方的に行われると、それにより窪み２２はスペーサ１３０の下にも延びる。窪み２２は例えば１５ｎｍの深さを有し、Ｓｉ1-x Ｇｅx 層４内へ達している。窪み２２のエッチング時に、Ｓｉ1-x Ｇｅx 層４から成るゲルマニウム信号をストップ信号として使用すると有利である。エッチングは例えばコリンを用いてウエットケミカル的に行われる。
【００４１】
第４のマスク２１を除去し、窪み２２の範囲に露出する結晶表面を例えばＨＦ浸漬によって湿式洗浄した後、窪み２２はその場でドープされた選択的エピタキシャル析出によってｐチャネルトランジスタのためのソース／ドレイン領域の第２の部分領域２３で充填される。その際その場で７５０℃でＧｅＨ4 又はＳｉＨ4 を僅かに添加することによってエピタキシャル析出させる前に、Ｓｉ表面の自然酸化物をエッチング除去する表面の低温洗浄が実行されると有利である。
【００４２】
その場でドープされた選択的エピタキシャルシリコン析出は７５０℃及び１０トルで例えばＨ2 、ＳｉＨ2 Ｃｌ2 、ＨＣｌ及びＢ2 Ｈ6 から成る混合ガスを使用して行われる。プロセス温度は、構造化されたシリコン層３、Ｓｉ1-x Ｇｅx 層４及び歪みシリコン層の構造及び組成が変わらないように選定される。プロセス混合ガスにＢ2 Ｈ6 を添加することによって、第２の部分領域２３のためのほぼ段状のドーピングプロフィルが形成される。ドーパントは第２の部分領域２３においてはその場でドープされたエピタキシーによって結晶格子内へ入れられ、それゆえドーパントを活性化するためのアニーリングは必要とされない。従って選択的エピタキシーの際に形成された段状ドーピングプロフィルはｐチャネルトランジスタのための第２の部分領域２３の広がりを規定する。このｐチャネルトランジスタのための第２の部分領域２３は例えば１５ｎｍの深さを有する（図７参照）。
【００４３】
その後ｎチャネルトランジスタの範囲でもスペーサエッチングが、例えば第１の補助層１３をエッチングしゲート電極１１の側面にスペーサ１３０を生成する異方性ＣＨＦ3 及びＣＦ4 エッチングプロセスで実行される。ｎチャネルトランジスタの範囲でのスペーサエッチングの際にｐチャネルトランジスタの範囲は図示されていない別のマスクで覆うことができる。
【００４４】
引き続いて選択的エピタキシーによって露出するシリコン表面はＳｉ1-z Ｇｅz 層２４を設けられる。このＳｉ1-z Ｇｅz 層２４はドープされずに成長させられる。このために最初に例えばＨＦ浸漬を用いた湿式洗浄及び例えば７５０℃での低温洗浄が実行される。引き続くＳｉ1-z Ｇｅz のエピタキシャル析出はＨ2 、ＳｉＨ2 Ｃｌ、ＨＣｌ及びＧｅＨ4 を含む混合ガスを用いて例えば６５０℃及び１０トルで行われる。その場合結晶組成は、Ｓｉ1-z Ｇｅz 層２４の格子定数がＳｉ1-x Ｇｅx 層４の格子定数とほぼ一致し、それにより新たなストレスが生じないように選定される。
【００４５】
ゲート電極１１から被覆層１２を除去した後、ケイ化物接続部が形成される。このために例えばチタン層が析出され、ケイ化チタン接続部２５を形成するためのアニーリングが実行される。ケイ化チタン接続部２５を形成する際にはＳｉ1- z Ｇｅz 層２４が完全になくなり、それゆえ何処にも不所望なｐｎ接合は形成されない。ケイ化チタン接続部２５は第１の部分領域１６、１８及び第２の部分領域２０、２３の表面にも、ならびにゲート電極１１の表面及び隣接するｎチャネルトランジスタとｐチャネルトランジスタとの間の露出する半導体表面にも形成される。これによってｐチャネルトランジスタのソース／ドレイン領域はｎチャネルトランジスタのソース／ドレイン領域に結合される。このようにして自己整合的にインバータが作られる。
【００４６】
約１５０ｎｍ以下の短いチャネル長の場合、ゲート電極１１の接続抵抗を改善するために、Ｔ字形の断面を有するゲート電極１１を形成することは本発明の枠内にある。
【００４７】
Ｓｉ3 Ｎ4 から成る側壁スペーサ９はこの例においては半導体アイランド６の側壁に沿って寄生ＭＯＳトランジスタが形成されるのを阻止する。この側壁スペーサ９はＳｉＯ2 から形成することもできる。この場合ゲート誘電体１０を構造化する際の半導体アイランド６の縁部のフリーエッチングを回避するために、順次に析出されて構造化された少なくとも２つの層から成り両層間に別のＳｉＯ2 スペーサを形成されたゲート電極１１を形成することは本発明の枠内にある。
【００４８】
この実施例では、半導体アイランドにはインバータとして接続されたｐチャネルトランジスタとｎチャネルトランジスタとが形成されている。勿論本発明は１つのトランジスタタイプ（例えばｎ又はｐチャネルトランジスタ）のみ、又は個別のトランジスタが設けられる半導体アイランドにも適用可能である。
【００４９】
半導体アイランド６は絶縁層２の表面に配置され、担持体板１に対するソース／ドレイン領域の第１の部分領域１６、１８及び第２の部分領域２０、２３の容量は絶縁層２の厚みに反比例するので、この容量は絶縁層２の厚みによって調整することができる。この絶縁層２が例えば４００ｎｍの厚みを有すると、この容量は半絶縁性ＧａＡｓ内のＭＯＳトランジスタの容量に匹敵する。それゆえＩＩＩ−Ｖ族半導体回路を持つＳｉ−ＭＯＳトランジスタを備えた本発明によるＣＭＯＳ回路装置においては、同程度の容量及びほぼ同じ低電界移動度が得られると共に、高電界の際にはＧａＡｓより良い飽和ドリフト速度が得られる。しかしながら１００ｎｍ以下のチャネル長の場合、飽和特性はスイッチング時間に低電界移動度より大きく影響しなければならないであろう。
【図面の簡単な説明】
【図１】半導体アイランドを備えた基板を示す概略断面図。
【図２】半導体アイランドに相補性ＭＯＳトランジスタを設けるためのウエルを形成し、ゲート誘電体、ゲート電極及び側壁スペーサを形成し、第１の補助層及び第２の補助層を析出させた後の基板を示す概略断面図。
【図３】第２の補助層からスペーサを形成し、ｎチャネルトランジスタのソース／ドレイン領域のための第１の部分領域を形成した後の基板を示す概略断面図。
【図４】ｐチャネルトランジスタのソース／ドレイン領域のための第１の部分領域を形成した後の基板を示す概略断面図。
【図５】スペーサを除去し、ｎチャネルトランジスタのソース／ドレイン領域のための第２の部分領域を形成した後の基板を示す概略断面図。
【図６】ｐチャネルトランジスタの範囲における半導体アイランド内へエッチングした後の基板を示す概略断面図。
【図７】その場でドープされた選択的エピタキシーによってｐチャネルトランジスタのためのソース／ドレイン領域の第２の部分領域を形成した後の基板を示す概略断面図。
【図８】シリコンを選択的に成長させた後の基板を示す概略断面図。
【図９】ソース／ドレイン領域とゲート電極との表面にケイ化物層を形成した後の基板を示す概略断面図。
【符号の説明】
１ 担持体板
２ 絶縁層
３ シリコン層
４ Ｓｉ1-x Ｇｅx 層
５ 歪みシリコン層
６ 半導体アイランド
７ ｐドープされたウエル
８ ｎドープされたウエル
９ 側壁スペーサ
１０ ゲート誘電体
１１ ゲート電極
１２ 被覆層
１３ 第１の補助層
１４ 第２の補助層
１５ 第１のマスク
１６ ｎチャネルトランジスタのための第１の部分領域
１７ 第２のマスク
１８ ｐチャネルトランジスタのための第１の部分領域
１９ 第３のマスク
２０ ｎチャネルトランジスタのための第２の部分領域
２１ 第４のマスク
２２ 窪み
２３ ｐチャネルトランジスタのための第２の部分領域
２４ Ｓｉ1-z Ｇｅz 層
２５ ケイ化チタン接続部
１３０ スペーサ
１４０ スペーサ
【発明の属する技術分野】
本発明は集積ＣＭＯＳ回路装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳ技術の構造微細化を類似の微細化原理に基づいて行うと、マイクロメータ範囲ではＭＯＳトランジスタ及びＣＭＯＳ回路の特性は殆どが維持される。しかし例えば１００ｎｍ以下のチャネル長を持つＭＯＳトランジスタでは短チャネル効果及びパンチ効果が現れる。
【０００３】
これらの効果は基板の高いドーピングによって部分的に補償できるが、しかしながら基板のこの種の高いドーピングによってとりわけチャネル内の電荷キャリヤ移動度が劣化する。
【０００４】
さらに、１００ｎｍ以下のチャネル長を持つＭＯＳトランジスタでは、下側閾値峻度ｄｌｎ（Ｉdrain ）／ｄＶgate は、低い駆動電圧の際にもトランジスタの導通状態の電流と非導通状態の電流とが明らかに異なるようにするために、最大にならなければならない。また極端な短チャネル効果を回避するために、１００Ωμｍのオーダの小さな直列抵抗率を有する平坦状のソース／ドレイン領域が使用される。
【０００５】
文献（例えば「ＩＥＥＥ ＩＥＤＭ Ｔｅｃｈ．Ｄｉｇ．」１９９５年発行、第５１７頁に掲載されたリム（Ｋ・Ｒｉｍ）等の論文参照）では、電荷キャリヤ移動度を大きくするために、トランジスタの少なくともチャネル領域に歪みシリコンを有するｎ及びｐチャネルトランジスタを基板内に実現することが提案されている。ここで「歪みシリコン」とは、その格子定数が乱されていないシリコン結晶に対して２つの空間方向へ拡大されたシリコンを意味する。
【０００６】
この種の歪みシリコンは、シリコンが大きな格子定数を持つ基板上に格子整合にて成長させられることによって形成される。基板材料としてはＳｉ1-x Ｇｅx が適している。歪みシリコンを形成する際の問題はＳｉ1-x Ｇｅx 基台における高い欠陥密度である。
【０００７】
Ｓｉ1-x Ｇｅx 層をＳＯＩ基板の薄くされたシリコン層上に成長させることが提案されている（「Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．」１９９４年発行、第６４巻、第１の８５６頁に掲載されたパウエル（Ａ．Ｒ．Ｐｏｗｅｌｌ）等の論文参照）。この場合Ｓｉ1-x Ｇｅx 層内のゲルマニウム量が１５パーセント以下である限り、Ｓｉ1-x Ｇｅx 層内の応力はその下に位置する薄くされたシリコン層内へ緩和される。
【０００８】
小さな直列抵抗を持つ非常に平坦なソース／ドレイン領域を形成するために、ソース／ドレイン領域を基板の表面への窪みのエッチング、アモルファスシリコンのその場でドープされた選択的成長及びアモルファスシリコンの引き続いて行われる再結晶化によって形成することが提案されている（「ＩＥＥＥ ＶＬＳＩＴｅｃｈ．Ｄｉｇ．」１９９６年発行、第９１頁に掲載されたミタニ（Ｙ．Ｍｉｔａｎｉ）等の論文参照）。
【０００９】
【発明が解決しようとする課題】
本発明の課題は、短チャネル効果及びパンチ効果を回避しかつ高い電荷キャリヤ移動度を保証する集積ＣＭＯＳ回路装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
この課題は本発明によれば、集積ＣＭＯＳ回路装置に関しては、担持体板上に配置された絶縁層上に、少なくとも１つのＳｉ1-x Ｇｅx 層とこのＳｉ1-x Ｇｅx 層とほぼ同じ格子定数を有する歪みシリコン層とをそれぞれ含む半導体アイランドが配置され、少なくとも１つの半導体アイランドにｐチャネルＭＯＳトランジスタが、少なくとも１つの半導体アイランドにｎチャネルＭＯＳトランジスタが設けられることによって解決される。
【００１１】
本発明による集積ＣＭＯＳ回路装置に関する実施態様は請求項１乃至６に記載されている。
【００１２】
さらに上記の課題は本発明によれば、集積ＣＭＯＳ回路装置の製造方法に関しては、担持体板上にシリコン層及びその下に配置された絶縁層を含むＳＯＩ基板のシリコン層がアイランド状に構造化され、その場合絶縁層の表面は一部分が露出し、半導体アイランドを形成するためにその構造化されたシリコン層上にＳｉ1-x Ｇｅx 層及び歪みシリコン層が形成され、そのＳｉ1-x Ｇｅx 層の厚みは構造化されたシリコン層の格子定数がＳｉ1-xＧｅx 層の格子定数に整合するようにその構造化されたシリコン層の厚みに合わせられ、半導体アイランドにｎチャネルトランジスタ及び／又はｐチャネルトランジスタが形成されることによって解決される。なお、本明細書において構造化とは、上記シリコン層等にホトリソグラフィプロセスを施すことを意味する。
【００１３】
本発明による集積ＣＭＯＳ回路装置の製造方法に関する実施態様は請求項８以降に記載されている。
【００１４】
本発明によるＣＭＯＳ回路装置において、トランジスタは絶縁層上に配置された半導体アイランドに配置される。各半導体アイランドはＳｉ1-x Ｇｅx 層とその上に配置された歪みシリコン層とを含んでいる。Ｓｉ1-x Ｇｅx 層は絶縁層からシリコン層によって分離される。歪みシリコン層はＳｉ1-x Ｇｅx 層とほぼ同じ格子定数を有する。各半導体アイランドにおいてＳｉ1-x Ｇｅx 層の機械的応力は、場合によってはその下に配置されたシリコン層を介して、又は場合によっては例えば熱的に成長させられた絶縁材料によって半導体アイランドの側面へ緩和させることができる。従ってＳｉ1-x Ｇｅx 層は４０パーセント以上のゲルマニウム量の場合でも実際上欠陥を持たない。例えば１５パーセント以上のゲルマニウム量を持つＳｉ1-x Ｇｅx 層を使用すると、その上の歪みシリコン層には著しく高い電子移動度及び正孔移動度が得られるという利点が生じる。
【００１５】
例えば４０パーセントのゲルマニウム量では、シリコン層の厚みは例えば１０ｎｍ、Ｓｉ1-x Ｇｅx 層の厚みは２０ｎｍ、歪みシリコン層の厚みは１０ｎｍである。シリコン層を０ｎｍ超でかつ約２０ｎｍ以下の厚み範囲内で、Ｓｉ1-x Ｇｅx 層を１０ｎｍ〜５０ｎｍの厚み及び２０パーセント〜５０パーセントのゲルマニウム量で、歪みシリコン層を５ｎｍ〜２０ｎｍの厚みで形成することは本発明の枠内にある。
【００１６】
ＭＯＳトランジスタでは、導通状態においてはｎチャネルトランジスタに関してもまたｐチャネルトランジスタに関しても歪みシリコン層の表面に導電チャネルが形成される。
【００１７】
Ｓｉ1-x Ｇｅx 層と歪みシリコン層との境界面に埋込みチャネルが形成されるのを回避するために、Ｓｉ1-x Ｇｅx 層と歪みシリコン層との間にｙ≦ｘであるＳｉ1-y Ｇｅy を含みゲルマニウム量が減少するバッファ層を設けることは本発明の枠内にある。このバッファ層は歪みシリコン層への境界面に最少のゲルマニウム量を有する。
【００１８】
ｎチャネルトランジスタの閾値電圧がｐチャネルトランジスタの閾値電圧に等しいような対称形ＣＭＯＳ回路装置を実現するには、ＭＯＳトランジスタがｐ+ ドープされた多結晶ゲルマニウムを含むゲート電極を備えると有利である。このゲート電極は純粋な多結晶ゲルマニウム又は多結晶Ｓｉx Ｇｅ1-x の混合体によって構成することができる。ｐ+ ドープされた多結晶ゲルマニウムは歪みシリコン層の禁止帯幅のほぼ中央に位置する仕事関数エネルギーを有する。従って、優れた特性曲線を持つｎならびにｐ表面チャネルＭＯＳトランジスタを実現することができる。
【００１９】
半導体アイランドにｐチャネルトランジスタ及びｎチャネルトランジスタをインバータとして含む相補性ＭＯＳトランジスタを実現すると特に有利である。
【００２０】
半導体アイランドの形成は、担持体板上にシリコン層及びその下に配置された絶縁層を含むＳＯＩ基板から出発して行われると好ましい。シリコン層はアイランド状に構造化され、その場合絶縁層の表面は部分的に露出する。Ｓｉ1-x Ｇｅx 層は構造化されたシリコン層上に選択的エピタキシーによって形成するか、又は構造化されたシリコン層内へゲルマニウムを注入又は拡散により導入することによって形成することができる。規定の層厚みに関しては選択的エピタキシーが有利である。
【００２１】
歪みシリコン層が引き続いて選択的エピタキシーによって成長させられる。エピタキシャル成長の際に歪みシリコン層では格子定数をＳｉ1-x Ｇｅx 層から受け継ぐ。
【００２２】
平坦状のソース／ドレイン領域に関しては、このソース／ドレイン領域をそれぞれ第１の部分領域及び第２の部分領域から形成すると有利である。その場合第２の部分領域は第１の部分領域より小さい深さ及びドーピング材料濃度を有する。有効チャネル長は第２の部分領域の横方向間隔によって決定される。文献では第１の部分領域に関してはＨＤＤプロフィルという用語が、第２の部分領域に関してはＬＤＤプロフィルという用語が慣用されている。
【００２３】
最初に第１の部分領域を形成し、その際ゲート電極の側面におけるスペーサがその第１の部分領域とゲート電極エッジとの間隔を規定するようにすると有利である。このスペーサの除去後引き続いてソース／ドレイン領域の第２の部分領域が形成される。この第２の部分領域は第１の部分領域の後に形成されるので、第２の部分領域は第１の部分領域を形成するための温度負荷及びプロセスの影響を受けず、従って急峻なドーピングプロフィルでもって形成することができる。
【００２４】
ｐチャネルトランジスタのためのソース／ドレイン領域の第２の部分領域が少なくとも歪みシリコン層内へのエッチング及び引き続いてその場でのドープされた選択的エピタキシーによって形成されると有利である。その場でのドープされたエピタキシーの際にドーパントはエピタキシャル成長させられた結晶領域内へ導入される。ドーパントの以後の活性化はその場でのドープされたエピタキシーの際には必要とされない。従って段状のドーパントプロフィルが形成される。
【００２５】
【実施例】
次に本発明を図面に示す実施例に基づいて詳細に説明する。なお図面での表示は実寸通りではない。
【００２６】
例えばシリコン又はサファイヤから成る担持体板１上に例えば４００ｎｍの層厚を持つ例えばＳｉＯ2 から成る絶縁層２が配置されている。この絶縁層２上には、例えば０〜１０ｎｍの層厚を持つ構造化されたシリコン層３と、例えば１５ｎｍの層厚及び例えば３５パーセントのゲルマニウム量を持つＳｉ1-x Ｇｅx 層４と、例えば５ｎｍの層厚を持つ歪みシリコン層５とが配置されている。構造化されたシリコン層３と、Ｓｉ1-x Ｇｅx 層４と、歪みシリコン層５とは共に半導体アイランド６を形成している（図１参照）。
【００２７】
この半導体アイランド６を形成するために、シリコン製担持体板１とＳｉＯ2 製絶縁層２とその上に配置された単結晶シリコン層とを含むＳＯＩ基板が使用されると好ましい。先ず単結晶シリコン層が例えば酸化又は例えばＨＦを用いたエッチングによって所望の厚みに減らされる。引き続いてホトリソグラフィプロセスによって、構造化されたシリコン層３が形成される。Ｓｉ1-x Ｇｅx 層４は５００℃〜９００℃の温度及び１〜７６０トルの圧力でプロセスガスとしてＨ2 、ＳｉＨ2 Ｃｌ2 、ＧｅＨ4 を使用して選択的エピタキシーによって成長させられる。Ｓｉ1-x Ｇｅx 層内に発生した機械的応力は露出した側面を介して構造化されたシリコン層３内へ緩和される。選択的エピタキシーの際に形成されたＳｉ1-x Ｇｅx 層４は機械的応力がほぼない。歪みシリコン層５は同様に選択的エピタキシーによって成長させられる。その際プロセスガスとしてＨ2 、ＳｉＨ2 Ｃｌ2 が使用される。プロセス温度は６００℃〜８００℃、圧力は１〜７６０トルである。
【００２８】
半導体アイランド６は絶縁層２の表面に平行に例えば２μｍ×５μｍの寸法を有している。
【００２９】
Ｓｉ1-x Ｇｅx 層を形成するための選択的エピタキシーの際のプロセスガスの組成を変えることによって、歪みシリコン層５への境界面に、ゲルマニウム量が連続的に減少するＳｉ1-y Ｇｅy 製バッファ層が生成される。図面をわかり易くするためにこのバッファ層は図１には示されていない。バッファ層は例えば１０ｎｍの厚みを有している。ゲルマニウム量ｙは例えば３５パーセント〜０パーセントである。
【００３０】
半導体アイランド６にｎチャネルトランジスタ及びｐチャネルトランジスタを形成するために、最初にＴＥＯＳ−ＳｉＯ2 から成る漂遊酸化物層（図示されていない）が２０ｎｍの厚みで析出される。マスクされた注入によって、ｎチャネルトランジスタのためのｐドープされたウエル７と、ｐチャネルトランジスタのためのｎドープされたウエル８とが形成される（図２参照）。ｐドープされたウエル７の注入は例えば７ｋｅＶで２×１０12ｃｍ-2の量のホウ素を用いて行われる。ｎドープされたウエル８を形成するための注入は例えば１５ｋｅＶで３×１０12ｃｍ-2の量の燐を用いて行われる。
【００３１】
その後ホトリソグラフィ−プロセスにより最終の垂直アイランドエッジが規定され、例えばＣＨＦ3 ／ＣＦ4 （漂遊酸化物）もしくはＨＢｒ（Ｓｉ／ＳｉＧｅスタック）を用いて異方的にエッチングされる（エッチングストップは絶縁層２である）。半導体アイランドの側壁を必要に応じてパッシベーション化した後、そこに例えばＳｉ3 Ｎ4 から成る側壁スペーサ９が形成され、漂遊酸化物層が除去される（図２参照）。
【００３２】
ｎチャネルトランジスタ及びｐチャネルトランジスタのためのゲート誘電体１０、ゲート電極１１及び被覆層１２を形成するために、引き続いて例えば３ｎｍの厚みのＳｉＯ2 層がプラズマ析出又は６００℃での熱酸化によって、例えば多結晶ゲルマニウム又はｘが０．１５である多結晶Ｓｉ1-x Ｇｅ1-x から成る多結晶ゲート電極層、及びＳｉＯ2 から成る被覆層が例えば２００ｎｍの厚みで析出され、引き続いてホトリソグラフィ−プロセス及び例えばＨＢｒを用いた異方性エッチングによって構造化される。ゲート電極１１は電子線リソグラフィ又はスペーサ技術によって構造化することもできる。ゲート長さは例えば１００ｎｍである。
【００３３】
例えばＴＥＯＳ−ＳｉＯ2 又はＳｉ3 Ｎ4 から成る第１の補助層１３が例えば１０ｎｍの層厚でほぼ同形のエッジ被覆によって全面的に析出される。その上に例えば６０ｎｍの層厚を持つ例えばポリシリコンから成る第２の補助層１４が析出される。この第２の補助層１４は第１の補助層１３に対して選択的にエッチング可能である。
【００３４】
第１の補助層１３に対して選択的に第２の補助層１４を例えばＨＢｒを用いて異方性エッチングすることによって、ゲート電極１１の側面範囲にスペーサ１４０が形成される（図３参照）。例えばホトレジストから成りｎドープされたウエル８を覆う第１のマスク１５が形成される。ｎチャネルトランジスタのためのソース／ドレイン領域の第１の部分領域１６を形成するために、２×１０15ｃｍ-2の量のヒ素を用いた注入が３０ｋｅＶのエネルギーで実行される。引き続いて第１のマスク１５が除去され、アニーリングが注入損傷部の回復のために、ｎチャネルトランジスタの第１の部分領域１６内でのドーパントの打込み及び活性化のために実行される。アニーリングは例えば８００℃で６０秒間実行される。
【００３５】
ｐドープされたウエル７を覆う第２のマスク１７が形成される。１０ｋｅＶで２×１０15ｃｍ-2の量のホウ素を注入することによって、ｐチャネルトランジスタのためのソース／ドレイン領域の第１の部分領域１８が形成される（図４参照）。ｎチャネルトランジスタのための第１の部分領域１６及びｐチャネルトランジスタのための第１の部分領域１８を形成するための注入の際に若干高いエネルギーを使用することによって、生じた機械的応力はより良好に排出される。というのは、注入のエネルギー及び量が高いと絶縁層２が軟化し、機械的応力を減少させるための半導体アイランドの滑動が容易になるからである。
【００３６】
第２のマスク１７が除去される。スペーサ１４０は例えばコリンを用いたウェットケミカルエッチングによって第１の補助層１３に対して選択的に除去される（図５参照）。
【００３７】
ｎドープされたウエル８を覆う例えばホトレジストから成る第３のマスク１９が形成される。１０ｋｅＶで２×１０14ｃｍ-2の量のヒ素を注入することによって、ｎチャネルトランジスタのためのソース／ドレイン領域の第２の部分領域２０が形成される（図５参照）。このソース／ドレイン領域の第２の部分領域２０の深さ及びドーパント濃度は第１の部分領域１６より少ない。第２の部分領域２０の横方向寸法はしかしながら第１の部分領域１６の横方向寸法より大きい。というのは、スペーサ１４０が前もって除去されているからである。
【００３８】
第３のマスク１９の除去後、ｐチャネルトランジスタのための第１の部分領域１８及びｎチャネルトランジスタのための第２の部分領域２０を形成する際の注入損傷部を回復し、ドーパントをこの領域内へ打込みかつ活性化するために、共通のアニーリングが実行される。このアニーリングは例えば７５０℃で３０秒間行われる。このアニーリング条件の場合、特にｎチャネルトランジスタのための第２の部分領域２０におけるドーパントプロフィルが崩れるのが回避される。
【００３９】
ｐドープされたウエル７を覆う例えばホトレジストから成る第４のマスク２１が形成される。例えば異方性ＣＨＦ3 及びＣＦ4 エッチングプロセスを用いた異方性エッチングによって、ｐチャネルトランジスタの範囲で第１の補助層１３がエッチングされ、その場合第１の補助層１３からゲート電極１１の側面にスペーサ１３０が形成される（図６参照）。
【００４０】
スペーサ１３０に対して選択的にシリコンを侵食するエッチングによって、ｐチャネルトランジスタの範囲ではゲート電極１１の側方に窪み２２が形成される。エッチングが好ましくは等方的に行われると、それにより窪み２２はスペーサ１３０の下にも延びる。窪み２２は例えば１５ｎｍの深さを有し、Ｓｉ1-x Ｇｅx 層４内へ達している。窪み２２のエッチング時に、Ｓｉ1-x Ｇｅx 層４から成るゲルマニウム信号をストップ信号として使用すると有利である。エッチングは例えばコリンを用いてウエットケミカル的に行われる。
【００４１】
第４のマスク２１を除去し、窪み２２の範囲に露出する結晶表面を例えばＨＦ浸漬によって湿式洗浄した後、窪み２２はその場でドープされた選択的エピタキシャル析出によってｐチャネルトランジスタのためのソース／ドレイン領域の第２の部分領域２３で充填される。その際その場で７５０℃でＧｅＨ4 又はＳｉＨ4 を僅かに添加することによってエピタキシャル析出させる前に、Ｓｉ表面の自然酸化物をエッチング除去する表面の低温洗浄が実行されると有利である。
【００４２】
その場でドープされた選択的エピタキシャルシリコン析出は７５０℃及び１０トルで例えばＨ2 、ＳｉＨ2 Ｃｌ2 、ＨＣｌ及びＢ2 Ｈ6 から成る混合ガスを使用して行われる。プロセス温度は、構造化されたシリコン層３、Ｓｉ1-x Ｇｅx 層４及び歪みシリコン層の構造及び組成が変わらないように選定される。プロセス混合ガスにＢ2 Ｈ6 を添加することによって、第２の部分領域２３のためのほぼ段状のドーピングプロフィルが形成される。ドーパントは第２の部分領域２３においてはその場でドープされたエピタキシーによって結晶格子内へ入れられ、それゆえドーパントを活性化するためのアニーリングは必要とされない。従って選択的エピタキシーの際に形成された段状ドーピングプロフィルはｐチャネルトランジスタのための第２の部分領域２３の広がりを規定する。このｐチャネルトランジスタのための第２の部分領域２３は例えば１５ｎｍの深さを有する（図７参照）。
【００４３】
その後ｎチャネルトランジスタの範囲でもスペーサエッチングが、例えば第１の補助層１３をエッチングしゲート電極１１の側面にスペーサ１３０を生成する異方性ＣＨＦ3 及びＣＦ4 エッチングプロセスで実行される。ｎチャネルトランジスタの範囲でのスペーサエッチングの際にｐチャネルトランジスタの範囲は図示されていない別のマスクで覆うことができる。
【００４４】
引き続いて選択的エピタキシーによって露出するシリコン表面はＳｉ1-z Ｇｅz 層２４を設けられる。このＳｉ1-z Ｇｅz 層２４はドープされずに成長させられる。このために最初に例えばＨＦ浸漬を用いた湿式洗浄及び例えば７５０℃での低温洗浄が実行される。引き続くＳｉ1-z Ｇｅz のエピタキシャル析出はＨ2 、ＳｉＨ2 Ｃｌ、ＨＣｌ及びＧｅＨ4 を含む混合ガスを用いて例えば６５０℃及び１０トルで行われる。その場合結晶組成は、Ｓｉ1-z Ｇｅz 層２４の格子定数がＳｉ1-x Ｇｅx 層４の格子定数とほぼ一致し、それにより新たなストレスが生じないように選定される。
【００４５】
ゲート電極１１から被覆層１２を除去した後、ケイ化物接続部が形成される。このために例えばチタン層が析出され、ケイ化チタン接続部２５を形成するためのアニーリングが実行される。ケイ化チタン接続部２５を形成する際にはＳｉ1- z Ｇｅz 層２４が完全になくなり、それゆえ何処にも不所望なｐｎ接合は形成されない。ケイ化チタン接続部２５は第１の部分領域１６、１８及び第２の部分領域２０、２３の表面にも、ならびにゲート電極１１の表面及び隣接するｎチャネルトランジスタとｐチャネルトランジスタとの間の露出する半導体表面にも形成される。これによってｐチャネルトランジスタのソース／ドレイン領域はｎチャネルトランジスタのソース／ドレイン領域に結合される。このようにして自己整合的にインバータが作られる。
【００４６】
約１５０ｎｍ以下の短いチャネル長の場合、ゲート電極１１の接続抵抗を改善するために、Ｔ字形の断面を有するゲート電極１１を形成することは本発明の枠内にある。
【００４７】
Ｓｉ3 Ｎ4 から成る側壁スペーサ９はこの例においては半導体アイランド６の側壁に沿って寄生ＭＯＳトランジスタが形成されるのを阻止する。この側壁スペーサ９はＳｉＯ2 から形成することもできる。この場合ゲート誘電体１０を構造化する際の半導体アイランド６の縁部のフリーエッチングを回避するために、順次に析出されて構造化された少なくとも２つの層から成り両層間に別のＳｉＯ2 スペーサを形成されたゲート電極１１を形成することは本発明の枠内にある。
【００４８】
この実施例では、半導体アイランドにはインバータとして接続されたｐチャネルトランジスタとｎチャネルトランジスタとが形成されている。勿論本発明は１つのトランジスタタイプ（例えばｎ又はｐチャネルトランジスタ）のみ、又は個別のトランジスタが設けられる半導体アイランドにも適用可能である。
【００４９】
半導体アイランド６は絶縁層２の表面に配置され、担持体板１に対するソース／ドレイン領域の第１の部分領域１６、１８及び第２の部分領域２０、２３の容量は絶縁層２の厚みに反比例するので、この容量は絶縁層２の厚みによって調整することができる。この絶縁層２が例えば４００ｎｍの厚みを有すると、この容量は半絶縁性ＧａＡｓ内のＭＯＳトランジスタの容量に匹敵する。それゆえＩＩＩ−Ｖ族半導体回路を持つＳｉ−ＭＯＳトランジスタを備えた本発明によるＣＭＯＳ回路装置においては、同程度の容量及びほぼ同じ低電界移動度が得られると共に、高電界の際にはＧａＡｓより良い飽和ドリフト速度が得られる。しかしながら１００ｎｍ以下のチャネル長の場合、飽和特性はスイッチング時間に低電界移動度より大きく影響しなければならないであろう。
【図面の簡単な説明】
【図１】半導体アイランドを備えた基板を示す概略断面図。
【図２】半導体アイランドに相補性ＭＯＳトランジスタを設けるためのウエルを形成し、ゲート誘電体、ゲート電極及び側壁スペーサを形成し、第１の補助層及び第２の補助層を析出させた後の基板を示す概略断面図。
【図３】第２の補助層からスペーサを形成し、ｎチャネルトランジスタのソース／ドレイン領域のための第１の部分領域を形成した後の基板を示す概略断面図。
【図４】ｐチャネルトランジスタのソース／ドレイン領域のための第１の部分領域を形成した後の基板を示す概略断面図。
【図５】スペーサを除去し、ｎチャネルトランジスタのソース／ドレイン領域のための第２の部分領域を形成した後の基板を示す概略断面図。
【図６】ｐチャネルトランジスタの範囲における半導体アイランド内へエッチングした後の基板を示す概略断面図。
【図７】その場でドープされた選択的エピタキシーによってｐチャネルトランジスタのためのソース／ドレイン領域の第２の部分領域を形成した後の基板を示す概略断面図。
【図８】シリコンを選択的に成長させた後の基板を示す概略断面図。
【図９】ソース／ドレイン領域とゲート電極との表面にケイ化物層を形成した後の基板を示す概略断面図。
【符号の説明】
１ 担持体板
２ 絶縁層
３ シリコン層
４ Ｓｉ1-x Ｇｅx 層
５ 歪みシリコン層
６ 半導体アイランド
７ ｐドープされたウエル
８ ｎドープされたウエル
９ 側壁スペーサ
１０ ゲート誘電体
１１ ゲート電極
１２ 被覆層
１３ 第１の補助層
１４ 第２の補助層
１５ 第１のマスク
１６ ｎチャネルトランジスタのための第１の部分領域
１７ 第２のマスク
１８ ｐチャネルトランジスタのための第１の部分領域
１９ 第３のマスク
２０ ｎチャネルトランジスタのための第２の部分領域
２１ 第４のマスク
２２ 窪み
２３ ｐチャネルトランジスタのための第２の部分領域
２４ Ｓｉ1-z Ｇｅz 層
２５ ケイ化チタン接続部
１３０ スペーサ
１４０ スペーサ
Claims (13)
- 担持体板（１）上に配置された絶縁層（２）上に、シリコン層（３）と、少なくとも１つのＳｉ1-xＧｅx 層（４）と、このＳｉ1-xＧｅx 層（４）とほぼ同じ格子定数を有しかつ該Ｓｉ1-xＧｅx 層（４）上に配置された歪みシリコン層（５）とをそれぞれ含む半導体アイランド（６）が配置され、
少なくとも１つの半導体アイランド（６）内の前記絶縁層（２）迄延びるｎドープされたウェル（８）内にｐチャネルＭＯＳトランジスタが、そして前記少なくとも１つの半導体アイランド（６）内の前記絶縁層（２）迄延びるｐドープされたウェル（７）内にｎチャネルＭＯＳトランジスタがそれぞれ設けられたことを特徴とする集積ＣＭＯＳ回路装置。 - Ｓｉ1-x Ｇｅx 層（４）と絶縁層（２）との間に構造化されたシリコン層（３）が配置されたことを特徴とする請求項１記載のＣＭＯＳ回路装置。
- 構造化されたシリコン層（３）は０ｎｍ超でかつ２０ｎｍ以下の厚みを有し、
Ｓｉ1-xＧｅx 層（４）は１０ｎｍ〜５０ｎｍの厚み及び２０パーセント〜５０パーセントのゲルマニウム量を有し、
歪みシリコン層（５）は５ｎｍ〜２０ｎｍの厚みを有することを特徴とする請求項２記載のＣＭＯＳ回路装置。 - Ｓｉ1-xＧｅx 層（４）と歪みシリコン層（５）との間に、Ｓｉ1-yＧｅy からなりゲルマニウム量が減少する、１０ｎｍの厚みを持つバッファ層が配置されたことを特徴とする請求項１乃至３の１つに記載のＣＭＯＳ回路装置。
- ＭＯＳトランジスタのゲート電極（１１）が、多結晶ゲルマニウムを含むことを特徴とする請求項１乃至４の１つに記載のＣＭＯＳ回路装置。
- 少なくとも１つの半導体アイランド（６）に少なくとも１つのｐチャネルトランジスタ及びｎチャネルトランジスタが配置されたことを特徴とする請求項１乃至５の１つに記載のＣＭＯＳ回路装置。
- 担持体板（１）上に、シリコン層（３）及びその下に配置された絶縁層（２）を含むＳＯＩ基板のシリコン層（３）を、絶縁層（２）の表面が部分的に露出するようにアイランド状に形成し、
半導体アイランド（６）を形成すべく、構造化されたシリコン層（３）上にＳｉ1-xＧｅx 層（４）そしてその上に歪みシリコン層（５）を形成し、
前記Ｓｉ1-xＧｅx 層（４）の厚みを、構造化されたシリコン層（３）の格子定数がＳｉ1-xＧｅx 層（４）の格子定数に整合するようにその構造化されたシリコン層（３）の厚みに合わせ、
半導体アイランド（６）内のｐウェル（７）にｎチャネルトランジスタそしてｎウェル（８）にｐチャネルトランジスタをそれぞれ形成し、
少なくとも１つのｐチャネルトランジスタ及びｎチャネルトランジスタを形成するために、半導体アイランド（６）の表面上にゲート誘電体（１０）、ゲート電極（１１）及び被覆層（１２）をそれぞれ含むゲート積層体を形成し、
シリコン酸化物またはシリコン窒化物からなり、前記半導体アイランド（６）とその表面上に形成されたゲート積層体の上面及び側面を覆う補助層（１３）を析出させ、
ゲート積層体の側面の範囲に、補助層（１３）に対して選択的にエッチング可能なスペーサ（１４０）を形成し、
ｎウェル（８）を覆うマスクを設けた状態でドーパントを注入することによりｐドープウェル（９）内にｎチャネルトランジスタのためのソース／ドレイン領域の第１の部分領域（１６）を、そしてｐウェル（７）を覆うマスクを設けた状態でドーパントを注入することによりｎウェル（８）内にｐチャネルトランジスタのためのソース／ドレイン領域の第１の部分領域（１８）をそれぞれ形成し、
スペーサ（１４０）を除去し、
ｎチャネルトランジスタ及びｐチャネルトランジスタのためのソース／ドレイン領域の第２の部分領域（２０、２３）を順次形成し、
該第２の部分領域（２０、２３）の深さ及びドーパント濃度を、第１の部分領域（１６、１８）の深さ及びドーバント濃度よりそれぞれ小さくすることを特徴とする集積ＣＭＯＳ回路装置の製造方法。 - 構造化されたシリコン層（３）を５ｎｍ〜２０ｎｍの厚みで形成し、
Ｓｉ1-xＧｅx 層（４）を、１０ｎｍ〜５０ｎｍの厚み及び２０パーセント〜５０パーセントのゲルマニウム量ｘでもって形成し、
歪みシリコン層（５）を５ｎｍ〜５０ｎｍの厚みで形成することを特徴とする請求項７記載の方法。 - 半導体アイランド（６）を形成するために、構造化されたシリコン層（３）上へ選択的エピタキシーによってＳｉ1-xＧｅx 層（４）及び歪みシリコン層（５）を成長させることを特徴とする請求項７又は８記載の方法。
- 半導体アイランド（６）を形成するために、構造化されたシリコン層（３）内へＳｉ1-xＧｅx 層（４）を形成すべくゲルマニウムを注入又は拡散によって導入し、Ｓｉ1-xＧｅx 層（４）上へ歪みシリコン層（５）を選択的エピタキシーによって成長させることを特徴とする請求項７又は８記載の方法。
- Ｓｉ1-xＧｅx 層（４）と歪みシリコン層（５）との間に選択的エピタキシーによってｙ≦ｘであるＳｉ1-y Ｇｅy からなりゲルマニウム量が減少するバッファ層を成長させることを特徴とする請求項７又は８記載の方法。
- ｐチャネルトランジスタのためのソース／ドレイン領域の少なくとも第２の部分領域（２３）を、少なくとも歪みシリコン層（５）のエッチングと、その場でドープされるシリコンの選択的エピタキシーとによって形成することを特徴とする請求項項７又は８記載の方法。
- ＭＯＳトランジスタのゲート電極（１１）が多結晶ゲルマニウムを含むことを特徴とする請求項項７又は８記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19639874.6 | 1996-09-27 | ||
| DE19639874 | 1996-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107294A JPH10107294A (ja) | 1998-04-24 |
| JP4034387B2 true JP4034387B2 (ja) | 2008-01-16 |
Family
ID=7807153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27639497A Expired - Fee Related JP4034387B2 (ja) | 1996-09-27 | 1997-09-24 | 集積ｃｍｏｓ回路装置及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5998807A (ja) |
| EP (1) | EP0838858B1 (ja) |
| JP (1) | JP4034387B2 (ja) |
| KR (1) | KR100440508B1 (ja) |
| DE (1) | DE59707274D1 (ja) |
| TW (1) | TW344140B (ja) |
Families Citing this family (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10270685A (ja) * | 1997-03-27 | 1998-10-09 | Sony Corp | 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板 |
| ATE283549T1 (de) | 1997-06-24 | 2004-12-15 | Massachusetts Inst Technology | Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung |
| US7227176B2 (en) | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
| DE19845066C2 (de) * | 1998-09-30 | 2000-08-03 | Siemens Ag | Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung |
| JP4521542B2 (ja) * | 1999-03-30 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体基板 |
| KR100429869B1 (ko) * | 2000-01-07 | 2004-05-03 | 삼성전자주식회사 | 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법 |
| US6633066B1 (en) * | 2000-01-07 | 2003-10-14 | Samsung Electronics Co., Ltd. | CMOS integrated circuit devices and substrates having unstrained silicon active layers |
| US6503773B2 (en) | 2000-01-20 | 2003-01-07 | Amberwave Systems Corporation | Low threading dislocation density relaxed mismatched epilayers without high temperature growth |
| US6750130B1 (en) | 2000-01-20 | 2004-06-15 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
| US6602613B1 (en) | 2000-01-20 | 2003-08-05 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
| US20020042183A1 (en) * | 2000-02-10 | 2002-04-11 | Chan Kevin K. | Two-step MOSFET gate formation for high-density devices |
| DE10015278B4 (de) * | 2000-03-28 | 2004-09-23 | Infineon Technologies Ag | Halbleiterspeicher mit einem Speicherzellenfeld |
| US20020031909A1 (en) * | 2000-05-11 | 2002-03-14 | Cyril Cabral | Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets |
| US6555839B2 (en) | 2000-05-26 | 2003-04-29 | Amberwave Systems Corporation | Buried channel strained silicon FET using a supply layer created through ion implantation |
| JP2002043576A (ja) * | 2000-07-24 | 2002-02-08 | Univ Tohoku | 半導体装置 |
| WO2002013262A2 (en) * | 2000-08-07 | 2002-02-14 | Amberwave Systems Corporation | Gate technology for strained surface channel and strained buried channel mosfet devices |
| DE60125952T2 (de) | 2000-08-16 | 2007-08-02 | Massachusetts Institute Of Technology, Cambridge | Verfahren für die herstellung eines halbleiterartikels mittels graduellem epitaktischen wachsen |
| JP3998408B2 (ja) * | 2000-09-29 | 2007-10-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6503833B1 (en) * | 2000-11-15 | 2003-01-07 | International Business Machines Corporation | Self-aligned silicide (salicide) process for strained silicon MOSFET ON SiGe and structure formed thereby |
| US6544854B1 (en) * | 2000-11-28 | 2003-04-08 | Lsi Logic Corporation | Silicon germanium CMOS channel |
| US6649480B2 (en) * | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
| AU2002228779A1 (en) * | 2000-12-04 | 2002-06-18 | Amberwave Systems Corporation | Cmos inverter circuits utilizing strained silicon surface channel mosfets |
| JP4511092B2 (ja) * | 2000-12-11 | 2010-07-28 | セイコーエプソン株式会社 | 半導体素子の製造方法 |
| KR100516673B1 (ko) * | 2000-12-11 | 2005-09-22 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| KR100495023B1 (ko) * | 2000-12-28 | 2005-06-14 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
| US6495402B1 (en) | 2001-02-06 | 2002-12-17 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture |
| US6380590B1 (en) | 2001-02-22 | 2002-04-30 | Advanced Micro Devices, Inc. | SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same |
| US6410371B1 (en) * | 2001-02-26 | 2002-06-25 | Advanced Micro Devices, Inc. | Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer |
| US6703688B1 (en) | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6593641B1 (en) | 2001-03-02 | 2003-07-15 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6724008B2 (en) | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6900103B2 (en) | 2001-03-02 | 2005-05-31 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6830976B2 (en) | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6723661B2 (en) | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| JP2002299469A (ja) * | 2001-04-04 | 2002-10-11 | Seiko Instruments Inc | 半導体装置 |
| WO2002082514A1 (en) | 2001-04-04 | 2002-10-17 | Massachusetts Institute Of Technology | A method for semiconductor device fabrication |
| US6645861B2 (en) * | 2001-04-18 | 2003-11-11 | International Business Machines Corporation | Self-aligned silicide process for silicon sidewall source and drain contacts |
| US6413829B1 (en) * | 2001-06-01 | 2002-07-02 | Advanced Micro Devices, Inc. | Field effect transistor in SOI technology with schottky-contact extensions |
| AU2002322105A1 (en) * | 2001-06-14 | 2003-01-02 | Amberware Systems Corporation | Method of selective removal of sige alloys |
| US7301180B2 (en) | 2001-06-18 | 2007-11-27 | Massachusetts Institute Of Technology | Structure and method for a high-speed semiconductor device having a Ge channel layer |
| WO2003001671A2 (en) | 2001-06-21 | 2003-01-03 | Amberwave Systems Corporation | Improved enhancement of p-type metal-oxide-semiconductor field-effect transistors |
| JP3647777B2 (ja) * | 2001-07-06 | 2005-05-18 | 株式会社東芝 | 電界効果トランジスタの製造方法及び集積回路素子 |
| EP1415331A2 (en) | 2001-08-06 | 2004-05-06 | Massachusetts Institute Of Technology | Formation of planar strained layers |
| US6974735B2 (en) * | 2001-08-09 | 2005-12-13 | Amberwave Systems Corporation | Dual layer Semiconductor Devices |
| US7138649B2 (en) | 2001-08-09 | 2006-11-21 | Amberwave Systems Corporation | Dual-channel CMOS transistors with differentially strained channels |
| AU2002349881A1 (en) | 2001-09-21 | 2003-04-01 | Amberwave Systems Corporation | Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same |
| WO2003028106A2 (en) * | 2001-09-24 | 2003-04-03 | Amberwave Systems Corporation | Rf circuits including transistors having strained material layers |
| US6600170B1 (en) * | 2001-12-17 | 2003-07-29 | Advanced Micro Devices, Inc. | CMOS with strained silicon channel NMOS and silicon germanium channel PMOS |
| US7060632B2 (en) | 2002-03-14 | 2006-06-13 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
| WO2003083951A1 (en) | 2002-03-28 | 2003-10-09 | Advanced Micro Devices, Inc. | Semiconductor device having a retrograde dopant profile in a channel region and method for fabricating the same |
| DE10214066B4 (de) * | 2002-03-28 | 2007-02-01 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben |
| US6713819B1 (en) * | 2002-04-08 | 2004-03-30 | Advanced Micro Devices, Inc. | SOI MOSFET having amorphized source drain and method of fabrication |
| KR20030090411A (ko) | 2002-05-23 | 2003-11-28 | 삼성전자주식회사 | 선택적 성장을 이용한 씨모스 게이트 및 그 제조방법 |
| US7615829B2 (en) * | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
| US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US7307273B2 (en) | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
| US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| WO2003105204A2 (en) | 2002-06-07 | 2003-12-18 | Amberwave Systems Corporation | Semiconductor devices having strained dual channel layers |
| US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US7335545B2 (en) | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
| US6946371B2 (en) * | 2002-06-10 | 2005-09-20 | Amberwave Systems Corporation | Methods of fabricating semiconductor structures having epitaxially grown source and drain elements |
| US6982474B2 (en) | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| JP3873012B2 (ja) * | 2002-07-29 | 2007-01-24 | 株式会社東芝 | 半導体装置の製造方法 |
| EP2267762A3 (en) | 2002-08-23 | 2012-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| US7594967B2 (en) | 2002-08-30 | 2009-09-29 | Amberwave Systems Corporation | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
| DE10248723A1 (de) * | 2002-10-18 | 2004-05-06 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Kondensatoren und mit vorzugsweise planaren Transistoren und Herstellungsverfahren |
| JP4949628B2 (ja) * | 2002-10-30 | 2012-06-13 | 台湾積體電路製造股▲ふん▼有限公司 | Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法 |
| JP2004172389A (ja) * | 2002-11-20 | 2004-06-17 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US6627515B1 (en) * | 2002-12-13 | 2003-09-30 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a non-floating body device with enhanced performance |
| US6743689B1 (en) * | 2003-01-14 | 2004-06-01 | Advanced Micro Devices, Inc. | Method of fabrication SOI devices with accurately defined monocrystalline source/drain extensions |
| EP2337062A3 (en) | 2003-01-27 | 2016-05-04 | Taiwan Semiconductor Manufacturing Company, Limited | Method for making semiconductor structures with structural homogeneity |
| US6905923B1 (en) * | 2003-07-15 | 2005-06-14 | Advanced Micro Devices, Inc. | Offset spacer process for forming N-type transistors |
| US6891192B2 (en) * | 2003-08-04 | 2005-05-10 | International Business Machines Corporation | Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions |
| US6906360B2 (en) * | 2003-09-10 | 2005-06-14 | International Business Machines Corporation | Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions |
| US7029980B2 (en) * | 2003-09-25 | 2006-04-18 | Freescale Semiconductor Inc. | Method of manufacturing SOI template layer |
| US7303949B2 (en) | 2003-10-20 | 2007-12-04 | International Business Machines Corporation | High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture |
| JP2005197405A (ja) * | 2004-01-06 | 2005-07-21 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2005244187A (ja) * | 2004-01-30 | 2005-09-08 | Toshiba Ceramics Co Ltd | 歪みシリコンウエハおよびその製造方法 |
| JP2005252067A (ja) * | 2004-03-05 | 2005-09-15 | Toshiba Corp | 電界効果トランジスタ及びその製造方法 |
| JP4177775B2 (ja) | 2004-03-16 | 2008-11-05 | 株式会社東芝 | 半導体基板及びその製造方法並びに半導体装置 |
| US7087965B2 (en) * | 2004-04-22 | 2006-08-08 | International Business Machines Corporation | Strained silicon CMOS on hybrid crystal orientations |
| US6991998B2 (en) * | 2004-07-02 | 2006-01-31 | International Business Machines Corporation | Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer |
| US7241647B2 (en) * | 2004-08-17 | 2007-07-10 | Freescale Semiconductor, Inc. | Graded semiconductor layer |
| KR100593738B1 (ko) * | 2004-08-20 | 2006-06-28 | 삼성전자주식회사 | 보강막 패턴들을 갖는 트랜지스터들 및 그 형성방법들 |
| US7274073B2 (en) * | 2004-10-08 | 2007-09-25 | International Business Machines Corporation | Integrated circuit with bulk and SOI devices connected with an epitaxial region |
| US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
| US7282402B2 (en) * | 2005-03-30 | 2007-10-16 | Freescale Semiconductor, Inc. | Method of making a dual strained channel semiconductor device |
| JP2006287006A (ja) * | 2005-04-01 | 2006-10-19 | Renesas Technology Corp | 半導体基板、半導体装置及びその製造法 |
| JP2007157788A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Corp | 半導体装置 |
| KR100760912B1 (ko) * | 2005-12-29 | 2007-09-21 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| US20070287244A1 (en) * | 2006-04-26 | 2007-12-13 | Applied Materials, Inc., A Delaware Corporation | ALTERNATIVE INTEGRATION SCHEME FOR CMOS S/D SiGe PROCESS |
| KR101096980B1 (ko) * | 2009-02-04 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US10319880B2 (en) * | 2016-12-02 | 2019-06-11 | Innolux Corporation | Display device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01162376A (ja) * | 1987-12-18 | 1989-06-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5158907A (en) * | 1990-08-02 | 1992-10-27 | At&T Bell Laboratories | Method for making semiconductor devices with low dislocation defects |
| US5168072A (en) * | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
| US5461250A (en) * | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
| US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
| US5792679A (en) * | 1993-08-30 | 1998-08-11 | Sharp Microelectronics Technology, Inc. | Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant |
| JPH0799307A (ja) * | 1993-09-29 | 1995-04-11 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US5461243A (en) * | 1993-10-29 | 1995-10-24 | International Business Machines Corporation | Substrate for tensilely strained semiconductor |
| KR100362751B1 (ko) * | 1994-01-19 | 2003-02-11 | 소니 가부시끼 가이샤 | 반도체소자의콘택트홀및그형성방법 |
| US5534713A (en) * | 1994-05-20 | 1996-07-09 | International Business Machines Corporation | Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers |
| JP3219996B2 (ja) * | 1995-03-27 | 2001-10-15 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1997
- 1997-08-08 DE DE59707274T patent/DE59707274D1/de not_active Expired - Lifetime
- 1997-08-08 EP EP97113774A patent/EP0838858B1/de not_active Expired - Lifetime
- 1997-09-09 US US08/925,672 patent/US5998807A/en not_active Expired - Lifetime
- 1997-09-24 JP JP27639497A patent/JP4034387B2/ja not_active Expired - Fee Related
- 1997-09-26 KR KR1019970048906A patent/KR100440508B1/ko not_active IP Right Cessation
- 1997-09-26 TW TW086114049A patent/TW344140B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107294A (ja) | 1998-04-24 |
| KR100440508B1 (ko) | 2004-09-18 |
| US5998807A (en) | 1999-12-07 |
| EP0838858A2 (de) | 1998-04-29 |
| EP0838858B1 (de) | 2002-05-15 |
| TW344140B (en) | 1998-11-01 |
| KR19980024988A (ko) | 1998-07-06 |
| DE59707274D1 (de) | 2002-06-20 |
| EP0838858A3 (de) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4034387B2 (ja) | 集積ｃｍｏｓ回路装置及びその製造方法 | |
| JP3014372B2 (ja) | 局所選択酸化を用いた絶縁体上のバルクおよびひずみを有するシリコン | |
| US7154118B2 (en) | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication | |
| KR100810012B1 (ko) | 격자 부정합 에피택셜 확장부와 소스 및 드레인 영역을갖는 변형 채널 ｃｍｏｓ 트랜지스터의 구조 및 그 제조방법 | |
| US6432754B1 (en) | Double SOI device with recess etch and epitaxy | |
| US6855982B1 (en) | Self aligned double gate transistor having a strained channel region and process therefor | |
| US6399993B1 (en) | Semiconductor device and method for fabricating the same | |
| US8344453B2 (en) | Method of manufacturing localized semiconductor-on-insulator (SOI) structures in a bulk semiconductor wafer | |
| US6767793B2 (en) | Strained fin FETs structure and method | |
| US7985641B2 (en) | Semiconductor device with strained transistors and its manufacture | |
| US8084329B2 (en) | Transistor devices and methods of making | |
| US5073516A (en) | Selective epitaxial growth process flow for semiconductor technologies | |
| US10038075B2 (en) | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region | |
| US20070298578A1 (en) | Bipolar transistor with dual shallow trench isolation and low base resistance | |
| US7759191B2 (en) | Vertical SOI transistor memory cell and method of forming the same | |
| US7018882B2 (en) | Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon | |
| JP2007258485A (ja) | 半導体装置及びその製造方法 | |
| JP2007518272A (ja) | 歪みｆｉｎｆｅｔチャネルの製造方法 | |
| JP2002057329A (ja) | 縦型電界効果トランジスタ及びその製造方法 | |
| US6657261B2 (en) | Ground-plane device with back oxide topography | |
| US20220399459A1 (en) | Semiconductor transistor structure and fabrication method thereof | |
| JP3376208B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0951101A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050630 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060518 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060818 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |