JP2004531901A - 歪み半導体層を備えたｍｏｓｆｅｔ - Google Patents

歪み半導体層を備えたｍｏｓｆｅｔ Download PDF

Info

Publication number
JP2004531901A
JP2004531901A JP2003507899A JP2003507899A JP2004531901A JP 2004531901 A JP2004531901 A JP 2004531901A JP 2003507899 A JP2003507899 A JP 2003507899A JP 2003507899 A JP2003507899 A JP 2003507899A JP 2004531901 A JP2004531901 A JP 2004531901A
Authority
JP
Japan
Prior art keywords
layer
forming
transistor
disposed
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003507899A
Other languages
English (en)
Other versions
JP2004531901A5 (ja
Inventor
クリストファー ダブリュ リーツ
ミンジョー エル リー
ユージーン エイ フィッツジェラルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of JP2004531901A publication Critical patent/JP2004531901A/ja
Publication of JP2004531901A5 publication Critical patent/JP2004531901A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

構造は、基板（１０）上に配置された第１の厚さを有する引張り歪み層（１８）を含む。第２の厚さを有する圧縮層（１６）が、引張り歪み層（１８）と基板（１０）との間に配置される。第１、第２の厚さの選択により、引張り歪み層（１８）内の第１のキャリア移動度および圧縮層（１６）内の第２のキャリア移動度が規定される。

Description

【技術分野】
【０００１】
（関連出願）
本出願は、２００１年６月２１日に出願された米国仮出願第６０／２９９，９８６号および２００１年８月６日に出願された米国仮出願第６０／３１０，３４６号の便益を主張する。これらの出願は明細書全体が本願に引用して援用されている。
【０００２】
この発明は半導体構造に関し、特に歪み半導体層上に形成された半導体構造に関する。
【背景技術】
【０００３】
欠陥密度の低い緩和シリコンゲルマニウム（ＳｉＧｅ）仮想基板は、高速ヘテロ構造金属／酸化物／半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）をシリコン基板上に集積するための有効なプラットフォームである。ｎ型ＭＯＳＦＥＴにおいて、歪みシリコン（Ｓｉ）および緩和ＳｉＧｅ層を有する基板上に形成されたヘテロ接合ＭＯＳＦＥＴによる特性向上が立証されている。引っ張り歪みシリコンは電子の移動度を大幅に向上させる。このため、歪みシリコン表面チャネルを有することでＮＭＯＳデバイス特性が向上し、スイッチング速度が早くなる。正孔の移動度も同様に引っ張り歪みシリコン中で向上するが、歪み量としては約１．５％未満の少ない程度までである。したがって、このような表面チャネルデバイスにおいてｐ型ＭＯＳ（ＰＭＯＳ）デバイス特性の等価エンハンスメント(enhancement)が課題となっている。
【０００４】
バルクＳｉにおける、正孔の移動度に対する電子の移動度の比は約２である。したがって、バルクＳｉについての対称移動度エンハンスメントを備えた場合でも、歪みＳｉＰＭＯＳデバイスの正孔移動度は歪みＳｉＮＭＯＳデバイスの電子移動度よりも相当程度低い。正孔移動度が低いために、ＰＭＯＳゲート幅を広げてＰＭＯＳデバイスの駆動電流の低下を補償する必要がある。この結果生じるＰＭＯＳデバイスの占有チップ領域の増加は有効なデバイス空間の消費につながり、また一方ではこのＮＭＯＳ領域とＰＭＯＳ領域との不一致により容量遅延によるロジック速度の低下が生じる。対称的すなわち等しい電子移動度と正孔移動度によって理論的に得られる、ＮＭＯＳおよびＰＭＯＳからの対称電流駆動によってこの容量遅延の原因が解消されて、回路全体の速度が高まる。しかし、対称電子移動度および正孔移動度を備えたデバイスヘテロ構造は未だ得られていない。これらの要因により回路設計者は可能なかぎり論理回路中にＰＭＯＳを設けないようにしている。
【０００５】
高移動度の層によりＰＭＯＳ設計に進歩がもたらされる。高正孔移動度のデバイスを高電子移動度の歪みＳｉＮＭＯＳデバイスと集積するための有望な方策として、緩和Ｓｉ1-xＧｅx仮想基板（ｘ＜ｙ）上に成長された、埋め込み圧縮歪みＳｉ1-yＧｅy層および表面歪みＳｉ層（以後、デュアルチャネルヘテロ構造と呼ぶ）を用いることがある。デュアルチャネルヘテロ構造により、同一層シーケンス内での正孔および電子チャネルデバイスの同時集積が可能となる。変調ドープされた層内における圧縮歪みＧｅリッチホールチャネルの高い移動度は十分に立証されているが、これらの層に基づくデバイスは一般にショットキーゲート型および空乏モードであり、いずれも主流であるＳｉＣＭＯＳ方式との互換性がない。
【０００６】
しかし、理論および実験の結果が示すところによると、デュアルチャネル構造によって、高品質のシリコン／二酸化シリコン（Ｓｉ／ＳｉＯ2）界面を維持したまま、変調ドーピングを要さずに有用なＰＭＯＳデバイス性能が得られる。例えば、埋め込み圧縮歪みＳｉ0.17Ｇｅ0.83チャネルと表面引張り歪みＳｉチャネルとの組み合わせによって７００ｃｍ2／Ｖ−ｓを超える室温正孔移動度が得られる（例えば、本願に引用して援用する、Ｇ．Ｈｏｅｃｋ他「Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．」７６巻、３，９２０頁（２０００年）参照）。この概念は、さらに優れた正孔移動度エンハンスメントが得られる、純ＧｅチャネルＭＯＳＦＥＴにも拡張されている（例えば、本願に引用して援用する、Ｍ．Ｌ．Ｌｅｅ他「Ａｐｐｌｉｅｄ. Ｐｈｙｓｉｃｓ． Ｌｅｔｔｅｒｓ．」７９巻、３，３４４頁（２００１年）参照）。さらに、シミュレーションによって、歪みＳｉ表面チャネルの電子移動度は埋め込みＳｉＧｅ層の存在による悪影響を受けず、そのためこの構造は電子チャネルデバイスおよび正孔チャネルデバイスの双方に適したものであることが明らかにされている（例えば、Ｍ．Ａ．ＡｒｍｓｔｒｏｎｇのＭＩＴ学術博士論文（１９９９年）参照）。
【発明の開示】
【課題を解決するための手段】
【０００７】
埋め込みチャネルの組成や表面チャネル厚さなどのチャネル技術パラメータの設計によって、広範囲のデュアルチャネルヘテロ構造系ＰＭＯＳデバイスの特性エンハンスメントが可能になる。ある実施形態では、埋め込み圧縮歪みＳｉＧｅチャネルの存在によって、低移動度の緩和ＳｉＧｅ仮想基板を通じた正孔の寄生伝導が解消される。表面チャネルと埋め込みチャネル間のバンドオフセットを最大にすることにより、高移動度の埋め込みチャネルを通じた正孔伝導が低い垂直電界において最大となる。歪みＳｉ表面チャネル厚さの低減により、高垂直電界での歪みＳｉ表面チャネル内の正孔占有が防止されて、低電界での正孔移動度エンハンスメントが保持される。
【０００８】
一態様において、本発明は、基板上に配置された第１の厚さを有する引張り歪み層を備えた構造を特徴とする。またこの構造は、引張り歪み層と基板との間に配置された、第２の厚さを有する圧縮層を備える。第１、第２の厚さの選択により引張り歪み層内の第１のキャリア移動度および圧縮層内の第２のキャリア移動度が規定される。
【０００９】
さらに、一つ以上の次の特徴が含まれる。前記第１のキャリア移動度は電子移動度を含み、前記第２の移動度は正孔移動度を含む。前記第１、第２の厚さは平均キャリア移動度が最大になるように選択される。前記引張り歪み層はＳｉを含む。前記圧縮層はＳｉ1-yＧｅyを含む。絶縁層が前記基板と前記圧縮層との間に配置されている。
【００１０】
緩和層が前記引張り歪み層と前記基板との間に配置されている。この緩和層はＳｉ1-xＧｅxを含み、ｘはｙより小さい。ゲルマニウム含量のｙおよびｘは、圧縮層の第２のキャリア移動度が規定されるように、および／または平均キャリア移動度が最大になるように選択される。ＳｉＧｅを含む傾斜層(graded layer)が基板上に配置される。
【００１１】
トランジスタが前記引張り歪み層上に配置される。このトランジスタは、（１）前記引張り歪み層の一部分上に配置したゲート誘電体部分、（２）前記第１のゲート誘電体上に配置されたゲート、および（３）前記引張り歪み層の一部分内で前記ゲート誘電体に近接して配置したソースおよびドレインを含む。ゲートに動作電圧を印加することによって、引張り歪み層と圧縮層中での電子または正孔などの荷電キャリアの分布が生じる。
【００１２】
別の態様では、本発明は、基板上に配置した圧縮半導体層および圧縮層の少なくとも一部分上に配置された引張り歪み層を含む構造を特徴とする。この構造はさらに、ｐ型の金属／酸化物／半導体（ＰＭＯＳ）トランジスタであって、（１）前記引張り歪み層の一部分上に配置した誘電体層、（２）前記誘電体層の一部分上に配置された第１の導電層を含むゲート、および（３）前記引張り歪み層の一部分内でゲート誘電体部分に近接して配置された、ｐ型不純物を含む第１のソースおよび第１のドレイン、を有するトランジスタを含む。このＰＭＯＳトランジスタは、第１の正孔移動度エンハンスメントであって、増加する垂直電界の関数として、歪みシリコン層を含む第２の基板上に形成されたＰＭＯＳトランジスタの第２の正孔移動度より遅い比率で減少する正孔移動度エンハンスメントを含む。前記第２の基板は実質的に圧縮層を含まない。
【００１３】
さらに、以下の特徴が含まれる。増加する垂直電界の関数としての前記第１の正孔移動度エンハンスメントの緩やかな減少比率はほぼゼロである。
【００１４】
さらに別の態様では、本発明は、基板上に配置された圧縮半導体層および圧縮層の少なくとも第１の部分上に配置された引張り歪み層を含む構造を特徴とする。この構造はさらに、ｐ型の金属／酸化物／半導体（ＰＭＯＳ）トランジスタであって、（１）前記圧縮層の第２の部分上に配置された第１のゲート誘電体部分、（２）前記第１のゲート誘電体部分上に配置された、第１の導電層を含む第１のゲート、および（３）前記圧縮半導体層の領域内で前記第１のゲート誘電体部分に近接して配置された、ｐ型不純物を含む第１のソースおよび第１のドレイン、を有するトランジスタを含む。さらにこの構造は、ｎ型の金属／酸化物／半導体（ＮＭＯＳ）トランジスタであって、（１）前記引張り歪み層の一部分上に配置された第２のゲート誘電体部分、（２）前記第２のゲート誘電体部分上に配置された第２の導電層を含む第２のゲート、および（３）引張り歪み層の領域内で第２のゲート誘電体部分に近接して配置された、ｎ型不純物を含む第２のソースおよび第２のドレイン、を有するトランジスタを含む。ＰＭＯＳトランジスタの動作時に、正孔は第１のゲートの下部に配置した前記第２の圧縮層部分を含むチャネルを通じて前記第１のソースから前記第１のドレインまで移動する。ＮＭＯＳトランジスタの動作時に、電子は前記第２のゲートの下部に配置した引張り層部分を含むチャネルを通じて第２のソースから第２のドレインまで移動する。
【００１５】
さらに、一つ以上の下記特徴が含まれる。前記圧縮層の第２の部分は第１の部分から実質的に分離して、前記第１のゲート誘電体部分が圧縮層の第２の部分に接触している。前記圧縮層の第２の部分は前記圧縮層の第１の部分を含み、前記第１のゲート誘電体部分は前記引張り歪み層の第２の部分上に配置する。ＰＭＯＳトランジスタはバルクシリコン内に形成されたＰＭＯＳトランジスタについてのｐ型キャリア移動度エンハンスメントを有し、ＮＭＯＳトランジスタはバルクシリコン内に形成されたＮＭＯＳトランジスタについてのｎ型キャリア移動度エンハンスメントを有する。ｐ型キャリア移動度エンハンスメントはｎ型キャリア移動度エンハンスメントに少なくともほぼ一致する。ＰＭＯＳトランジスタはｐ型キャリア移動度を有し、ＮＭＯＳトランジスタはｎ型キャリア移動度を有する。ｎ型キャリア移動度のｐ型キャリア移動度に対する比は約２より小さい。
【００１６】
別の態様では、本発明は、第１の厚さを有する圧縮層を基板上に形成すること、および第２の厚さを有する引張り歪み層を圧縮層上に形成することを含む構造の形成方法を特徴とする。前記圧縮層および引張り歪み層の形成は、前記第１、第２の厚さの選択により圧縮層内の第１のキャリア移動度および引張り歪み層内の第２のキャリア移動度が規定されることを含む。
【００１７】
一つ以上の下記特徴が含まれる。前記圧縮層はＧｅを含む。前記引張り歪み層はＳｉを含む。
【００１８】
さらに別の態様では、本発明は、基板上に圧縮層を形成すること、および圧縮層の少なくとも一部上に引張り歪み層を形成することを含む構造の形成方法を特徴とする。さらにこの方法は、ｐ型の金属／酸化物／半導体（ＰＭＯＳ）トランジスタの形成であって、（１）前記引張り歪み層の一部分上への誘電体層の形成、（２）前記誘電体層の一部上への導電層を含むゲートの形成、および（３）前記引張り歪み層の一部分内での前記ゲート誘電体部分に近接したｐ型不純物を含む第１のソースおよび第１のドレインの形成、によるトランジスタの形成を含む。前記圧縮層、引張り歪み層およびＰＭＯＳトランジスタの形成は、ゲートへの動作電圧の印加によって引張り歪み層の領域および圧縮層の領域に複数の荷電キャリアが分布するように層およびトランジスタ部品を選択することを含む。
【００１９】
別の態様では、本発明は、構造の形成方法であって、基板上への緩和半導体層の形成、緩和半導体層の少なくとも一部分上への圧縮半導体層の形成、および前記圧縮層の少なくとも一部分上への引張り歪み層の形成を含む方法を特徴とする。ｐ型の金属／酸化物／半導体（ＰＭＯＳ）トランジスタが、（１）前記引張り歪み層の一部分上への誘電体層の形成、（２）前記誘電体層の一部分上への第１の導電層を含むゲートの形成、および（３）前記引張り歪み層の一部分内における前記ゲート誘電体部分に近接したｐ型不純物を含む第１のソースおよび第１のドレインの形成、により形成される。緩和層、圧縮層、引張り歪み層、およびＰＭＯＳトランジスタの形成は、ＰＭＯＳトランジスタが第１の移動度エンハンスメントを有するように、層およびトランジスタ部品を選択することを含む。この第１の正孔移動度エンハンスメントは、増加する電界の関数として、歪みシリコン層を含む第２の基板上に形成されたＰＭＯＳトランジスタの第２の正孔移動度より緩やかな比率で減少する。第２の基板は実質的に圧縮層を含まない。
【００２０】
さらに下記特徴が含まれる。増加する垂直電界の関数としての前記第１の正孔移動度エンハンスメントの減少はほぼゼロである。
【００２１】
別の態様では、構造の形成方法は、基板上への圧縮半導体層の形成、および圧縮層の少なくとも第１の部分上への引張り歪み層の形成を含む。ｐ型金属／酸化物／半導体（ＰＭＯＳ）トランジスタが、（１）圧縮層の第２の部分上への第１のゲート誘電体部分の形成、（２）前記第１のゲート誘電体部分上への第１の導電層を含む第１のゲートの形成、および（３）前記圧縮半導体層の領域内での前記第１のゲート誘電体部分に近接したｐ型不純物を含む第１のソースおよび第１のドレインの形成、により形成される。ｎ型の金属／酸化物／半導体（ＮＭＯＳ）トランジスタが、（１）前記引張り歪み層の一部分上への第２のゲート誘電体部分の形成、（２）前記第２のゲート誘電体部分上への第２の導電層を含む第２のゲートの形成、および（３）前記引張り歪み層の領域内での前記第２のゲート誘電体部分に近接したｎ型不純物を含む第２のソースおよび第２のドレインの形成、により形成される。ＰＭＯＳトランジスタの動作時に、正孔は前記第１のゲートの下部に配置した前記第２の圧縮層部分を含むチャネルを通じて前記第１のソースから前記第１のドレインまで移動する。ＮＭＯＳトランジスタの動作時に、電子は前記第２のゲートの下部に配置した前記引張り層部分を含むチャネルを通じて第２のソースから第２のドレインまで移動する。
【発明を実施するための最良の形態】
【００２２】
図１に本発明を用いた用法に適合した構造を示す。基板１０は、シリコンなどの半導体から作製される。符号１１で一括して示した数層が基板１０上に形成される。層１１の成長は化学的気相成長（ＣＶＤ）法により行われる。
【００２３】
層１１は基板１０上に配置された傾斜ＳｉＧｅ層１２を含む。傾斜ＳｉＧｅ層１２は、例えば単位マイクロメータ（μｍ）厚さ当り１０％のＧｅの傾斜率と例えば２〜９μｍの厚さＴ1とを有し、例えば６００〜９００℃で成長される。緩和Ｓｉ1-xＧｅx層１４は、傾斜ＳｉＧｅ層１２上に配置される。緩和Ｓｉ1-xＧｅx層１４は、一様な組成を有し、例えば２０〜９０％のＧｅを含み、例えば０．２〜２μｍの厚さＴ2である。一実施形態では、Ｔ2は１．５μｍである。仮想基板１５は、緩和Ｓｉ1-xＧｅx層１４および傾斜ＳｉＧｅ層１２を含む。
【００２４】
圧縮歪みを受けた状態の圧縮層１６は、緩和Ｓｉ1-xＧｅx層１４上に配置される。一実施形態では、圧縮層１６はＳｉ1-yＧｅyを含む。圧縮Ｓｉ1-yＧｅy層１６は、緩和Ｓｉ1- xＧｅx層１４のＧｅ含量（ｘ）より高いＧｅ含量（ｙ）を有する。圧縮Ｓｉ1-yＧｅy層１６は、例えば４０〜１００％のＧｅを含有し、例えば厚さＴ3は、１０〜２００オングストローム（Å）である。一実施形態では、圧縮Ｓｉ1-yＧｅy層１６の厚さＴ3は、約１００Åである。
【００２５】
引張り歪み層１８は、圧縮Ｓｉ1-yＧｅy層１６上に配置され、圧縮Ｓｉ1-yＧｅy層１６と界面１９を共有している。一実施形態では、引張り歪み層１８はシリコンで形成される。引張り歪み層１８は、例えば５０〜３００Åの出発厚さＴ4を有する。一実施形態では、出発厚さＴ4は約２００Åである。
【００２６】
層１１を備えた基板１０は、一般に１０5／ｃｍ2のスレディング(threading)転位密度を有する。層１１を備えた適当な基板１０は、例えば英国のＩＱＥ Ｓｉｌｉｃｏｎ Ｃｏｍｐｏｕｎｄｓ社から簡単に入手できる。
【００２７】
平坦なＳｉ1-yＧｅy層１６と、十分に高い成長速度の歪みＳｉ層１８とを併せてＣＶＤによって得る上での要件は両立し難い場合がある。一実施形態では、圧縮Ｓｉ1-yＧｅy層１６と引張り歪み層１８とを含むデバイス層２０は、Ｓｉ1-yＧｅy層１６を平坦に堆積が可能であると同時に、歪みＳｉ層１８を例えば０．０１Å／ｓを超える十分に高い速度で成長できる温度で堆積される。この温度は、ＳｉＨ4およびＧｅＨ4原料ガスを用いた超高真空化学的気相成長において例えば５５０℃である。この実施形態は、例えばｙ−ｘ≒０．２の比較的軽微な圧縮歪み下での、例えばｙが約０．６の比較的低いＧｅ含量を有する圧縮Ｓｉ1-yＧｅy層１６に特に適している。別の実施形態では、圧縮Ｓｉ1-yＧｅy層１６は、平坦なＳｉ1-yＧｅy層１６の堆積が可能な十分低い温度で堆積される。ただし歪みＳｉ層１８についてはこの温度で好適に高い成長速度は得られない。この成長温度は、ＳｉＨ4およびＧｅＨ4原料ガスを用いた超高真空化学的気相成長において例えば４００℃である。歪みＳｉ層１８の成長は、２工程プロセスにより行われる。このプロセスにおいては、シリコンの成長速度が十分に早くなる最終の所望温度（例えばＳｉＨ4およびＧｅＨ4原料ガスを用いた超高真空化学的気相成長では５５０℃）まで成長温度を緩やかに上昇させながら、例えばＳｉＨ4などのシリコンガスプリカーサが流される。この工程により低温でのシリコンの堆積が十分可能になり、歪み誘起アンジュレーション(undulation)に対しての圧縮Ｓｉ1-yＧｅy層１６の安定化が促進される。引張り歪みＳｉ層１８の堆積は、最終の堆積温度、例えばＳｉＨ4およびＧｅＨ4原料ガスを用いた超高真空化学的気相成長では５５０℃、で終了する。ある実施形態では、圧縮Ｓｉ1-yＧｅy層１６のＴ3および引張り歪みＳｉ層１８のＴ4は共に８５Åである。
【００２８】
図２〜７を参照して以下に説明するように、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタは、基板１０および層１１上に作製される。図２を参照すると、パッド状二酸化シリコン層などの第１のマスキング層２１、以後、パッド酸化物２１と呼ぶ、を減圧化学的気相成長（ＬＰＣＶＤ）などの堆積法によって引張り歪みＳｉ層１８上に堆積させる。パッド酸化物２１の厚さＴ5は例えば１００Åである。次いで、マスキング窒化シリコン層などの第２のマスキング層２２、以後、マスキング窒化物２２と呼ぶ、をプラズマ助長化学的気相成長（ＰＥＣＶＤ）などの堆積法によってパッド酸化物２１上に堆積させる。マスキング窒化物２２の厚さＴ6は例えば５００〜１０００Åである。
【００２９】
図３を参照すると、フォトレジスト層がマスキング窒化物２２の上面２４上に堆積され、さらにパターニングされてフォトレジストマスク２６が形成される。フォトレジストマスク２６は、基板１０および層１１の第１の領域３０上に配置したマスキング窒化物２２の第１の部分２８の上面２４が露出するように形成されている。ＰＭＯＳトランジスタなどのデバイスが後続の処理によって第１の領域３０に形成される（例えば図７のＰＭＯＳトランジスタ６０参照）。フォトレジストマスク２６は、基板１０および、引張り歪みＳｉ層１８を含む層１１の第２の領域３４上に配置したマスキング窒化物２２の第２の部分３２の上面２４を覆っている。ＮＭＯＳトランジスタなどのデバイスが後続の処理によって第２の領域３４に形成される（例えば図７のＮＭＯＳトランジスタ６２参照）。
【００３０】
図３および図４を併せて参照すると、第１のマスキング窒化物部分２８および第１のマスキング窒化物部分２８の下部のパッド酸化物２１の第１の部分３８が共に除去され、フォトレジストマスク２６で保護された第２のマスキング窒化物部分３２およびパッド酸化物２１の第２の部分４０が残される。具体的には、露出した第１のマスキング窒化物部分２８は、三フッ化窒素、アンモニア、および酸素の混合あるいは臭化水素、塩素および酸素の混合などのガスを用いた反応性イオンエッチング（ＲＩＥ）などの除去プロセスにより除去される。第１のパッド酸化物部分３８は、フッ化水素酸エッチングなどのシリコンに対して選択的な湿式エッチングにより除去される。パッド酸化物部分３８の除去により引張り歪みＳｉ層１８の部分４１が露出する。第１の領域３０を含む、フォトレジストマスク２６に覆われていない領域にイオンが導入されて、図示のために境界線３６ｂで画定したウェル３６が形成される。例えば、リンなどのｎ型イオンが注入されてＰＭＯＳトランジスタのウェル３６が形成される。リンイオン注入の照射量およびエネルギーは、例えば１．５×１０13ａｔｏｍｓ／ｃｍ2および４００ｋｅＶである。マスキング窒化物２２およびパッド酸化物２１の第１の部分２８，３８の選択的除去およびウェル３６の形成後、フォトレジストマスク２６は酸素プラズマ中での乾式剥離などの剥離プロセスによって除去される。
【００３１】
図４および図５を併せて参照すると、領域３４内のマスキング窒化物層２２の部分３２を、例えばＲＩＥプロセスにより除去する。次いで、パッド酸化物２１の部分４０を、フッ化水素酸エッチングなどのシリコンに対して選択的な酸化物エッチングにより除去する。
【００３２】
図６を参照すると、ゲート誘電体層４８を引張り歪みＳｉ層１８の上面４９上に形成する。ゲート誘電体層４８は、例えば、約１０〜１００Åの厚さＴ7をもつ二酸化シリコン（ＳｉＯ2）などのゲート酸化物である。ドープ化ポリシリコンなどの導電層５０をゲート誘電体層４８上に堆積させる。
【００３３】
図６および図７を併せて参照すると、導電層５０は、例えばフォトリソグラフィおよびエッチングによりパターニングされ、第１の領域３０に第１のゲート５２を画定し、また第２の領域３４に第２のゲート５４を画定する。第１のゲート５２は、例えばＰＭＯＳトランジスタ６０のゲートであり、第２のゲート５４は、例えばＮＭＯＳトランジスタ６２のゲートである。（図示のために内部境界線で画定した）第１のソース６４および第１のドレイン６６が、第１の領域３０内において第１のゲート５２に近接して形成される。第１のソース６４および第１のドレイン６６を、ボロンなどのｐ型イオンの注入により形成させる。ＰＭＯＳトランジスタ６０は、第１のソース６４、第１のドレイン６６、第１のゲート５２、および第１の誘電体層部分４８ａを含む。（図示のために内部境界線で画定した）第２のソース６８および第２のドレイン７０を、第２の領域３４内において第２のゲート５４に近接して形成する。第２のソース６８および第２のドレイン７０は、リンなどのｎ型イオンの注入により形成される。ＮＭＯＳトランジスタ６２は、第２のソース６８、第２のドレイン７０、第２のゲート５４、および第２の誘電体層部分４８ｂを含む。
【００３４】
ある実施形態では、ＰＭＯＳトランジスタ６０の動作時において、正孔が第１のゲート５２の下部に配置した圧縮Ｓｉ1-yＧｅy層１６の一部分を含むチャネルを通じて第１のソース６４から第１のドレイン６６まで移動する。ＮＭＯＳトランジスタ６２の動作時において、電子が第２のゲート５４の下部に配置した引張り歪みＳｉ層１８の一部分を含むチャネルを通じて第２のソース６８から第２のドレイン７０まで移動する。
【００３５】
図１，７および図８を併せて参照すると、デュアルチャネルヘテロ構造によって得られる特性エンハンスメントは、有効キャリア移動度の変化を有効垂直電界に相関付けることによって定量化することができる。「移動度」という用語は、印加電界下でのキャリアの速度を表しており、キャリアの平均散乱時間に正比例する。ＭＯＳＦＥＴ内のドリフト移動度の実効値（以後「有効移動度」と呼ぶ）は、反転層内のキャリアが受ける電界（以後「有効電界」と呼ぶ）に応じた散乱時間の変化を考慮に入れたものである。有効垂直電界には半導体内の種々の電荷が考慮されている。特に、半導体内にはバルク空乏電荷(depletion charge)と反転層電荷とが存在する。バルク空乏電荷は基板ドーピングによって規定され印加ゲート電圧には依存しない。一方、反転層電荷は印加ゲート電圧の増加と共に増加する。このように、ゲート電圧の増加は垂直電界の増加をもたらし、両者は等価なものとしてみなされる。キャリア移動度の増加によりＭＯＳＦＥＴのスイッチング速度の高速化が示される。すなわち、有効垂直電界の変化に伴う、バルクシリコン上のデュアルチャネルヘテロ構造におけるキャリアの移動度エンハンスメントの変化は種々の特性エンハンスメントを意味する。
【００３６】
図８は、一定歪み下でのデュアルチャネルヘテロ構造ＰＭＯＳＦＥＴにおける有効垂直電界に対する有効ホール移動度をプロットした図である。このプロットにおける全デュアルチャネルヘテロ構造において、ｙ−ｘ＝０．３である。圧縮Ｓｉ1-yＧｅy層１６の成分（ｙ）が各曲線毎に示されている。これらの実施形態において、全ての圧縮Ｓｉ1-yＧｅy層１６および引張り歪みＳｉ層１８の厚さ（Ｔ3およびＴ4）は約８５Åである。比較のために、引張り歪みＳｉ層１８を有する３０％Ｇｅ仮想基板上の歪みＳｉＰＭＯＳＦＥＴの有効正孔移動度が上記プロットに併せてプロットされている。これらデュアルチャネルヘテロ構造の全てにおいて、従来の歪みＳｉＰＭＯＳＦＥＴよりも著しく向上した正孔移動度がみられている。圧縮Ｓｉ1-yＧｅy層１６および緩和Ｓｉ1-xＧｅx層１４のＧｅ含量ｘおよびｙの選択により、引張り歪みＳｉ層１８および圧縮Ｓｉ1-yＧｅy層１６の正孔および電子の移動度を規定することができる。キャリア移動度は歪みの関数である。ここで歪みとは、圧縮Ｓｉ1-yＧｅy層１６および緩和Ｓｉ1-xＧｅx層１４間のＧｅ含量の差、すなわち差ｙ−ｘによって規定される。Ｇｅ含量ｘおよびｙの選択により、引張り歪みＳｉ層１８および圧縮Ｓｉ1-yＧｅy層１６の平均キャリア移動度を最大にすることができる。特に、５０％仮想基板１５（すなわちｘ＝０．５）上に８０％Ｇｅ（すなわちｙ＝０．８）チャネルを有するヘテロ構造の実施形態では、テストした電界範囲全体に亘って著しい正孔移動度の向上がみられている。さらに、低い垂直電界において、本実施形態の電子および正孔の移動度は相互に２５％以内にある。図８に示すように、圧縮Ｓｉ1-yＧｅy層１６の組成を適正に選択することによってＰＭＯＳＦＥＴの特性向上が得られる。さらに、デュアルチャネル構成を用いることにより、（正孔移動度に対する電子移動度の比が２未満に減少した）より対称性の高いキャリア移動度が得られ、そのためにより対称性の高い電流駆動を行うことができる。いずれも対称性がバルクＳｉに対して向上している。
【００３７】
図１，７および図９を併せて参照すると、歪みＳｉを含むＰＭＯＳ構造の正孔移動度エンハンスメントが、増加する垂直電界の関数としてバルクＳｉに形成されたＰＭＯＳ構造の正孔移動度と比較されている。歪みＳｉデバイスには、（１）例えば引張り歪みＳｉ層１８および圧縮Ｓｉ1-yＧｅy層１６を備えたトランジスタ６０などのＰＭＯＳデュアルチャネルヘテロ構造、および（２）歪みＳｉＰＭＯＳデバイス、すなわち圧縮Ｓｉ1-yＧｅy層１６を含まずに緩和Ｓｉ1-xＧｅx層１４を含む引張り歪みＳｉ層１８が含まれる。図９に、ヘテロ構造（１）および（２）の種類毎に得られた最大正孔移動度エンハンスメントに対する特定の垂直電界における正孔移動度エンハンスメントの比を示す。換言すると、図９において、（１）デュアルチャネルヘテロ構造ＰＭＯＳデバイスおよび（２）歪みＳｉＰＭＯＳデバイスにおける正孔移動度エンハンスメントの比率減衰(rate degradation)が比較されている。このデータは、ｙ＝１の圧縮Ｓｉ1-yＧｅy層１６およびｘ＝０．７の緩和Ｓｉ1-xＧｅx層１４を有するＰＭＯＳデバイスでの正孔移動度エンハンスメントを表したものである。この図から、正孔移動度エンハンスメントはトランジスタ６０などのデュアルチャネルヘテロ構造において保持されやすいことが明らかである。さらに、図８を併せて参照すると、デュアルチャネルヘテロ構造においては、引張り歪みＳｉ層１８を有して圧縮Ｓｉ1-yＧｅy層１６を有さない基板１０に形成されたデバイスについてホール移動度がエンハンスされるだけでなく、有効電界の上昇に伴うデュアルチャネルヘテロ構造の正孔移動度エンハンスメントの低下が少ない。
【００３８】
図１０を参照すると、キャリアは、層１１すなわち傾斜ＳｉＧｅ層１２、緩和ＳｉＧｅ層１４、圧縮Ｓｉ1-yＧｅy層１６、および引張り歪みＳｉ層１８を備えた基板１０内で平衡分布した状態になっている。より具体的には、伝導エネルギーバンドＥcおよび価電子バンドＥvを有するエネルギーバンド構造９８を参照すると、複数の正孔１００（ｐ型キャリア）が圧縮Ｓｉ1-yＧｅy層１６内に配置し、複数の電子１０２（ｎ型キャリア）が引張り歪みＳｉ層１８内に配置する。
【００３９】
一般に、エネルギーバンド構造９８およびそれに伴う価電子バンドオフセット１０４は、圧縮歪みＳｉ1-yＧｅy層１６および引張り歪みＳｉ層１８を特徴とする全ての層構造に適用できる。これらの層１６，１８内の歪みはキャリアのポテンシャルウェルとなるエネルギーバンドオフセットをもたらす。諸層すなわち仮想基板１５、圧縮Ｓｉ1-yＧｅy層１６、および引張り歪みＳｉ層１８間の価電子オフセットの大きさは、これら層間の組成の違いにより決定される。この解析は、チャネル厚さが電子および正孔の波動関数が閉じ込められるような厚さであることを仮定している。
【００４０】
ゲート誘電体を通じて電圧を印加することにより、下層のチャネル導電率を変調して半導体層内の正孔分布を変えることができる。図１１を参照すると、ゲート誘電体層４０が層１１上に配置している。ゲート誘電体層４０を通じて電圧を印加することにより、例えばＰＭＯＳトランジスタ６０（図７および１２参照）における圧縮Ｓｉ1-yＧｅy層１６と引張り歪みＳｉ層１８との間の正孔１００の集合分布（エネルギーバンド１１０）を変調することができる。電子１０２の分布は圧縮Ｓｉ1-yＧｅy層１６の存在による影響を受けず、実質的に歪みＳｉＮＭＯＳデバイスと同一である。
【００４１】
図１２を参照すると、図１〜７を参照して前述したように、ＰＭＯＳトランジスタ６０およびＮＭＯＳトランジスタ６２が、基板１０上に配置した層１１上に形成される。エネルギーバンド１２０は、例えば約０．３ＭＶ／ｃｍの有効電界すなわち例えば低電圧５２ｖがＰＭＯＳトランジスタ６０のゲート５２に印加された場合等の低垂直電界動作時の正孔１００の分布を示す。低電圧５２ｖは、例えば３００ｍＶであるＰＭＯＳトランジスタ６０の閾値電圧より例えば１００ｍＶ高くされている。本実施形態では、正孔１００は埋め込み歪みＳｉＧｅチャネルすなわち圧縮Ｓｉ1-yＧｅy層１６に閉じ込められる。エネルギーバンド１３０は、例えば約０．８ＭＶ／ｃｍの有効電界すなわち例えば約１．５Ｖの高電圧５２ｖがＰＭＯＳトランジスタ６０のゲート５２に印加された場合等の高垂直電界動作時の正孔１００の分布を示す。本実施形態では、正孔１００は、両チャネルすなわち引張り歪みＳｉ層１８および圧縮Ｓｉ1-yＧｅy層１６内に分布している。引張り歪みＳｉ層１８および圧縮Ｓｉ1-yＧｅy層１６の両方に正孔１００を有することにより、高電圧すなわち高電界においてデジタルトランジスタ６０の正規の動作が得られる。両層内に分布することにより、平均移動度は各層内の正孔移動度および層間の正孔分布によって決定される。圧縮Ｓｉ1-yＧｅy層１６および引張り歪みＳｉ層１８内のキャリアの平均移動度の最適化により高ドレイン電流での動作条件が得られ、そのために高速スイッチングが可能になる。ゲート５２への電圧５２ｖの印加によって、引張り歪みＳｉ層１８内または引張り歪みＳｉ層１８および圧縮Ｓｉ1-yＧｅy層１６の両方内に電子分布が生じる。
【００４２】
従来の歪みＳｉＰＭＯＳトランジスタすなわち圧縮Ｓｉ1-yＧｅy層１６を有さない基板上に形成されたデバイスでは、高電界動作時に正孔１００は引張り歪みＳｉ層１８内に存在するが、歪みＳｉ内の正孔の面外有効質量が軽いために正孔の波動関数はＳｉＧｅ仮想基板１５中にまで入り込んでいる。仮想基板中の正孔移動度は歪みシリコンより低い。そのため正孔が分布した層の混合は全体の正孔移動度を低下させる。
【００４３】
一方、ＰＭＯＳトランジスタ６０などのデュアルチャネルヘテロ構造内に圧縮Ｓｉ1-yＧｅy層１６が存在すると、上記正孔分布が変化する。また、バンドオフセットによって正孔が閉じ込められ、その波動関数が仮想基板１５中に「リークすること」が防がれる。一部の正孔１００がＳｉ1-yＧｅy／Ｓｉの価電子バンドオフセットを越えて表面１４０に引き上げられたとしても、正孔の波動関数は高移動度の歪みＳｉ層１８に分布して、さらにより移動度の高い圧縮Ｓｉ1-yＧｅy層１６にも分布している。したがって、圧縮Ｓｉ1-yＧｅy層１６によって、広く拡散した正孔の波動関数がより移動度の高い層にまで入るようにすることができる、すなわち、圧縮Ｓｉ1-yＧｅy層１６によって正孔の閉じ込めが促進されると共に正孔の移動度が高められる。
【００４４】
図１２を参照ならびに図１および図１０を再参照する。チャネル厚さの変化すなわち引張り歪みＳｉ層１８の厚さＴ4および圧縮Ｓｉ1-yＧｅy層１６の厚さＴ3の変化によって、高電界正孔分布を設計する方法が得られる。引張り歪みＳｉ層１８が十分に厚い場合は、正孔の波動関数の大半は、有効電界が増加するにしたがって、すなわちバンドオフセットを越えていくにしたがって引張り歪みＳｉ層１８中に引き入れられる。この場合、正孔移動度は引張り歪みＳｉ層１８の正孔移動度にほぼ等しい。引張り歪みＳｉ層１８が十分に薄い場合は、正孔の波動関数の大半は垂直電界に係わらず引張り歪みＳｉ層１８に入らない。この場合、正孔移動度は圧縮Ｓｉ1-yＧｅy層１６の正孔移動度にほぼ等しい。したがって、低電界動作と高電界動作との明瞭な違いは、薄いＳｉ表面チャネルを用いることによって減少する。引張り歪みＳｉ層１８の厚さＴ4および圧縮Ｓｉ1-yＧｅy層１６の厚さＴ3の選択により引張り歪みＳｉ層１８および圧縮層１６の正孔移動度を規定することができる。さらに上記厚さＴ3およびＴ4の選択により引張り歪みＳｉ１８と圧縮Ｓｉ1-yＧｅy層１６との正孔移動度の平均を最大にすることができる。
【００４５】
同様の方法を用いて引張り歪みＳｉ層１８の厚さＴ4および圧縮Ｓｉ1-yＧｅy層１６の厚さＴ3を選択することにより、引張り歪みＳｉ層１８および圧縮Ｓｉ1-yＧｅy層１６の電子移動度が規定される。引張り歪みＳｉ層１８が十分に厚い場合は、電子の波動関数の大半は引張り歪みＳｉ層１８に存在する。引張り歪みＳｉ層１８が十分に薄い場合は、電子の波動関数を引張り歪みＳｉ層１８に閉じ込めることができず、波動関数の大半は圧縮Ｓｉ1-yＧｅy層１６に存在する。したがって、厚さＴ3およびＴ4の選択によって引張り歪みＳｉ層１８および圧縮Ｓｉ1-yＧｅy層１６内の電子移動度を規定することができる。さらに上記厚さＴ3およびＴ4の選択によって引張り歪みＳｉ層１８および圧縮Ｓｉ1-yＧｅy層１６の電子移動度の平均を最大にすることができる。
【００４６】
図１３を参照すると、圧縮Ｓｉ1-yＧｅy層１６のＧｅ組成の変化すなわちｙの変化によって、圧縮Ｓｉ1-yＧｅy層１６および引張り歪みＳｉ層１８間の価電子バンドオフセット２００が変化する。この価電子バンドオフセット２００とは、正孔が圧縮Ｓｉ1-yＧｅy層１６から引張り歪みＳｉ層１８にシフトするために越えなければならないエネルギーのことである。したがって価電子バンドオフセット２００は、正孔が圧縮Ｓｉ1-yＧｅy層１６または引張り歪みＳｉ層１８のいずれに分布しているかを示す指標となる。引張り歪みＳｉ層１８および圧縮Ｓｉ1-yＧｅy層１６に電界を印加することによって、引張り歪みＳｉ層１８のＥvが圧縮Ｓｉ1-yＧｅy層１６のＥvよりも高速で上昇するのに伴い、各層の価電子バンドは上向きにシフトする。前記Ｅvが圧縮Ｓｉ1-yＧｅy層１６のＥv、すなわちデバイス動作が低電界動作と高電界動作との間をシフトする時の閾値点より高い場合、正孔は引張り歪みＳｉ層１８に存在する。ある実施形態では、層１１を有する基板１０（例えば図１参照）はＳｉＧｅオンインシュレータ基板からなり、この基板には、基板１０および緩和Ｓｉ1-xＧｅx層１４間に配置した、分離した酸化物層（図示せず）を含む埋め込み絶縁体層が備わっている。例えば、本願に引用して援用する、Ｃｈｅｎｇ他のＰＣＴ出願ＰＣＴ／ＵＳ０１／４１６８０号（２００２年国際出願ＷＯ０２／１５２４４号）、および本願に引用して援用する、Ｃｈｅｎｇ他「Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ」、３０巻 （２００１年１２月）に記載されているように、層１１および酸化物層を含む好適な基板はウェハ接合と超高真空化学的気相成長との併用により作製される。ここで、傾斜ＳｉＧｅ層１２は必要に応じて任意的に配置される。
【００４７】
別の実施形態では、圧縮層１６は、ＧａＡｓ，ＩｎＧａＡｓ，ＩｎＰ，ＩｎＧａＰおよびその他のこれらの合金などの半導体材料を含む。ある実施形態では、引張り歪みＳｉ層１８はＧａＡｓ，ＩｎＧａＡｓ，ＩｎＰ，ＩｎＧａＰおよびその他のこれらの合金などの半導体材料を含む。
【００４８】
ある実施形態では、ＰＭＯＳＦＥＴなどのトランジスタが、圧縮Ｓｉ1-yＧｅy層１６上の引張り歪みＳｉ層１８が実質的に存在しない基板の部分における、圧縮Ｓｉ1-yＧｅy層１６上に直接形成される。
【００４９】
本発明は、その基本的性質の精神の範囲内で他の特定形態により具現することができる。したがって、以上の諸実施形態は、ここに述べた本発明品に限定するものでなく、あらゆる点で例証的なものと考えるべきものである。すなわち、本発明の範囲は上記説明ではなく添付した特許請求の範囲によって示され、特許請求の範囲の趣旨および同等の範囲内でなされる全ての変更は本発明に包含されるものとする。
【図面の簡単な説明】
【００５０】
【図１】基板上に半導体構造を作製するプロセスを示す、半導体基板の模式的断面図である。
【図２】基板上に半導体構造を作製するプロセスを示す、半導体基板の模式的断面図である。
【図３】基板上に半導体構造を作製するプロセスを示す、半導体基板の模式的断面図である。
【図４】基板上に半導体構造を作製するプロセスを示す、半導体基板の模式的断面図である。
【図５】基板上に半導体構造を作製するプロセスを示す、半導体基板の模式的断面図である。
【図６】基板上に半導体構造を作製するプロセスを示す、半導体基板の模式的断面図である。
【図７】基板上に半導体構造を作製するプロセスを示す、半導体基板の模式的断面図である。
【図８】一定歪み下でのデュアルチャネルヘテロ構造ＰＭＯＳＦＥＴにおける有効垂直電界に対する有効正孔移動度をプロットした図である。
【図９】圧縮ＳｉＧｅ層の有無での歪みシリコン構造における、バルクＳｉについての垂直電界に対する正規化された正孔移動度エンハンスメントをプロットした図である。
【図１０】図１〜図７に示した半導体基板におけるエネルギーバンドを示す図である。
【図１１】酸化物層によってキャッピングされた図１０の半導体基板のエネルギーバンドを示す図である。
【図１２】低および高有効垂直電界を有するＰＭＯＳトランジスタのエネルギーバンドを示す図である。
【図１３】圧縮Ｓｉ1-yＧｅy層中に種々異なるＧｅ含量を有するＰＭＯＳトランジスタのエネルギーバンドを示す図である。

Claims (28)

  1. 構造は、
    基板上に配置した第１の厚さを有する引張り歪み層と、
    前記引張り歪み層と前記基板との間に配置した第２の厚さを有する圧縮層と、
    を備え、
    前記第１および第２の厚さの選択により前記引張り歪み層内の第１のキャリア移動度および前記圧縮層内の第２のキャリア移動度が規定されることを特徴とする構造。
  2. 請求項１の構造において、前記第１のキャリア移動度は電子の移動度を含み、前記第２のキャリア移動度は正孔の移動度を含むことを特徴とする構造。
  3. 請求項１の構造において、前記第１および第２の厚さの選択により平均キャリア移動度が最大にされることを特徴とする構造。
  4. 請求項１の構造において、前記引張り歪み層はＳｉを含むことを特徴とする構造。
  5. 請求項１の構造において、前記圧縮層はＳｉ1-yＧｅyを含むことを特徴とする構造。
  6. 請求項５の構造はさらに、
    前記引張り歪み層と前記基板との間に配置した緩和層を含み、前記緩和層はＳｉ1-xＧｅxを含んで、ｘはｙより小さいことを特徴とする構造。
  7. 請求項６の構造において、ゲルマニウム含量ｙおよびｘの選択により前記圧縮層内の前記第２のキャリア移動度が規定されることを特徴とする構造。
  8. 請求項６の構造において、ゲルマニウム含量ｙおよびｘの選択により平均キャリア移動度が最大にされることを特徴とする構造。
  9. 請求項６の構造はさらに、
    前記基板上に配置した、ＳｉＧｅを含む傾斜層を含むことを特徴とする構造。
  10. 請求項１の構造はさらに、
    前記基板と前記圧縮層との間に配置した絶縁層を含むことを特徴とする構造。
  11. 請求項１０の構造において、前記絶縁層は二酸化シリコンを含むことを特徴とする構造。
  12. 請求項１の構造はさらに、
    前記引張り歪み層上に配置したトランジスタを含み、前記トランジスタは、
    （１）前記引張り歪み層の一部分上に配置したゲート誘電体部分と、
    （２）前記第１のゲート誘電体上に配置したゲートと、
    （３）前記引張り歪み層の一部分内で前記ゲート誘電体に近接して配置したソースおよびドレインと、を含み、
    前記ゲートへの動作電圧の印加によって前記引張り歪み層および圧縮層中に荷電キャリアの分布を生じさせることを特徴とする構造。
  13. 請求項１２の構造において、前記荷電キャリアは電子を含むことを特徴とする構造。
  14. 請求項１２の構造において、前記荷電キャリアは正孔を含むことを特徴とする構造。
  15. 構造は、
    基板上に配置した圧縮半導体層と、
    前記圧縮層の少なくとも一部分上に配置した引張り歪み層と、
    ｐ型の金属／酸化物／半導体（ＰＭＯＳ）トランジスタであって、
    （１）前記引張り歪み層の一部分上に配置した誘電体層と、
    （２）前記誘電体層の一部分上に配置した第１の導電層を含むゲートと、
    （３）前記引張り歪み層の一部分内で前記ゲート誘電体部分に近接して配置した、ｐ型不純物を含む第１のソースおよび第１のドレインを含むトランジスタと、
    を備え、
    前記ＰＭＯＳトランジスタは第１の正孔移動度エンハンスメント(enhancement)を有し、前記第１の正孔移動度エンハンスメントは、増加する垂直電界の関数として、歪みシリコン層を含む第２の基板上に形成されたＰＭＯＳトランジスタの第２の正孔移動度より緩やかな比率で減少し、前記第２の基板は実質的に圧縮層を含まないことを特徴とする構造。
  16. 請求項１２の構造において、増加する垂直電界の関数である前記第１の正孔移動度エンハンスメントの前記緩やかな減少比率はほぼゼロであることを特徴とする構造。
  17. 構造は、
    基板上に配置した圧縮半導体層と、
    前記圧縮層の少なくとも第１の部分上に配置した引張り歪み層と、
    ｐ型の金属／酸化物／半導体（ＰＭＯＳ）トランジスタであって、
    （１）前記圧縮層の第２の部分上に配置した第１のゲート誘電体部分と、
    （２）前記第１のゲート誘電体部分上に配置した第１の導電層を含む第１のゲートと、
    （３）前記圧縮半導体層の領域内で前記第１のゲート誘電体部分に近接して配置した、ｐ型不純物を含む第１のソースおよび第１のドレインと、を含むトランジスタと、
    ｎ型の金属／酸化物／半導体（ＮＭＯＳ）トランジスタであって、
    （１）前記引張り歪み層の一部分上に配置した第２のゲート誘電体部分と、
    （２）前記第２のゲート誘電体部分上に配置した第２の導電層を含む第２のゲートと、
    （３）前記引張り歪み層の領域内で前記第２のゲート誘電体部分に近接して配置した、ｎ型不純物を含む第２のソースおよび第２のドレインを含むトランジスタと、
    を備え、
    前記ＰＭＯＳトランジスタの動作時に、正孔は、前記第１のゲートの下部に配置した前記第２の圧縮層部分を含むチャネルを通じて前記第１のソースから前記第１のドレインに移動し、前記ＮＭＯＳトランジスタの動作時に、電子は、前記第２のゲートの下部に配置した前記引張り層部分を含むチャネルを通じて前記第２のソースから前記第２のドレインまで移動する、ことを特徴とする構造。
  18. 請求項１７の構造において、前記圧縮層の前記第２の部分は実質的に前記第１の部分から分離して、それにより前記第１のゲート誘電体部分が前記圧縮層の前記第２の部分に接触するようになっていることを特徴とする構造。
  19. 請求項１７の構造において、前記圧縮層の前記第２の部分は前記圧縮層の前記第１の部分を含み、前記第１のゲート誘電体部分は前記引張り歪み層の第２の部分上に配置されることを特徴とする構造。
  20. 請求項１７の構造において、前記ＰＭＯＳトランジスタはバルクシリコンに形成されたＰＭＯＳトランジスタについてのｐ型キャリア移動度エンハンスメントを有し、前記ＮＭＯＳトランジスタはバルクシリコンに形成されたＮＭＯＳトランジスタについてのｎ型キャリア移動度エンハンスメントを有しており、前記ｐ型キャリア移動度のエンハンスメントは前記ｎ型キャリア移動度のエンハンスメントに少なくともほぼ等しいことを特徴とする構造。
  21. 請求項１７の構造において、前記ＰＭＯＳトランジスタはｐ型キャリア移動度を有し、前記ＮＭＯＳトランジスタはｎ型キャリア移動度を有して、前記ｎ型キャリア移動度の前記ｐ型キャリア移動度に対する比は約２より小さいことを特徴とする構造。
  22. 構造の形成方法は、
    基板上に第１の厚さを有する圧縮層を形成すること、
    および前記圧縮層上に第２の厚さを有する引張り歪み層を形成することを含み、
    前記圧縮層および引張り歪み層の形成は、前記第１および第２の厚さの選択により前記圧縮層内の第１のキャリア移動度および前記引張り歪み層内の第２のキャリア移動度が規定されることを含むことを特徴とする方法。
  23. 請求項２２の方法において、前記圧縮層はＧｅを含むことを特徴とする方法。
  24. 請求項２２の方法において、前記引張り歪み層はＳｉを含むことを特徴とする方法。
  25. 構造の形成方法は、
    基板上への圧縮層の形成と、
    前記圧縮層の少なくとも一部分上への引張り歪み層の形成と、
    ｐ型の金属／酸化物／半導体（ＰＭＯＳ）トランジスタの形成であって、
    （１）前記引張り歪み層の一部分上への誘電体層の形成と、
    （２）前記誘電体層の一部分上への導電層を含むゲートの形成と、
    （３）前記引張り歪み層の一部分内での前記ゲート誘電体部分に近接させたソースおよびドレインの形成であって、第１のソースおよび第１のドレインはｐ型不純物を含むものであるソースおよびドレインの形成と、によるトランジスタの形成と、
    を含み、
    前記圧縮層および引張り歪み層ならびにＰＭＯＳトランジスタの形成は、前記ゲートに動作電圧を印加することによって前記引張り歪み層の領域と前記圧縮層の領域に複数の荷電キャリアが分布するように層およびトランジスタ部品を選択することを含むことを特徴とする方法。
  26. 構造の形成方法は、
    基板上への緩和半導体層の形成と、
    前記緩和半導体層の少なくとも一部分上への圧縮半導体層の形成と、
    ｐ型の金属／酸化物／半導体（ＰＭＯＳ）トランジスタの形成であって、
    （１）前記引張り歪み層の一部分上への誘電体層の形成と、
    （２）前記誘電体層の一部分上への第１の導電層を含むゲートの形成と、
    （３）前記引張り歪み層の一部分内での前記ゲート誘電体部分に近接させたｐ型不純物を含む第１のソースおよび第１のドレインの形成と、によるトランジスタの形成と、
    を含み、
    前記緩和層、圧縮層および引張り歪み層、ならびにＰＭＯＳトランジスタの形成は、ＰＭＯＳトランジスタが第１の正孔移動度エンハンスメントを有するように層およびトランジスタ部品を選択することを含み、前記第１の正孔移動度エンハンスメントは、増加する垂直電界の関数として歪みシリコン層を含む第２の基板上に形成されたＰＭＯＳトランジスタの第２の正孔移動度より緩やかな比率で減少し、前記第２の基板は実質的に圧縮層を含まないことを特徴とする方法。
  27. 請求項２６の方法において、前記増加する垂直電界の関数としての第１の正孔移動度エンハンスメントの減少はほぼゼロであることを特徴とする方法。
  28. 構造の形成方法は、
    基板上への圧縮半導体層の形成と、
    前記圧縮半導体層の少なくとも第１の部分上への引張り歪み層の形成と、
    ｐ型の金属／酸化物／半導体（ＰＭＯＳ）トランジスタの形成であって、
    （１）前記圧縮層の第２の部分上に第１のゲート誘電体部分を形成と、
    （２）前記第１のゲート誘電体部分上に第１の導電層を含む第１のゲートを形成と、
    （３）前記圧縮半導体層の領域内で前記第１のゲート誘電体部分に近接して、ｐ型不純物を含む第１のソースおよび第１のドレインを形成と、によるトランジスタの形成と、
    ｎ型の金属／酸化物／半導体（ＮＭＯＳ）トランジスタの形成であって、
    （１）前記引張り歪み層の一部分上に第２のゲート誘電体部分を形成と、
    （２）前記第２のゲート誘電体部分上に第２の導電層を含む第２のゲートを形成と、
    （３）前記引張り歪み層の領域内で前記第２のゲート誘電体部分に近接して、ｎ型不純物を含む第２のソースおよび第２のドレインを形成と、によるトランジスタの形成と、
    を含み、
    前記ＰＭＯＳトランジスタの動作時に、正孔は、前記第１のゲートの下部に配置した前記第２の圧縮層部分を含むチャネルを通じて前記第１のソースから前記第１のドレインまで移動し、前記ＮＭＯＳトランジスタの動作時に、電子は、前記第２のゲートの下部に配置した前記引張り歪み層部分を含むチャネルを通じて前記第２のソースから前記第２のドレインまで移動することを特徴とする方法。
JP2003507899A 2001-06-21 2002-06-21 歪み半導体層を備えたｍｏｓｆｅｔ Pending JP2004531901A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US29998601P 2001-06-21 2001-06-21
US31034601P 2001-08-06 2001-08-06
PCT/US2002/019607 WO2003001607A1 (en) 2001-06-21 2002-06-21 Mosfets with strained semiconductor layers

Publications (2)

Publication Number Publication Date
JP2004531901A true JP2004531901A (ja) 2004-10-14
JP2004531901A5 JP2004531901A5 (ja) 2006-01-05

Family

ID=26971512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003507899A Pending JP2004531901A (ja) 2001-06-21 2002-06-21 歪み半導体層を備えたｍｏｓｆｅｔ

Country Status (4)

Country Link
US (2) US6916727B2 (ja)
EP (1) EP1399974A1 (ja)
JP (1) JP2004531901A (ja)
WO (2) WO2003001671A2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519090A (ja) * 2000-08-07 2004-06-24 アンバーウェーブ システムズ コーポレイション 歪み表面チャネル及び歪み埋め込みチャネルｍｏｓｆｅｔ素子のゲート技術
US6900094B2 (en) * 2001-06-14 2005-05-31 Amberwave Systems Corporation Method of selective removal of SiGe alloys
US7301180B2 (en) * 2001-06-18 2007-11-27 Massachusetts Institute Of Technology Structure and method for a high-speed semiconductor device having a Ge channel layer
US6916727B2 (en) * 2001-06-21 2005-07-12 Massachusetts Institute Of Technology Enhancement of P-type metal-oxide-semiconductor field effect transistors
WO2003015142A2 (en) * 2001-08-06 2003-02-20 Massachusetts Institute Of Technology Formation of planar strained layers
US7138649B2 (en) * 2001-08-09 2006-11-21 Amberwave Systems Corporation Dual-channel CMOS transistors with differentially strained channels
US6974735B2 (en) * 2001-08-09 2005-12-13 Amberwave Systems Corporation Dual layer Semiconductor Devices
WO2003079415A2 (en) * 2002-03-14 2003-09-25 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US6972245B2 (en) * 2002-05-15 2005-12-06 The Regents Of The University Of California Method for co-fabricating strained and relaxed crystalline and poly-crystalline structures
WO2003105204A2 (en) * 2002-06-07 2003-12-18 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
WO2004102635A2 (en) 2002-10-30 2004-11-25 Amberwave Systems Corporation Methods for preserving strained semiconductor layers during oxide layer formation
US6730576B1 (en) * 2002-12-31 2004-05-04 Advanced Micro Devices, Inc. Method of forming a thick strained silicon layer and semiconductor structures incorporating a thick strained silicon layer
US6878611B2 (en) * 2003-01-02 2005-04-12 International Business Machines Corporation Patterned strained silicon for high performance circuits
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US6963078B2 (en) * 2003-03-15 2005-11-08 International Business Machines Corporation Dual strain-state SiGe layers for microelectronics
US6846720B2 (en) * 2003-06-18 2005-01-25 Agency For Science, Technology And Research Method to reduce junction leakage current in strained silicon on silicon-germanium devices
KR100605504B1 (ko) * 2003-07-30 2006-07-28 삼성전자주식회사 저전위밀도를 갖는 에피텍셜층을 포함하는 반도체 소자 및 상기 반도체 소자의 제조방법
US7095065B2 (en) * 2003-08-05 2006-08-22 Advanced Micro Devices, Inc. Varying carrier mobility in semiconductor devices to achieve overall design goals
US7157379B2 (en) * 2003-09-23 2007-01-02 Intel Corporation Strained semiconductor structures
US6919258B2 (en) 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
US6831350B1 (en) 2003-10-02 2004-12-14 Freescale Semiconductor, Inc. Semiconductor structure with different lattice constant materials and method for forming the same
US6982196B2 (en) * 2003-11-04 2006-01-03 International Business Machines Corporation Oxidation method for altering a film structure and CMOS transistor structure formed therewith
US20050274978A1 (en) * 2004-05-27 2005-12-15 Antoniadis Dimitri A Single metal gate material CMOS using strained si-silicon germanium heterojunction layered substrate
US20050280081A1 (en) * 2004-06-16 2005-12-22 Massachusetts Institute Of Technology Semiconductor devices having bonded interfaces and methods for making the same
US7791107B2 (en) * 2004-06-16 2010-09-07 Massachusetts Institute Of Technology Strained tri-channel layer for semiconductor-based electronic devices
US7244958B2 (en) 2004-06-24 2007-07-17 International Business Machines Corporation Integration of strained Ge into advanced CMOS technology
US7253045B1 (en) * 2004-07-13 2007-08-07 Advanced Micro Devices, Inc. Selective P-channel VT adjustment in SiGe system for leakage optimization
US20070252223A1 (en) * 2005-12-05 2007-11-01 Massachusetts Institute Of Technology Insulated gate devices and method of making same
DE602007000665D1 (de) * 2006-06-12 2009-04-23 St Microelectronics Sa Verfahren zur Herstellung von auf Si1-yGey basierenden Zonen mit unterschiedlichen Ge-Gehalten auf ein und demselben Substrat mittels Kondensation von Germanium
US8063397B2 (en) * 2006-06-28 2011-11-22 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
US9031207B2 (en) * 2006-12-18 2015-05-12 Centurylink Intellectual Property Llc System and method for providing location information for addressed based E-911 calls to public safety answering points
FR2925979A1 (fr) * 2007-12-27 2009-07-03 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SEMICONDUCTEUR SUR ISOLANT COMPRENANT UNE ETAPE D'ENRICHISSEMENT EN Ge LOCALISE
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101297397B1 (ko) * 2009-09-09 2013-08-19 각고우호우진 가나가와 다이가쿠 반도체 소자구조의 형성 방법, 및 반도체 소자
PT105039A (pt) 2010-04-06 2011-10-06 Univ Nova De Lisboa Ligas de óxidos tipo p baseados em óxidos de cobre, óxidos estanho, óxidos de ligas de estanho-cobre e respectiva liga metálica, e óxido de níquel, com os respectivos metais embebidos, respectivo processo de fabrico e utilização
US8835266B2 (en) * 2011-04-13 2014-09-16 International Business Machines Corporation Method and structure for compound semiconductor contact
US8878251B2 (en) * 2012-10-17 2014-11-04 Seoul National University R&Db Foundation Silicon-compatible compound junctionless field effect transistor
JP6193677B2 (ja) * 2013-08-28 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置
US9257557B2 (en) * 2014-05-20 2016-02-09 Globalfoundries Inc. Semiconductor structure with self-aligned wells and multiple channel materials
KR101628197B1 (ko) * 2014-08-22 2016-06-09 삼성전자주식회사 반도체 소자의 제조 방법

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442205A (en) * 1981-09-22 1984-04-10 The United States Of America As Represented By The Department Of Health And Human Services Simian virus recombinant that directs the synthesis of hepatitis B surface antigen
US4497683A (en) * 1982-05-03 1985-02-05 At&T Bell Laboratories Process for producing dielectrically isolated silicon devices
DE3542482A1 (de) * 1985-11-30 1987-06-04 Licentia Gmbh Modulationsdotierter feldeffekttransistor
US4692992A (en) * 1986-06-25 1987-09-15 Rca Corporation Method of forming isolation regions in a semiconductor device
JPS63122176A (ja) 1986-11-11 1988-05-26 Nippon Telegr & Teleph Corp <Ntt> 半導体装置とその製造方法
US4920076A (en) * 1988-04-15 1990-04-24 The United States Of America As Represented By The United States Department Of Energy Method for enhancing growth of SiO2 in Si by the implantation of germanium
DE3816358A1 (de) * 1988-05-13 1989-11-23 Eurosil Electronic Gmbh Nichtfluechtige speicherzelle und verfahren zur herstellung
US4958318A (en) * 1988-07-08 1990-09-18 Eliyahou Harari Sidewall capacitor DRAM cell
US5241197A (en) * 1989-01-25 1993-08-31 Hitachi, Ltd. Transistor provided with strained germanium layer
US5079447A (en) * 1990-03-20 1992-01-07 Integrated Device Technology BiCMOS gates with improved driver stages
US5155571A (en) * 1990-08-06 1992-10-13 The Regents Of The University Of California Complementary field effect transistors having strained superlattice structure
US5266510A (en) * 1990-08-09 1993-11-30 Micron Technology, Inc. High performance sub-micron p-channel transistor with germanium implant
DE4101167A1 (de) 1991-01-17 1992-07-23 Daimler Benz Ag Anordnung und verfahren zur herstellung komplementaerer feldeffekttransistoren
US5312766A (en) * 1991-03-06 1994-05-17 National Semiconductor Corporation Method of providing lower contact resistance in MOS transistors
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
JPH04307974A (ja) 1991-04-05 1992-10-30 Sharp Corp 電気的消去可能不揮発性半導体記憶装置
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5291439A (en) * 1991-09-12 1994-03-01 International Business Machines Corporation Semiconductor memory cell and memory array with inversion layer
US5467305A (en) * 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5386132A (en) * 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
US5418743A (en) * 1992-12-07 1995-05-23 Nippon Steel Corporation Method of writing into non-volatile semiconductor memory
US5523592A (en) * 1993-02-03 1996-06-04 Hitachi, Ltd. Semiconductor optical device, manufacturing method for the same, and opto-electronic integrated circuit using the same
US5792679A (en) * 1993-08-30 1998-08-11 Sharp Microelectronics Technology, Inc. Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant
JP3494458B2 (ja) 1993-10-05 2004-02-09 沖電気工業株式会社 半導体不揮発性記憶装置及びその製造方法
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5534713A (en) 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
US5479033A (en) * 1994-05-27 1995-12-26 Sandia Corporation Complementary junction heterostructure field-effect transistor
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US5777347A (en) * 1995-03-07 1998-07-07 Hewlett-Packard Company Vertical CMOS digital multi-valued restoring logic device
US5920088A (en) * 1995-06-16 1999-07-06 Interuniversitair Micro-Electronica Centrum (Imec Vzw) Vertical MISFET devices
DE19533313A1 (de) * 1995-09-08 1997-03-13 Max Planck Gesellschaft Halbleiterstruktur für einen Transistor
JP3403877B2 (ja) * 1995-10-25 2003-05-06 三菱電機株式会社 半導体記憶装置とその製造方法
JP3217015B2 (ja) * 1996-07-18 2001-10-09 インターナショナル・ビジネス・マシーンズ・コーポレーション 電界効果トランジスタの形成方法
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
US5847419A (en) * 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
EP0838858B1 (de) * 1996-09-27 2002-05-15 Infineon Technologies AG Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
EP0844651A1 (en) 1996-11-26 1998-05-27 Xerox Corporation Method of controlling oxidation in multilayer semiconductor structure comprising Group III elements
US5780922A (en) * 1996-11-27 1998-07-14 The Regents Of The University Of California Ultra-low phase noise GE MOSFETs
US5808344A (en) * 1996-12-13 1998-09-15 International Business Machines Corporation Single-transistor logic and CMOS inverters
JPH10270685A (ja) * 1997-03-27 1998-10-09 Sony Corp 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
US5891769A (en) * 1997-04-07 1999-04-06 Motorola, Inc. Method for forming a semiconductor device having a heteroepitaxial layer
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
US5951757A (en) * 1997-05-06 1999-09-14 The United States Of America As Represented By The Secretary Of The Navy Method for making silicon germanium alloy and electric device structures
DE19720008A1 (de) * 1997-05-13 1998-11-19 Siemens Ag Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
ATE283549T1 (de) * 1997-06-24 2004-12-15 Massachusetts Inst Technology Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
US5936274A (en) * 1997-07-08 1999-08-10 Micron Technology, Inc. High density flash memory
US5963817A (en) * 1997-10-16 1999-10-05 International Business Machines Corporation Bulk and strained silicon on insulator using local selective oxidation
US6154475A (en) * 1997-12-04 2000-11-28 The United States Of America As Represented By The Secretary Of The Air Force Silicon-based strain-symmetrized GE-SI quantum lasers
JP3447939B2 (ja) * 1997-12-10 2003-09-16 株式会社東芝 不揮発性半導体メモリ及びデータ読み出し方法
JP3059145B2 (ja) 1997-12-12 2000-07-04 松下電子工業株式会社 不揮発性半導体記憶装置およびその駆動方法
FR2773177B1 (fr) * 1997-12-29 2000-03-17 France Telecom Procede d'obtention d'une couche de germanium ou silicium monocristallin sur un substrat de silicium ou germanium monocristallin, respectivement, et produits multicouches obtenus
US6013134A (en) * 1998-02-18 2000-01-11 International Business Machines Corporation Advance integrated chemical vapor deposition (AICVD) for semiconductor devices
TW415103B (en) * 1998-03-02 2000-12-11 Ibm Si/SiGe optoelectronic integrated circuits
JP3762221B2 (ja) 1998-04-10 2006-04-05 マサチューセッツ・インスティテュート・オブ・テクノロジー シリコンゲルマニウムエッチング停止層システム
JP4258034B2 (ja) * 1998-05-27 2009-04-30 ソニー株式会社 半導体装置及び半導体装置の製造方法
JP3403076B2 (ja) * 1998-06-30 2003-05-06 株式会社東芝 半導体装置及びその製造方法
US6130453A (en) * 1999-01-04 2000-10-10 International Business Machines Corporation Flash memory structure with floating gate in vertical trench
DE60042666D1 (de) 1999-01-14 2009-09-17 Panasonic Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2000054338A1 (en) 1999-03-12 2000-09-14 International Business Machines Corporation High speed ge channel heterostructures for field effect devices
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
JP4521542B2 (ja) * 1999-03-30 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体基板
US6251755B1 (en) * 1999-04-22 2001-06-26 International Business Machines Corporation High resolution dopant/impurity incorporation in semiconductors via a scanned atomic force probe
US6151248A (en) * 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
GB9918279D0 (en) 1999-08-03 1999-10-06 Smithkline Beecham Biolog Novel compounds
US6204529B1 (en) * 1999-08-27 2001-03-20 Hsing Lan Lung 8 bit per cell non-volatile semiconductor memory structure utilizing trench technology and dielectric floating gate
US6339232B1 (en) * 1999-09-20 2002-01-15 Kabushika Kaisha Toshiba Semiconductor device
US6249022B1 (en) * 1999-10-22 2001-06-19 United Microelectronics Corp. Trench flash memory with nitride spacers for electron trapping
WO2001054202A1 (en) 2000-01-20 2001-07-26 Amberwave Systems Corporation Strained-silicon metal oxide semiconductor field effect transistors
KR100392166B1 (ko) * 2000-03-17 2003-07-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법 및 반도체 장치
JP3603747B2 (ja) 2000-05-11 2004-12-22 三菱住友シリコン株式会社 ＳｉＧｅ膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタ
DE10025264A1 (de) * 2000-05-22 2001-11-29 Max Planck Gesellschaft Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
US6693641B1 (en) * 2000-05-25 2004-02-17 Intel Corporation Calculating display mode values
US6555839B2 (en) * 2000-05-26 2003-04-29 Amberwave Systems Corporation Buried channel strained silicon FET using a supply layer created through ion implantation
US6437375B1 (en) * 2000-06-05 2002-08-20 Micron Technology, Inc. PD-SOI substrate with suppressed floating body effect and method for its fabrication
JP2003536273A (ja) 2000-06-22 2003-12-02 マサチューセッツ インスティテュート オブ テクノロジー エッチング阻止層システム
US6461945B1 (en) * 2000-06-22 2002-10-08 Advanced Micro Devices, Inc. Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions
JP2004519090A (ja) 2000-08-07 2004-06-24 アンバーウェーブ システムズ コーポレイション 歪み表面チャネル及び歪み埋め込みチャネルｍｏｓｆｅｔ素子のゲート技術
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
JP2004523103A (ja) * 2000-12-04 2004-07-29 アンバーウェーブ システムズ コーポレイション 歪みシリコン表面チャネルｍｏｓｆｅｔを用いるｃｍｏｓインバータ回路
JP2002241195A (ja) 2001-02-15 2002-08-28 Mitsubishi Materials Silicon Corp エピタキシャル多層膜の製造方法及びエピタキシャル多層膜
EP1364411A1 (en) 2001-03-02 2003-11-26 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
US6646322B2 (en) * 2001-03-02 2003-11-11 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6593641B1 (en) * 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6723661B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
WO2002071488A1 (en) 2001-03-02 2002-09-12 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
US6724008B2 (en) * 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
WO2002071491A1 (en) 2001-03-02 2002-09-12 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits
US6677192B1 (en) * 2001-03-02 2004-01-13 Amberwave Systems Corporation Method of fabricating a relaxed silicon germanium platform having planarizing for high speed CMOS electronics and high speed analog circuits
US6603156B2 (en) 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US20020167048A1 (en) * 2001-05-14 2002-11-14 Tweet Douglas J. Enhanced mobility NMOS and PMOS transistors using strained Si/SiGe layers on silicon-on-insulator substrates
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6900094B2 (en) * 2001-06-14 2005-05-31 Amberwave Systems Corporation Method of selective removal of SiGe alloys
US7301180B2 (en) * 2001-06-18 2007-11-27 Massachusetts Institute Of Technology Structure and method for a high-speed semiconductor device having a Ge channel layer
US6916727B2 (en) * 2001-06-21 2005-07-12 Massachusetts Institute Of Technology Enhancement of P-type metal-oxide-semiconductor field effect transistors
WO2003015142A2 (en) * 2001-08-06 2003-02-20 Massachusetts Institute Of Technology Formation of planar strained layers
US7138649B2 (en) * 2001-08-09 2006-11-21 Amberwave Systems Corporation Dual-channel CMOS transistors with differentially strained channels
US6974735B2 (en) * 2001-08-09 2005-12-13 Amberwave Systems Corporation Dual layer Semiconductor Devices
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6600170B1 (en) * 2001-12-17 2003-07-29 Advanced Micro Devices, Inc. CMOS with strained silicon channel NMOS and silicon germanium channel PMOS
WO2003105204A2 (en) * 2002-06-07 2003-12-18 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
US7001837B2 (en) * 2003-01-17 2006-02-21 Advanced Micro Devices, Inc. Semiconductor with tensile strained substrate and method of making the same
US6921913B2 (en) * 2003-03-04 2005-07-26 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel transistor structure with lattice-mismatched zone
US6955952B2 (en) * 2003-03-07 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Strain balanced structure with a tensile strained silicon channel and a compressive strained silicon-germanium channel for CMOS performance enhancement

Also Published As

Publication number Publication date
WO2003001671A2 (en) 2003-01-03
US20020197803A1 (en) 2002-12-26
WO2003001607A1 (en) 2003-01-03
US6916727B2 (en) 2005-07-12
EP1399974A1 (en) 2004-03-24
US20050151164A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
JP2004531901A (ja) 歪み半導体層を備えたｍｏｓｆｅｔ
US10884185B2 (en) Semiconductor device including vertically integrated optical and electronic devices and comprising a superlattice
US6635909B2 (en) Strained fin FETs structure and method
JP2994227B2 (ja) ひずみＳｉ／ＳｉＧｅヘテロ構造層を使用するＣＭＯＳトランジスタ用の層構造
JP4521542B2 (ja) 半導体装置および半導体基板
US8436336B2 (en) Structure and method for a high-speed semiconductor device having a Ge channel layer
US20050093154A1 (en) Multiple gate semiconductor device and method for forming same
US20110012090A1 (en) Silicon-germanium nanowire structure and a method of forming the same
TW201611276A (zh) 熱離子-過驅動穿隧場效應電晶體及其製造與操作方法
KR20020066191A (ko) Ｍｏｓ 전계 효과 트랜지스터
JPH11233771A (ja) 半導体装置
JP2004531901A5 (ja)
US20240304443A1 (en) Methods for making radio frequency (rf) semiconductor devices including a ground plane layer having a superlattice
JPH1056076A (ja) ｎチャネルとｐチャネルの両ＭＯＤＦＥＴの作製が可能な半導体ヘテロ構造およびＣＭＯＤＦＥＴ回路の製造方法
JP2001210831A (ja) 半導体装置
US20240321575A1 (en) Radio frequency (rf) semiconductor devices including a ground plane layer having a superlattice
Morita et al. Fabrication of epitaxial tunnel junction on tunnel field effect transistors
TW202406095A (zh) 具有碳摻雜釋放層的單體互補場效電晶體
CN118658785A (zh) 场效应晶体管结构及其制备方法
KR100788353B1 (ko) 반도체 소자 및 그 제조 방법
Vijh et al. Silicon dioxide insulating films for silicon-germanium technology
WO2002103801A1 (en) Structures and methods for a high-speed semiconductor device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050714

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050824

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050905

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090902

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100216