DE10025264A1 - Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung - Google Patents

Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung

Info

Publication number
DE10025264A1
DE10025264A1 DE10025264A DE10025264A DE10025264A1 DE 10025264 A1 DE10025264 A1 DE 10025264A1 DE 10025264 A DE10025264 A DE 10025264A DE 10025264 A DE10025264 A DE 10025264A DE 10025264 A1 DE10025264 A1 DE 10025264A1
Authority
DE
Germany
Prior art keywords
semiconductor material
semiconductor
layer
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10025264A
Other languages
English (en)
Inventor
Oliver G Schmidt
Karl Eberl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften eV filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften eV
Priority to DE10025264A priority Critical patent/DE10025264A1/de
Priority to US09/860,742 priority patent/US6498359B2/en
Publication of DE10025264A1 publication Critical patent/DE10025264A1/de
Priority to US10/280,172 priority patent/US6872625B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/724—Devices having flexible or movable element
    • Y10S977/731—Devices having flexible or movable element formed from a single atom, molecule, or cluster
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device

Abstract

In Feldeffekt-Transistoren werden in einer oder mehreren Schichten Halbleitercluster eingebettet, die sich von der Sourceregion bis zu der Drainregion erstrecken und die auf zweierlei Weise eingesetzt werden können. In einer ersten Ausführungsart kann durch die Cluster das Halbleitermaterial der benachbarten Kanalregion verspannt und damit durch die Änderung der Energiebandstruktur die effektive Masse verringert und die Ladungsträgerbeweglichkeit gesteigert werden. In einer zweiten Ausführungsform können die Cluster selbst als Kanalregion verwendet werden. Diese beiden Ausführungsformen können auch in gemischter Form auftreten. Die Erfindung kann auf das Si-Materialsystem mit SiGe-Clustern oder auf das GaAs-Materialsystem mit InGaAs-Clustern oder auf andere Materialsysteme angewandt werden.

Description

Die vorliegende Erfindung betrifft einen Feldeffekt-Transi­ stor auf der Basis von eingebetteten Cluster- oder Insel­ strukturen aus Halbleitermaterial und ein Verfahren zu seiner Herstellung. Die Erfindung bezieht sich dabei sowohl auf sol­ che Feldeffekt-Transistoren, bei denen die durch Cluster­ strukturen hervorgerufene Verspannung in einer in unmittelba­ rer Nähe befindlichen Kanalregion ausgenutzt wird, als auch auf solche Feldeffekt-Transistoren, bei denen die Kanalregion selbst durch die Clusterstrukturen gebildet wird.
Es sind bereits Feldeffekt-Transistoren bekannt, bei denen die Kanalregion aus verspanntem Halbleitermaterial gebildet ist. In der Publikation "Electron Mobility Enhancement in Strained-Si N-Type Metal-Oxide-Semiconductor Field-Effect Transistors" von J. Weiser et al. wird ein Feldeffekt-Transi­ stor beschrieben, bei welchem eine pseudomorph verspannte Si- Kanalregion durch Aufwachsen einer Si-Schicht auf einer rela­ xierten SiGe-Pufferschicht erzeugt wird. Die Dehnungsverspan­ nung in dem Siliziummaterial der Kanalregion führt zu einer Änderung der Bandstruktur und einer Aufhebung der sechsfachen Bandentartung des Siliziums, wodurch höhere Elektronen- und Löcherbeweglichkeiten erreicht werden können.
Die Nachteile dieser Art verspannter Feldeffekt-Transistoren liegen jedoch darin, daß die relaxierte SiGe-Pufferschicht einige Mikrometer dick und damit aufwendig und zeitraubend in der Herstellung ist. Außerdem weisen diese Schichten eine ho­ he Dichte von Kristalldefekten auf, die für die großflächige Integration von Transistoren schädlich sind.
In der EP 0 921 575 wird ein Heterostruktur-MIS-Feldeffekt­ transistor mit dehnungsverspannter Kanalschicht beschrieben, bei welchem auf einem Si-Substrat eine erste Si-Schicht, eine als Kanalregion dienende kohlenstoffhaltige Si1-YCY-Schicht und eine optionale zweite Si-Schicht in dieser Reihenfolge abgeschieden sind. Der Kohlenstoffgehalt Y und die Dicke der Si1-YCY-Schicht sind derart gewählt, daß das kohlenstoffhal­ tige Siliziummaterial eine Dehnungsverspannung aufweist und diese in ebensolcher Weise wie in reinem dehnungsverspanntem Silizium zu einer Aufspaltung des Leitungs- und Valenzbandes, reduzierten effektiven Massen und einer Steigerung der Beweg­ lichkeit von Ladungsträgern führt. Diese Art dehnungsver­ spannter Feldeffekt-Transistoren sind zwar einfacher in der Herstellung, da keine dicken SiGe-Pufferschichten aufgewach­ sen werden müssen. Der Nachteil dieser Transistoren liegt je­ doch darin, daß deren wichtigste Region, nämlich die Kanalre­ gion, nicht mehr aus reinem Silizium, sondern aus kohlen­ stoffhaltigem Silizium gebildet ist, wobei die Bauelementei­ genschaften extrem von dem Kohlenstoffgehalt und der Dicke der Kanalschicht abhängig sind. Es ist somit schwierig, diese Feldeffekt-Transistoren mit reproduzierbaren Bauelementeigen­ schaften herzustellen.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine grundlegend neue Materialstruktur für einen Feldeffekt-Tran­ sistor, insbesondere für dessen Kanalregion, anzugeben, durch die sich die Leistungseigenschaften des Transistors verbes­ sern lassen. Außerdem ist es Aufgabe der Erfindung, ein Ver­ fahren zu seiner Herstellung anzugeben.
Diese Aufgabe wird durch einen Feldeffekt-Transistor nach den Merkmalen des Patentanspruchs 1 gelöst. Vorteilhafte Ausfüh­ rungsformen des erfindungsgemäßen Feldeffekt-Transistors sind in den Unteransprüchen beschrieben. Verfahren zu seiner Her­ stellung sind in den Patentansprüchen 15, 17 und 20 angege­ ben.
Ein erfindungsgemäßer, auch als DOTFET bezeichneter Feldef­ fekt Transistor basiert im wesentlichen auf der Verwendung von cluster- oder inselförmigen Halbleitermaterialstrukturen in der Kanalregion oder in der Nähe der Kanalregion des Feld­ effekt-Transistors. Die Cluster können dabei in zwei grund­ sätzlich verschiedenen Ausführungsformen verwendet werden. Nach einer ersten Ausführungsform können sie unterhalb der eigentlichen Kanalregion angeordnet sein und ein Verspannungsfeld in dem Halbleitermaterial der Kanalregion erzeugen, durch welches die Bandstruktur des Halbleitermaterials in ge­ eigneter Weise verändert wird. Die Bandstruktur kann bei ge­ eigneter Materialauswahl so verändert werden, daß die effek­ tiven Massen der Ladungsträger reduziert werden und deren Be­ weglichkeit gesteigert werden kann. Bei dieser Variante sind die clusterförmigen Strukturen jedoch nicht selbst Teil der Kanalregion des Transistors. Nach einer zweiten Ausführungs­ form kann die Kanalregion auch durch die Cluster oder Inseln selbst gebildet sein. Auch Mischformen zwischen diesen beiden Ausführungsformen sind denkbar, bei welchen der Source- /Drain-Strom sowohl durch die Cluster als auch durch von den Clustern verspannte Halbleiterschichten fließt.
Der Feldeffekt-Transistor weist ferner Source- und Drainre­ gionen auf, welche sich in vertikaler Richtung bis mindestens zu der Kanalregion erstrecken. Bei der oben beschriebenen er­ sten Ausführungsform, bei der die Kanalregion durch eine oberhalb einer Clusterschicht geformte dehnungsverspannte Halbleiterschicht gebildet ist, ist es vorteilhaft, wenn re­ lativ flache Source-/Drainregionen gebildet werden. Wenn je­ doch nach der ersten Ausführungsform mehrere eingebettete dehnungsverspannte Si-Kanalregionen erzeugt und genutzt wer­ den sollen, so sollten die Source-/Drainregionen bis in eine größere Tiefe, gegebenenfalls bis zu der untersten Halblei­ ter-Kanalschicht gebildet werden. Wenn die Kanalregion gemäß der zweiten Ausführungsform durch die Cluster selbst gebildet werden soll, so kann es erforderlich sein, daß die Source- /Drainregionen bis mindestens zu der einen Clusterschicht oder bei Verwendung von mehreren Clusterschichten bis in eine größere Tiefe, gegebenenfalls bis zu der untersten Cluster­ schicht geformt werden. Dies ist jedoch auch bei der zweiten Ausführungsform nicht zwingend, da die Kanalregion auch glei­ chermaßen aus den Clustern des zweiten Halbleitermaterials und dem umgebenden darüber befindlichen ersten Halbleiterma­ terial gebildet sein kann, wobei es dann ausreichend ist, wenn die Source-/Drainregionen nur bis zu der darüber befind­ lichen Halbleiterschicht reichen. Überdies können die einge­ betteten Inselstrukturen des zweiten Halbleitermaterials innerhalb des ersten Halbleitermaterials aufgrund niedrigerer Bandlücke Potentialtopfstrukturen bilden.
Ein wesentliches Merkmal des erfindungsgemäßen Feldeffekt- Transistors besteht darin, daß mindestens ein Teil der Clu­ ster sich in lateraler Richtung zwischen zwei Abschnitten er­ streckt, die entweder nach der ersten Ausführungsform direkt unterhalb der Source-/Drainregionen liegen, oder nach der zweiten Ausführungsform innerhalb der Source-/Drainregionen liegen. Bei der ersten Ausführungsform wird dadurch sicher gestellt, daß die durch solche Cluster dehnungsverspannte Halbleiter-Kanalregion zwischen den Source- und Drainregionen ausgebildet ist. Bei der zweiten Ausführungsform wird gewähr­ leistet, daß die durch die Cluster selbst gebildete Kanalre­ gion zwischen den Source- und Drainregionen ausgebildet ist.
Bei der Herstellung von erfindungsgemäßen Feldeffekt-Transi­ storen wird von dem Phänomen Gebrauch gemacht, daß es bei gitterfehlangepaßtem Wachstum eines Halbleitermaterials auf ein Substrat eines anderen Halbleitermaterials bei geeigneter Materialwahl zu selbstorganisiertem Wachstum von Inselstruk­ turen nach dem Stranski-Krastanov-Mechanismus auf dem Sub­ strat kommt. Die flächig aufgetragene Schicht zerfällt spon­ tan in ein dreidimensionales System von Clustern, weil sich dadurch die im Gesamtsystem gespeicherte elastische Energie wesentlich verringert und ein optimaler Kompromiß zwischen verschiedenen einander teilweise aufhebenden Energien ent­ steht. In der EP 0 437 385 A wird beispielsweise das Wachstum von InAs-Wachstumsinseln auf einer GaAs-Unterlage beschrie­ ben. Aufgrund der Gitterfehlanpassung bildet sich dabei zu­ nächst eine dünne InAs-Benetzungsschicht aus, oberhalb der ein weiteres Aufwachsen von InAs zur spontanen Ausbildung von mikroskopischen Inselstrukturen führt. Unter gewissen Wachs­ tumsbedingungen ist ein ebensolches Verhalten beim Aufwachsen von germaniumreichem SiGe auf Siliziumsubstraten zu beobach­ ten. Für die hier vorliegende Erfindung wird dabei von der Tatsache Gebrauch gemacht, daß die Inseln auf der Oberfläche teilweise elastisch relaxieren. Wenn auf derartige Wachs­ tumsinseln wieder das Halbleitermaterial des Substrats aufge­ wachsen wird, also beispielsweise auf SiGe-Inseln Si-Material, so wird in diesem Material ein Verspannungsfeld er­ zeugt. Da SiGe eine größere Gitterkonstante als Si besitzt, weist das Siliziummaterial oberhalb der SiGe-Inseln eine Deh­ nungsverspannung auf. Eine solchermaßen dehnungsverspannte Siliziumschicht läßt sich somit durch Aufwachsen auf SiGe-In­ seln erzeugen, ohne daß eine mehrere Mikrometer dicke rela­ xierte und versetzungsreiche SiGe-Schicht hergestellt werden muß.
Für ein erfindungsgemäßes Herstellungsverfahren von Feldef­ fekt Transistoren, insbesondere in größerer Anzahl und regel­ mäßiger Anordnung, ist es jedoch von Vorteil, wenn das Wachs­ tum der Inseln nicht vollständig selbstorganisiert abläuft, sondern durch geeignete Probenpräparation ausgerichtet wird. Bei einer bevorzugten Herstellungsweise eines Feldeffekt- Transistors werden die Cluster beispielsweise auf vorstruktu­ rierten Substraten derart räumlich gezielt hergestellt, daß die oben genannte Bedingung bei der späteren Erzeugung der Source- und Drainregionen gezielt für eine große Anzahl von Transistoren erfüllt werden kann. Bei einem erfindungsgemäßen Verfahren wird ein Halbleitersubstrat aus einem ersten Halb­ leitermaterial oder in eine auf dem Halbleitersubstrat ge­ formte Schicht bereitgestellt, mindestens eine linienförmige Vertiefung in die Oberfläche des Halbleitersubstrats geformt, deren Breite kleiner oder gleich der Gatelänge des herzustel­ lenden Feldeffekt-Transistors ist, mehrfach alternierend Schichten des ersten Halbleitermaterials und eines von dem ersten verschiedenen zweiten Halbleitermaterials aufge­ wachsen, bis die Oberfläche im wesentlichen planarisiert ist und schließlich eine Clusterschicht des zweiten Halbleiterma­ terials aufgewachsen. Bereits bei dem ersten Aufwachsen einer Schicht des zweiten Halbleitermaterials kommt es im Falle von SiGe aus energetischen Gründen zu einer gewissen Materialac­ kumulation von Ge in den vertieften Abschnitten und somit zur Erzeugung eines Verspannungsfeldes in einer darauf abgeschie­ denen Si-Schicht in diesen Bereichen.
Auf diese Weise kann durch geeignete Substratpräparation be­ wirkt werden, daß die Cluster im wesentlichen entlang einer Linie generiert werden, so daß in einem späteren Verfahrensschritt die Source- und Drainregionen beidseits dieser Linie geformt werden müssen.
Der erfindungsgemäße Feldeffekt-Transistor kann in verschie­ denen Halbleitermaterialsystemen realisiert werden. Eine er­ ste Realisierungsmöglichkeit betrifft das Materialsystem Si­ lizium/Germanium. Ein Feldeffekt-Transistor in diesem Materi­ alsystem enthält somit ein Halbleitersubstrat aus Silizium und eine Clusterschicht, in welcher eine Mehrzahl von Halb­ leiterclustern aus SiXGe1-X (0 ≦ X < 1) auf dem Substrat ange­ ordnet und in Siliziummaterial eingebettet sind.
Im folgenden wird die vorliegende Erfindung anhand der Zeich­ nungsfiguren näher erläutert, in denen unter anderem einige der Anwendungsbeispiele schematisch skizziert sind.
Es zeigen:
Fig. 1a, b eine konventionelle Struktur eines n-Kanal-Si- MOSFET (a) und eine erfindungsgemäße Ausfüh­ rungsform eines verspannten n-Kanal-Si-MOSFET mit einer Clusterschicht und einer darüber be­ findlichen verspannten Si-Kanalschicht (b) mit zugehörigen Energiebandkantenverläufen;
Fig. 1c, d einen p-Kanal-Si-MOSFET (c) mit zugehörigem Energiebandkantenverlauf und einen n/p-Kanal- Si-MOSFET mit mehreren Insellagen (d);
Fig. 2a, b einen n-Kanal-Si-MOSFET mit zwei Insellagen und einer vergrabenen Kanalschicht (a) und mehreren Insellagen und mehreren vergrabenen Kanalschichten (b);
Fig. 3a, b einen Si-MOSFET mit einer die Kanalregion bil­ denden Insellage und zugehörigem Energieband­ kantenverlauf (a) und einer die Kanalregion bildenden vergrabenen Insellage (b);
Fig. 4a, b verschiedene Ausführungsformen von modulati­ onsdotierten p-Kanal-Si-MOSFETs mit einer die Kanalregion bildenden Ge-Insellage;
Fig. 5 einen modulationsdotierten n-Kanal-GaAs-MOSFET mit einer die Kanalregion bildenden InGaAs-In­ sellage;
Fig. 6 eine CMOS-Struktur mit einem n-Kanal-Si-MOSFET und einem p-Kanal-Ge-Insel-MOSFET;
Fig. 7 eine Draufsicht auf einen erfindungsgemäßen Feldeffekt-Transistor mit einer linienförmige Anordnung von Inselstrukturen;
Fig. 8 eine Darstellung eines erfindungsgemäßen Ver­ fahrens zur Herstellung des Feldeffekt-Transi­ stors nach Fig. 7.
Die Fig. 1 bis 6 zeigen jeweils Querschnittsdarstellungen von MOSFET-Strukturen durch das Gate, die Source- und Drain­ regionen und eine Source- und Drainregion verbindende Insel­ struktur.
Wenn in der folgenden Beschreibung des öfteren vereinfachend von Ge-Inseln die Rede ist, so sind darunter allgemein Halb­ leitercluster der Materialzusammensetzung SiXGe1-X (0 ≦ X < 1) zu verstehen.
Die Fig. 1a zeigt eine schematische Darstellung eines typi­ schen konventionellen n-Si-MOSFET, welcher auf einem p-do­ tierten Si(001)-Wafer hergestellt wurde, und den zugehörigen ortsabhängigen Energiebandkantenverlauf des Leitungsbandes zwischen zwei Punkten A und B. An der SiO2/Si-Grenzfläche werden Elektronen von Source nach Drain transportiert, wobei der Elektronenfluß durch die Gatespannung kontrolliert wird. Infolge der Einschnürung ("confinement") an der Grenzfläche findet in bekannter Weise eine Aufspaltung der Δ-Täler statt, die sich jedoch bei dieser konventionellen Struktur nur im Bereich von einigen meV befindet.
Im Vergleich dazu ist in Fig. 1b ein erfindungsgemäßer n-Ka­ nal-Si-MOSFET mit verspannter Kanalregion dargestellt. Unter­ halb der Si-Kanalregion befindet sich eine pseudomorph ver­ spannte Ge-Insel. Diese Insel erzeugt ein lokales Verspan­ nungsfeld in dem Si-Kanal oberhalb der Insel. Da die intrin­ sische Gitterkonstante von Ge größer ist als die von Si, wird das Si über der Insel in Wachstumsebene gedehnt, was mit den entgegengesetzt gerichteten Pfeilen verdeutlicht wird. Die Verspannung reduziert die Symmetrie des Si-Kristalls und hebt die 6-fache Entartung der Δ-Täler auf. Die Δ(2)-Täler in Wachstumsrichtung werden gesenkt und die Δ(4)-Täler in der Wachstumsebene werden angehoben. Verglichen mit der konven­ tionellen Struktur der Fig. 1a kann die Aufspaltung um ein Vielfaches erhöht werden. Bei Stromtransport durch den Tran­ sistor werden die abgesenkten 4(2)-Täler besetzt. Da die Δ(2)-Täler in der Wachstumsebene eine etwa 5-fach kleinere effektive Masse besitzen als die Δ(4)-Täler, kann die La­ dungsträgerbeweglichkeit durch dieses Konzept drastisch er­ höht werden. Die größere Aufspaltung führt auch dazu, daß La­ dungsträgerstreuprozesse reduziert werden.
In Fig. 7 ist eine erfindungsgemäße Transistorstruktur in ei­ ner Draufsicht schematisch dargestellt. Die Ge-Inselstruktu­ ren sind linienförmig entlang der Gatebreite angeordnet und verbinden die Source- und Drainregionen miteinander. Die Ga­ tebreite ist erkennbar deutlich länger als die Gatelänge. Die Gatelängen, die heutzutage in der MOS-Technologie verwendet werden, betragen typischerweise 100-200 nm, wobei zu erwarten ist, daß sich in Zukunft eine weitere Verkürzung gemäß des Mooreschen Gesetzes ergeben wird. Damit eine parallele Anord­ nung von Feldeffekt-Transistoren möglich ist, müssen die In­ selstrukturen entlang der Gatebreite ketten- oder linien­ förmig angeordnet werden. Für die Massenintegration ist daher die Herstellung von parallelen Inselketten äußerst vorteil­ haft. Bereits an dieser Stelle sei erwähnt, daß sich mit dem erfindungsgemäßen Verfahren auch in Ketten angeordnete Inseln unter den Source-, Drain- und Gatekontakten ausbilden. Dies hat jedoch keinen Einfluß auf die Funktionsweise des Transi­ storbauelements.
Wenn auf einem unstrukturierten Halbleitersubstrat eines er­ sten Halbleitermaterials ein zweites Halbleitermaterial mit deutlich verschiedener Gitterkonstante aufgewachsen wird, so kommt es - wie bereits erwähnt - zu einer spontanen und räum­ lich zufälligen Ausbildung von Inselstrukturen. Um das Insel­ wachstum in eine bestimmte Richtung zu lenken, kann das Sub­ strat vorstrukturiert werden. In Fig. 8 ist schematisch ein Verfahren zur Herstellung linienförmiger Si-Ge-Inselstruktu­ ren auf einem Si-Substrat dargestellt. Bei diesem Verfahren werden in ein (001)-orientiertes Si-Substrat linienförmige Gräben oder Vertiefungen 1a, 1b geformt. Auf dieses vorstruk­ turierte Substrat wird dann zunächst eine alternierende Folge von Si-Schichten und germaniumreichen SiGe-Schichten aufge­ wachsen. Aus energetischen Gründen kommt es bereits bei Ab­ scheidung der ersten Schichten zur Ausbildung eines Verspan­ nungsfeldes im Bereich der Vertiefungen 1a, 1b, welches sich beim Aufwachsen weiterer Schichten nach oben fortsetzt. Mit zunehmender Anzahl der Schichten wird nach der jeweiligen Si- Abscheidung eine fortschreitende Planarisierung der Struktur erzielt. Wenn schließlich im letzten Schritt eine SiGe- Schicht ausreichender Materialmenge und Ge-Konzentration auf­ gewachsen wird, so kommt es zur Ausbildung von Inselstruktu­ ren entlang der durch die Vorstrukturierung vorgesehenen Li­ nien. Der Abstand der linienförmigen Strukturen voneinander sollte dabei im Bereich der Diffusionslänge der sich beim Wachstumsprozeß auf der Oberfläche verteilenden und anlagern­ den Atome sein. Im vorliegenden Fall beträgt die Diffusions­ länge etwa 250 nm. Es ist durchaus möglich, daß unter optima­ len Wachstumsbedingungen nur eine einzige Gereiche SiGe- Schicht ausreicht.
Es kann auch zunächst auf ein unstrukturiertes Si-Substrat eine erste SiGe-Schicht aufgewachsen werden und anschließend die SiGe-Schicht auf die oben beschriebene Weise strukturiert werden.
Die kohärenten Ge-Inseln besitzen typischerweise Durchmesser von etwa 10 bis mehreren 100 nm. Diese Abmessungen stimmen somit sehr gut mit den zur Zeit und in naher Zukunft erziel­ baren Gatelängen überein.
Es können somit eine oder mehrere Inselschichten mit überein­ ander angeordneten kettenförmigen Inselstrukturen hergestellt werden. In an sich bekannter Weise können dann Source- und Drainregionen durch Diffusion oder Implantation in die Tran­ sistorstruktur an zwei gegenüberliegenden Endabschnitten der Inselstrukturen erzeugt werden, so daß in jeder Inselschicht die Source- und Drainregion durch die Inseln miteinander ver­ bunden werden.
Da das durch das Verspannungsfeld der Ge-Inseln verspannte Siliziummaterial der Kanalregion auch höhere Löcherbeweglich­ keiten ermöglicht, kann mit dem erfindungsgemäßem Konzept auch ein p-Kanal-Transistor realisiert werden, wie er in Fig. 1c mit zugehörigem ortsabhängigem Energiebandkantenver­ lauf dargestellt ist. Die Möglichkeit der erfindungsgemäßen Herstellung von p-Kanal-Transistoren ist von entscheidender Bedeutung für die erfindungsgemäße Herstellung von in CMOS- Technologie gefertigten Bauelementen (s. Fig. 6).
Aus der obigen Beschreibung eines erfindungsgemäßen Verfah­ rens zur Herstellung linienförmiger Inselstrukturen ist er­ sichtlich, daß es auch möglich ist, selbstorganisiert Insel­ strukturen perfekt übereinander anzuordnen, da sich die ein­ mal erzeugten Verspannungsfelder in Wachstumsrichtung belie­ big übereinander fortsetzen lassen und somit bei erneutem Aufwachsen von SiGe-Schichten zur Ausbildung von Wachstumsin­ seln mit der gleichen Ortsabhängigkeit wie in den darunter­ liegenden Schichten führt. Somit ist es möglich, selbstorga­ nisierte Inselstrukturen perfekt übereinander anzuordnen. Durch dieses Konzept können die benötigten Verspannungsfelder massiv verstärkt und somit die Δ-Aufspaltung bedeutend ver­ größert werden. In Fig. 1d ist eine Ausführungsform nach die­ sem Konzept dargestellt, bei der mehrere Insellagen überein­ ander angeordnet sind, um ein verstärktes Verspannungsfeld in der Kanalregion oberhalb der obersten Insellage zu erzeugen. Der Transistor kann wahlweise als n- oder p-Kanal-Transistor ausgelegt werden. Die Source- und Drainregionen können - wie dargestellt - müssen aber nicht notwendigerweise bis zu der obersten Insellage reichen. Im vorliegenden Fall ist es vor­ teilhaft, wenn sie als flache Dotierungsregionen ausgebildet sind.
Es ist ebenso möglich, einen oder mehrere unterhalb der Ober­ fläche des Transistors vergrabene Kanalregionen zu erzeugen. Eine Variante mit einer vergrabenen Si-Kanalregion ist in der Fig. 2a dargestellt. Hier wird im Unterschied zu der Ausfüh­ rungsform nach Fig. 1b nach Aufwachsen der Si-Kanalschicht ei­ ne weitere Ge-Insellage aufgewachsen. Die Kanalregion wird somit zwischen zwei Insellagen eingeschlossen, wodurch ein größeres Verspannungsfeld in der Kanalregion erzeugt wird. Diese Struktur kann auch gemäß Fig. 2b noch gewissermaßen mul­ tipliziert werden, indem eine Mehrzahl von Insellagen über­ einander hergestellt wird und mehrere oder alle zwischen die­ sen befindlichen Si-Schichten als Kanalregionen verwendet werden, indem die Source- und Drainregionen bis zu der Tiefe der untersten Insellage geformt werden. Selbstredend können die in den Fig. 2a, b gezeigten Transistoren auch als p-Ka­ nal-Transistoren ausgelegt werden.
In den Fig. 3a, b sind Ausführungsformen gemäß einem zwei­ ten Aspekt der vorliegenden Erfindung dargestellt. Bei diesen Ausführungsformen wird die Kanalregion durch die Inselstruk­ turen selbst gebildet, d. h. der Source-Drain-Strom des Tran­ sistors fließt durch die Inseln. In der Fig. 3a ist ein Aus­ führungsbeispiel gezeigt, bei welchem sich die Inselschicht an der Oberfläche des Transistors befindet, während die Fig. 3b eine vergrabene Inselstruktur zeigt, bei der auf die Inselschicht noch eine Si-Schicht aufgewachsen wurde. Die Vergrabung der Inselstruktur hat den Vorteil, daß auch nach oben eine Grenzfläche zwischen der Ge-Insel und Si-Material erzeugt wird, die bessere Eigenschaften als eine Ge/SiO2- Grenzfläche aufweist. Beide dargestellten Strukturen können sowohl als n- als auch als p-Kanaltransistor ausgelegt wer­ den. Im rechten Teilbild der Fig. 3a ist ein ortsabhängiger Energiebandkantenverlauf des Valenzbandes im Hinblick auf ei­ nen p-Kanal-Transistor dargestellt.
Wenn bei bestimmten Materialsystemen kein geeignetes Gate- Oxid oder ein sonstiger Isolator zur Verfügung steht, so kann als eine weitere erfindungsgemäße Ausführungsform eine an sich im Stand der Technik bekannte modulationsdotierte Tran­ sistor-Struktur eingesetzt werden. Derartige sogenannte MOD- FET-Strukturen sind in den Fig. 4a, b für das Si/Ge- Materialsystem und in Fig. 5 für das GaAs/InGaAs- Materialsystem dargestellt. In den Fig. 4a, b ist dieses Konzept anhand eines p-Kanal-Transistors gezeigt, bei dem der Kanal durch Ge-Inseln gebildet wird. In der Ausführungsform gemäß Fig. 4a ist oberhalb der Kanalregion eine hochdotierte p+-dotierte Si-Schicht in das umgebende n-dotierte Silizium eingebettet. In der invertierten Struktur der Fig. 4b ist die­ se Schicht unterhalb der Kanalregion angeordnet. In Fig. 5 ist oberhalb eines aus n-dotierten InGaAs-Inseln eines GaAs-n- Kanal-Feldeffekt-Transistors eine hochdotierte n+-Schicht in­ mitten von umgebendem p-dotiertem GaAs eingebettet. Derartige MODFET-Strukturen können auch auf solche Ausführungsformen gemäß den Fig. 1 und 2 angewandt werden, bei denen die Ka­ nalregion durch verspanntes Halbleitermaterial gebildet wird.
In Fig. 6 ist schließlich noch eine komplette CMOS-Struktur aus einem n-Kanal-Transistor und einem p-Kanal-Transistor dargestellt, bei welcher die Kanalregion des n-Kanaltransi­ stors durch verspanntes Silizium oberhalb von Inselstrukturen (linker Bildteil) und die Kanalregion des p-Kanal-Transistors durch Ge-Inseln (rechter Bildteil) gebildet werden. Diese Struktur kann ebenso mit gestapelten Insellagen hergestellt werden.
Bei der Herstellung von erfindungsgemäßen wie auch konventio­ nellen Feldeffekt-Transistoren ist die thermische Oxidation ein wichtiger Prozeßschritt. Üblicherweise werden dazu Tempe­ raturen < 700°C benötigt. Diese Temperaturen muß die epitak­ tische Clusterschicht aushalten können, ohne dabei plastisch zu relaxieren. In ersten Temperexperimenten wurde bereits ge­ zeigt, daß die Si/Ge-Inseln bis zu Temperaturen oberhalb von 1000°C erhitzt werden können, ohne daß Versetzungen entste­ hen. Es tritt lediglich eine Si-Ge-Materialvermischung auf, die der Herstellung des Oxids jedoch nicht im Wege steht.
Alternativ zu dem oben beschriebenen Verfahren zur Herstel­ lung eines erfindungsgemäßen Feldeffekt-Transistors kann die­ ser auch dadurch hergestellt werden, indem zunächst ein Schichtaufbau eines konventionellen Feldeffekt-Transistors aufgewachsen wird und anschließend an den geeigneten Stellen durch Diffusion oder Implantation Halbleitercluster erzeugt werden. Ein derartiges Verfahren weist demzufolge die folgen­ den Verfahrensschritte auf:
Bereitstellen eines Substrats aus einem ersten Halbleiterma­ terial;
Formen von Halbleiterclustern aus einem zweiten Halbleiterma­ terial durch Einbringen von Fremdatomen, insbesondere durch Diffusion oder Implantation;
Formen von Source- und Drainregionen bei oder oberhalb von Endabschnitten der Halbleitercluster;
Formen einer Gateelektrode auf der Oberfläche des Transistors oberhalb der Halbleitercluster.
Die Herstellungsschritte der Halbleitercluster und der Sour­ ce-/Drainregionen können im Prinzip in beliebiger Reihenfolge und gegebenenfalls auch selbstjustierend nach Durchführung der Herstellung der Gateelektrode durchgeführt werden. Vor­ zugsweise werden die Halbleitercluster durch Implantation der Fremdatome oder -ionen erzeugt, da diese eine größere Orts­ auflösung sowie die Möglichkeit bietet, die Cluster auch in tieferen Regionen zu erzeugen.

Claims (22)

1. Feldeffekt-Transistor, mit
einem Halbleitersubstrat aus einem ersten Halbleitermate­ rial,
einer Clusterschicht, in welcher eine Mehrzahl von Halb­ leiterclustern aus einem von dem ersten Halbleitermaterial verschiedenen zweiten Halbleitermaterial auf dem Substrat angeordnet und von dem ersten Halbleitermaterial umgeben ist,
Source- und Drainregionen, welche sich in vertikaler Rich­ tung bis mindestens zu einer Kanalregion erstrecken, wobei mindestens ein Teil der Halbleitercluster sich in latera­ ler Richtung zwischen Abschnitten erstreckt, die unterhalb oder innerhalb der Source-/Drainregionen liegen,
einer Kanalregion, welche gebildet wird von dem genannten Teil der Halbleitercluster und/oder von gegebenenfalls oberhalb des genannten Teils der Halbleitercluster abge­ schiedenem und verspanntem erstem Halbleitermaterial, und
einer oberhalb der Kanalregion geformten Gateelektrode.
2. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß
das erste Halbleitermaterial Silizium ist,
das zweite Halbleitermaterial SiXGe1-X (0 ≦ X < 1) ist.
3. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß
das erste Halbleitermaterial GaAs ist,
das zweite Halbleitermaterial InGaAs ist.
4. Feldeffekt-Transistor nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß
auf der Clusterschicht eine Schicht des ersten Halbleiter­ materials geformt ist, welche
die die Kanalregion bildenden Abschnitte aus verspanntem, erstem Halbleitermaterial aufweist, die sich von der Sour­ ceregion bis zu der Drainregion erstrecken und die oberhalb des genannten Teils der Halbleitercluster liegen (Fig. 1b).
5. Feldeffekt-Transistor nach Anspruch 4, dadurch gekennzeichnet, daß
auf der Schicht des ersten Halbleitermaterials eine wei­ tere Clusterschicht geformt ist, in welcher eine Vielzahl von Halbleiterclustern auf der Schicht des ersten Halblei­ termaterials angeordnet und von dem ersten Halbleitermate­ rial umgeben ist (Fig. 2a).
6. Feldeffekt-Transistor nach Anspruch 4, dadurch gekennzeichnet, daß
auf der Schicht des ersten Halbleitermaterials eine alter­ nierende Folge weiterer Clusterschichten und darauf ge­ formter Schichten des ersten Halbleitermaterials angeord­ net sind, wobei die Clusterschichten jeweils dadurch ge­ bildet sind, daß eine Mehrzahl von Halbleiterclustern auf der darunterliegenden Schicht des ersten Halbleitermateri­ als angeordnet ist (Fig. 1d, Fig. 2b).
7. Feldeffekt-Transistor nach Anspruch 6, dadurch gekennzeichnet, daß
die Source- und Drainregionen in vertikaler Richtung bis zu der obersten Schicht des ersten Halbleitermaterials reichen (Fig. 1d).
8. Feldeffekt-Transistor nach Anspruch 6, dadurch gekennzeichnet, daß
die Source- und Drainregionen in vertikaler Richtung bis zu einer tiefer gelegenen, gegebenenfalls bis zu der un­ tersten Schicht des ersten Halbleitermaterials reichen (Fig. 2b).
9. Feldeffekt-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß
die Kanalregion durch Halbleitercluster gebildet ist, die sich von der Sourceregion bis zu der Drainregion erstrec­ kenden (Fig. 3a, 3b, 4a, 4b, 5).
10. Feldeffekt-Transistor nach Anspruch 9, dadurch gekennzeichnet, daß
direkt oberhalb der Clusterschicht die Gateelektrode ge­ formt ist (Fig. 3a).
11. Feldeffekt-Transistor nach Anspruch 9, dadurch gekennzeichnet, daß
auf der Clusterschicht eine Schicht des ersten Halbleiter­ materials geformt ist, so daß die Clusterschicht als ver­ grabene Schicht gebildet ist (Fig. 3b, 4a, 4b, 5).
12. Feldeffekt-Transistor nach einem oder mehreren der vor­ hergehenden Ansprüche, dadurch gekennzeichnet, daß
er als MODFET-Struktur ausgebildet ist (Fig. 4a, 4b, 5).
13. Feldeffekt-Transistor nach einem oder mehreren der vor­ hergehenden Ansprüche, dadurch gekennzeichnet, daß
die Halbleitercluster in der mindestens einen Cluster­ schicht linienförmig angeordnet sind.
14. Feldeffekt-Transistor nach Anspruch 13, dadurch gekennzeichnet, daß
mehrere Clusterschichten übereinander gestapelt sind und die Linien der Halbleitercluster übereinander angeordnet sind.
15. CMOS-Struktur, enthaltend auf einem gemeinsamen Substrat mindestens einen n-leitenden Feldeffekt-Transistor nach
einem oder mehreren der vorhergehenden Ansprüche 1 bis 14, und
mindestens einen p-leitenden Feldeffekt-Transistor nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 14.
16. Verfahren zur Herstellung einer linienförmigen Anordnung von Halbleiterclustern, mit den Verfahrensschritten.
  • a) Bereitstellen eines Halbleitersubstrats aus einem ersten Halbleitermaterial;
  • b) Formen mindestens einer linienförmigen Vertiefung in die Oberfläche des Halbleitersubstrats oder einer auf dem Halbleitersubstrat geformten Schicht;
  • c) Mehrfaches alternierendes Aufwachsen von Schichten des ersten Halbleitermaterials und eines von dem ersten ver­ schiedenen zweiten Halbleitermaterial, bis die Oberfläche im wesentlichen planarisiert ist;
  • d) Aufwachsen einer Clusterschicht des zweiten Halbleiterma­ terials.
17. Verfahren zur Herstellung eines Feldeffekt-Transistors, mit den Verfahrensschritten.
  • A) Herstellen mindestens einer linienförmigen Anordnung von Halbleiterclustern nach Anspruch 15;
  • B) Aufwachsen des ersten Halbleitermaterials, bis die Halb­ leitercluster darin eingebettet sind;
  • C) Formen von Source- und Drainregionen bei oder oberhalb von Endabschnitten der Halbleitercluster;
  • D) Formen einer Gateelektrode auf der Oberfläche des Transi­ stors oberhalb der Halbleitercluster.
18. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß
nach dem Verfahrensschritt B. eine Schicht des ersten Halbleitermaterials aufgewachsen wird.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß
nach Aufwachsen der Schicht des ersten Halbleitermaterials eine weitere Clusterschicht oder eine alternierende Folge von Clusterschichten und Schichten des ersten Halbleiter­ materials aufgewachsen wird.
20. Verfahren zur Herstellung eines Feldeffekt-Transistors, mit den Verfahrensschritten
  • A) Bereitstellen eines Substrats aus einem ersten Halbleiter­ material;
  • B) Formen von Halbleiterclustern aus einem zweiten Halblei­ termaterial durch Einbringen von Fremdatomen, insbeson­ dere durch Diffusion oder Implantation;
  • C) Formen von Source- und Drainregionen bei oder oberhalb von Endabschnitten der Halbleitercluster;
  • D) Formen einer Gateelektrode auf der Oberfläche des Tran­ sistors oberhalb der Halbleitercluster.
21. Verfahren nach einem oder mehreren der Ansprüche 16 bis 20, dadurch gekennzeichnet, daß
das erste Halbleitermaterial Silizium ist,
das zweite Halbleitermaterial SiXGe1-X (0 ≦ X < 1) ist.
22. Verfahren nach einem oder mehreren der Ansprüche 16 bis 20, dadurch gekennzeichnet, daß
das erste Halbleitermaterial GaAs ist,
das zweite Halbleitermaterial InGaAs ist.
DE10025264A 2000-05-22 2000-05-22 Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung Withdrawn DE10025264A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10025264A DE10025264A1 (de) 2000-05-22 2000-05-22 Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
US09/860,742 US6498359B2 (en) 2000-05-22 2001-05-18 Field-effect transistor based on embedded cluster structures and process for its production
US10/280,172 US6872625B2 (en) 2000-05-22 2002-10-25 Field-effect transistor based on embedded cluster structures and process for its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10025264A DE10025264A1 (de) 2000-05-22 2000-05-22 Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE10025264A1 true DE10025264A1 (de) 2001-11-29

Family

ID=7643091

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10025264A Withdrawn DE10025264A1 (de) 2000-05-22 2000-05-22 Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (2) US6498359B2 (de)
DE (1) DE10025264A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1294016A1 (de) * 2001-09-18 2003-03-19 Paul Scherrer Institut Herstellung von selbstorganisierten gestapelten Inseln für selbstjustierte Kontakte von Strukturen mit kleinen Abmessungen

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020104993A1 (en) * 2000-08-07 2002-08-08 Fitzgerald Eugene A. Gate technology for strained surface channel and strained buried channel MOSFET devices
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
WO2002101833A1 (en) * 2001-06-07 2002-12-19 Amberwave Systems Corporation Multiple gate insulators with strained semiconductor heterostructures
WO2002103760A2 (en) * 2001-06-14 2002-12-27 Amberware Systems Corporation Method of selective removal of sige alloys
WO2002103801A1 (en) * 2001-06-18 2002-12-27 Massachusetts Institute Of Technology Structures and methods for a high-speed semiconductor device
US7301180B2 (en) 2001-06-18 2007-11-27 Massachusetts Institute Of Technology Structure and method for a high-speed semiconductor device having a Ge channel layer
EP1399974A1 (de) * 2001-06-21 2004-03-24 Massachusetts Institute Of Technology Mosfets mit halbleiterspannungsschichten
JP2004538634A (ja) 2001-08-06 2004-12-24 マサチューセッツ　インスティテュート　オブ　テクノロジー ひずみ層を有する半導体基板及びその形成方法
US7138649B2 (en) * 2001-08-09 2006-11-21 Amberwave Systems Corporation Dual-channel CMOS transistors with differentially strained channels
US6974735B2 (en) * 2001-08-09 2005-12-13 Amberwave Systems Corporation Dual layer Semiconductor Devices
WO2003105204A2 (en) * 2002-06-07 2003-12-18 Amberwave Systems Corporation Semiconductor devices having strained dual channel layers
US6946371B2 (en) 2002-06-10 2005-09-20 Amberwave Systems Corporation Methods of fabricating semiconductor structures having epitaxially grown source and drain elements
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
US6878610B1 (en) * 2002-08-27 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Relaxed silicon germanium substrate with low defect density
US6900502B2 (en) * 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
US20040206951A1 (en) * 2003-04-18 2004-10-21 Mirabedini Mohammad R. Ion implantation in channel region of CMOS device for enhanced carrier mobility
US6982229B2 (en) * 2003-04-18 2006-01-03 Lsi Logic Corporation Ion recoil implantation and enhanced carrier mobility in CMOS device
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US7514328B2 (en) * 2003-06-26 2009-04-07 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween
US7598515B2 (en) * 2003-06-26 2009-10-06 Mears Technologies, Inc. Semiconductor device including a strained superlattice and overlying stress layer and related methods
US7531828B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions
US7045377B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US7491587B2 (en) * 2003-06-26 2009-02-17 Mears Technologies, Inc. Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer
US7446002B2 (en) * 2003-06-26 2008-11-04 Mears Technologies, Inc. Method for making a semiconductor device comprising a superlattice dielectric interface layer
US20060267130A1 (en) * 2003-06-26 2006-11-30 Rj Mears, Llc Semiconductor Device Including Shallow Trench Isolation (STI) Regions with a Superlattice Therebetween
US7229902B2 (en) * 2003-06-26 2007-06-12 Rj Mears, Llc Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction
US7531850B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including a memory cell with a negative differential resistance (NDR) device
US20070063185A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Semiconductor device including a front side strained superlattice layer and a back side stress layer
US20070015344A1 (en) * 2003-06-26 2007-01-18 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Between at Least One Pair of Spaced Apart Stress Regions
US7586116B2 (en) * 2003-06-26 2009-09-08 Mears Technologies, Inc. Semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US20070010040A1 (en) * 2003-06-26 2007-01-11 Rj Mears, Llc Method for Making a Semiconductor Device Including a Strained Superlattice Layer Above a Stress Layer
US7535041B2 (en) * 2003-06-26 2009-05-19 Mears Technologies, Inc. Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US20070020833A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making a Semiconductor Device Including a Channel with a Non-Semiconductor Layer Monolayer
US7612366B2 (en) * 2003-06-26 2009-11-03 Mears Technologies, Inc. Semiconductor device including a strained superlattice layer above a stress layer
US20060292765A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Method for Making a FINFET Including a Superlattice
US20070063186A1 (en) * 2003-06-26 2007-03-22 Rj Mears, Llc Method for making a semiconductor device including a front side strained superlattice layer and a back side stress layer
US20070020860A1 (en) * 2003-06-26 2007-01-25 Rj Mears, Llc Method for Making Semiconductor Device Including a Strained Superlattice and Overlying Stress Layer and Related Methods
US20060273299A1 (en) * 2003-06-26 2006-12-07 Rj Mears, Llc Method for making a semiconductor device including a dopant blocking superlattice
US7045813B2 (en) * 2003-06-26 2006-05-16 Rj Mears, Llc Semiconductor device including a superlattice with regions defining a semiconductor junction
US20050282330A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Method for making a semiconductor device including a superlattice having at least one group of substantially undoped layers
US7586165B2 (en) 2003-06-26 2009-09-08 Mears Technologies, Inc. Microelectromechanical systems (MEMS) device including a superlattice
US20060220118A1 (en) * 2003-06-26 2006-10-05 Rj Mears, Llc Semiconductor device including a dopant blocking superlattice
US20060231857A1 (en) * 2003-06-26 2006-10-19 Rj Mears, Llc Method for making a semiconductor device including a memory cell with a negative differential resistance (ndr) device
EP1644983B1 (de) * 2003-06-26 2008-10-29 Mears Technologies, Inc. Halbleiterbauelement mit einem mosfet mit bandlücken-angepasstem übergitter
US6897472B2 (en) * 2003-06-26 2005-05-24 Rj Mears, Llc Semiconductor device including MOSFET having band-engineered superlattice
US20060289049A1 (en) * 2003-06-26 2006-12-28 Rj Mears, Llc Semiconductor Device Having a Semiconductor-on-Insulator (SOI) Configuration and Including a Superlattice on a Thin Semiconductor Layer
US7202494B2 (en) * 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
US20040266116A1 (en) * 2003-06-26 2004-12-30 Rj Mears, Llc Methods of fabricating semiconductor structures having improved conductivity effective mass
US20060011905A1 (en) * 2003-06-26 2006-01-19 Rj Mears, Llc Semiconductor device comprising a superlattice dielectric interface layer
US20060243964A1 (en) * 2003-06-26 2006-11-02 Rj Mears, Llc Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US20040262594A1 (en) * 2003-06-26 2004-12-30 Rj Mears, Llc Semiconductor structures having improved conductivity effective mass and methods for fabricating same
US7659539B2 (en) 2003-06-26 2010-02-09 Mears Technologies, Inc. Semiconductor device including a floating gate memory cell with a superlattice channel
US7531829B2 (en) * 2003-06-26 2009-05-12 Mears Technologies, Inc. Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance
US20050279991A1 (en) * 2003-06-26 2005-12-22 Rj Mears, Llc Semiconductor device including a superlattice having at least one group of substantially undoped layers
US7033437B2 (en) * 2003-06-26 2006-04-25 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
US7153763B2 (en) 2003-06-26 2006-12-26 Rj Mears, Llc Method for making a semiconductor device including band-engineered superlattice using intermediate annealing
US7227174B2 (en) * 2003-06-26 2007-06-05 Rj Mears, Llc Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
US6940705B2 (en) 2003-07-25 2005-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor with enhanced performance and method of manufacture
US6936881B2 (en) 2003-07-25 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor that includes high permittivity capacitor dielectric
US7078742B2 (en) * 2003-07-25 2006-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel semiconductor structure and method of fabricating the same
US7101742B2 (en) * 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7112495B2 (en) 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
US7071052B2 (en) * 2003-08-18 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor with reduced leakage
US7888201B2 (en) 2003-11-04 2011-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors
JP4177775B2 (ja) * 2004-03-16 2008-11-05 株式会社東芝 半導体基板及びその製造方法並びに半導体装置
US7023018B2 (en) * 2004-04-06 2006-04-04 Texas Instruments Incorporated SiGe transistor with strained layers
KR100555567B1 (ko) * 2004-07-30 2006-03-03 삼성전자주식회사 다중가교채널 트랜지스터 제조 방법
US7279430B2 (en) * 2004-08-17 2007-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Process for fabricating a strained channel MOSFET device
KR100674914B1 (ko) * 2004-09-25 2007-01-26 삼성전자주식회사 변형된 채널층을 갖는 모스 트랜지스터 및 그 제조방법
US7268362B2 (en) * 2005-02-25 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistors with SiGe strain
US20060226492A1 (en) * 2005-03-30 2006-10-12 Bich-Yen Nguyen Semiconductor device featuring an arched structure strained semiconductor layer
US20060228872A1 (en) * 2005-03-30 2006-10-12 Bich-Yen Nguyen Method of making a semiconductor device having an arched structure strained semiconductor layer
KR100647457B1 (ko) * 2005-12-09 2006-11-23 한국전자통신연구원 반도체 소자 및 그 제조방법
US20070166928A1 (en) * 2005-12-22 2007-07-19 Rj Mears, Llc Method for making an electronic device including a selectively polable superlattice
US7517702B2 (en) * 2005-12-22 2009-04-14 Mears Technologies, Inc. Method for making an electronic device including a poled superlattice having a net electrical dipole moment
US7718996B2 (en) * 2006-02-21 2010-05-18 Mears Technologies, Inc. Semiconductor device comprising a lattice matching layer
US7338834B2 (en) * 2006-03-17 2008-03-04 Acorn Technologies, Inc. Strained silicon with elastic edge relaxation
US8558278B2 (en) 2007-01-16 2013-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Strained transistor with optimized drive current and method of forming
US7781827B2 (en) 2007-01-24 2010-08-24 Mears Technologies, Inc. Semiconductor device with a vertical MOSFET including a superlattice and related methods
US7928425B2 (en) * 2007-01-25 2011-04-19 Mears Technologies, Inc. Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods
US7880161B2 (en) 2007-02-16 2011-02-01 Mears Technologies, Inc. Multiple-wavelength opto-electronic device including a superlattice
US7863066B2 (en) * 2007-02-16 2011-01-04 Mears Technologies, Inc. Method for making a multiple-wavelength opto-electronic device including a superlattice
US7812339B2 (en) * 2007-04-23 2010-10-12 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures
US7776699B2 (en) * 2008-02-05 2010-08-17 Chartered Semiconductor Manufacturing, Ltd. Strained channel transistor structure and method
US8386549B1 (en) 2008-03-04 2013-02-26 Acorn Technologies, Inc. Reduced complexity adaptive multistage wiener filter
US7943961B2 (en) 2008-03-13 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strain bars in stressed layers of MOS devices
US8293631B2 (en) 2008-03-13 2012-10-23 International Business Machines Corporation Semiconductor devices having tensile and/or compressive stress and methods of manufacturing
US7700416B1 (en) 2008-04-25 2010-04-20 Acorn Technologies, Inc. Tensile strained semiconductor on insulator using elastic edge relaxation and a sacrificial stressor layer
US7851325B1 (en) * 2008-09-12 2010-12-14 Acorn Technologies, Inc. Strained semiconductor using elastic edge relaxation, a buried stressor layer and a sacrificial stressor layer
US7808051B2 (en) 2008-09-29 2010-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell without OD space effect in Y-direction
US8361867B2 (en) 2010-03-19 2013-01-29 Acorn Technologies, Inc. Biaxial strained field effect transistor devices
US9059201B2 (en) 2010-04-28 2015-06-16 Acorn Technologies, Inc. Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
US8361868B2 (en) 2010-04-28 2013-01-29 Acorn Technologies, Inc. Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
US8395213B2 (en) 2010-08-27 2013-03-12 Acorn Technologies, Inc. Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer
US9406798B2 (en) 2010-08-27 2016-08-02 Acorn Technologies, Inc. Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer
US10833194B2 (en) 2010-08-27 2020-11-10 Acorn Semi, Llc SOI wafers and devices with buried stressor
FR2965975B1 (fr) 2010-10-11 2012-12-21 Commissariat Energie Atomique Transistor a effet de champ sur ilot de matériau semi-conducteur auto-assemble
DE102012221932A1 (de) * 2012-11-30 2014-06-05 Leibniz-Institut für Festkörper- und Werkstoffforschung e.V. Aufgerollte, dreidimensionale Feldeffekttransistoren und ihre Verwendung in der Elektronik, Sensorik und Mikrofluidik
KR101855023B1 (ko) 2013-11-22 2018-05-04 아토메라 인코포레이티드 정지층을 통한 초격자 펀치를 포함하는 수직 반도체 디바이스 및 관련된 방법
US9406753B2 (en) 2013-11-22 2016-08-02 Atomera Incorporated Semiconductor devices including superlattice depletion layer stack and related methods
US9716147B2 (en) 2014-06-09 2017-07-25 Atomera Incorporated Semiconductor devices with enhanced deterministic doping and related methods
KR102248475B1 (ko) * 2014-09-19 2021-05-06 인텔 코포레이션 인듐 풍부 표면들을 갖는 인듐 갈륨 비화물 활성 채널을 생성하는 장치 및 방법
US9722046B2 (en) 2014-11-25 2017-08-01 Atomera Incorporated Semiconductor device including a superlattice and replacement metal gate structure and related methods
US9941359B2 (en) 2015-05-15 2018-04-10 Atomera Incorporated Semiconductor devices with superlattice and punch-through stop (PTS) layers at different depths and related methods
WO2016196600A1 (en) 2015-06-02 2016-12-08 Atomera Incorporated Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control
US9558939B1 (en) 2016-01-15 2017-01-31 Atomera Incorporated Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source
CN113224158A (zh) * 2020-02-04 2021-08-06 联芯集成电路制造(厦门)有限公司 半导体晶体管及其制作方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3542482A1 (de) * 1985-11-30 1987-06-04 Licentia Gmbh Modulationsdotierter feldeffekttransistor
JPH0783028B2 (ja) * 1986-06-02 1995-09-06 株式会社日立製作所 半導体装置及び製造方法
US4827320A (en) * 1986-09-19 1989-05-02 University Of Illinois Semiconductor device with strained InGaAs layer
US4865659A (en) * 1986-11-27 1989-09-12 Sharp Kabushiki Kaisha Heteroepitaxial growth of SiC on Si
EP0323896B1 (de) * 1988-01-07 1996-04-17 Fujitsu Limited Komplementäre Halbleiteranordnung
US5227644A (en) * 1989-07-06 1993-07-13 Nec Corporation Heterojunction field effect transistor with improve carrier density and mobility
JPH03136319A (ja) * 1989-10-23 1991-06-11 Fujitsu Ltd ヘテロエピタキシャル基板および半導体装置
FR2656955B1 (fr) * 1990-01-10 1996-12-13 France Etat Structure a semiconducteurs pour composant optoelectronique.
JPH03227530A (ja) * 1990-02-01 1991-10-08 Nec Corp 電界効果トランジスタ及びその製造方法
US5245208A (en) * 1991-04-22 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5241214A (en) * 1991-04-29 1993-08-31 Massachusetts Institute Of Technology Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
JPH0521468A (ja) * 1991-07-17 1993-01-29 Sumitomo Electric Ind Ltd 電界効果トランジスタの製造方法
JPH05129635A (ja) * 1991-11-05 1993-05-25 Hitachi Ltd 電界効果型トランジスタとその製造方法
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US5357119A (en) * 1993-02-19 1994-10-18 Board Of Regents Of The University Of California Field effect devices having short period superlattice structures using Si and Ge
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US6723621B1 (en) * 1997-06-30 2004-04-20 International Business Machines Corporation Abrupt delta-like doping in Si and SiGe films by UHV-CVD
JP3443343B2 (ja) 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
KR100268936B1 (ko) * 1997-12-16 2000-10-16 김영환 반도체 소자의 양자점 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1294016A1 (de) * 2001-09-18 2003-03-19 Paul Scherrer Institut Herstellung von selbstorganisierten gestapelten Inseln für selbstjustierte Kontakte von Strukturen mit kleinen Abmessungen
WO2003025989A2 (en) * 2001-09-18 2003-03-27 Paul Scherrer Institut Formation of self-organized stacked islands for self-aligned contacts
WO2003025989A3 (en) * 2001-09-18 2003-10-16 Scherrer Inst Paul Formation of self-organized stacked islands for self-aligned contacts

Also Published As

Publication number Publication date
US20010045582A1 (en) 2001-11-29
US6872625B2 (en) 2005-03-29
US6498359B2 (en) 2002-12-24
US20030042565A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
DE10025264A1 (de) Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
EP0879481B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE69730625T2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE112006003439B4 (de) Verfahren zur Herstellung eines n-Kanal-Transistors und n-Kanal-Transistor
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE10137369B4 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
EP1697998B1 (de) Feldeffekttransistor mit heteroschichtstruktur sowie zugehöriges herstellungsverfahren
EP1604390B1 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE3811821A1 (de) Halbleiterbauelement
DE10161129A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10214066A1 (de) Halbleiterelement mit retrogradem Dotierprofil in einem Kanalgebiet und ein Verfahren zur Herstellung desselben
DE2455730B2 (de) Feldeffekt-Transistor
DE19702110A1 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
EP0623960B1 (de) IGBT mit mindestens zwei gegenüberliegenden Kanalgebieten pro Sourcegebiet und Verfahren zu dessen Herstellung
DE102005047054B4 (de) Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors
DE102009031314A1 (de) Halbleiterbauelement aus Silizium mit bereichsweise vermindertem Bandabstand und Verfahren zur Herstellung desselben
DE19818518C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE112006002377T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
EP1090415B1 (de) Halbleiteranordnung mit ohmscher kontaktierung und verfahren zur kontaktierung einer halbleiteranordnung
DE19725449C2 (de) Halbleiter-Heterostruktur und Verfahren zur Herstellung
DE102006012447B4 (de) Verfahren zur Herstellung einer Transistorstruktur
DE2854073A1 (de) Feldeffekttransistor-anordnung sowie verfahren zu ihrer herstellung
DE3731000C2 (de) Integrierte Halbleiteranordnung mit p-Kanal- und n-Kanal-Feldeffekttransistoren
DE69827058T2 (de) Verbindungshalbleiter-Interfacestruktur und deren Herstellungsverfahren

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8110 Request for examination paragraph 44
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20141202