DE3811821A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE3811821A1
DE3811821A1 DE3811821A DE3811821A DE3811821A1 DE 3811821 A1 DE3811821 A1 DE 3811821A1 DE 3811821 A DE3811821 A DE 3811821A DE 3811821 A DE3811821 A DE 3811821A DE 3811821 A1 DE3811821 A1 DE 3811821A1
Authority
DE
Germany
Prior art keywords
layer
channel region
silicon
gaas
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3811821A
Other languages
English (en)
Inventor
Masafumi Shinbo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of DE3811821A1 publication Critical patent/DE3811821A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Description

Die Erfindung betrifft ein Halbleiterbauelement mit einem isolierten Gate, insbesondere einem IGFET.
Verbindungs-Halbleiter wie GaAs enthaltende Transistoren sind meist Schottky-Transistoren (MESFET). Kürzlich wurden HEMT, HBT etc. entwickelt. Bei IGFETs, insbesondere bei MOSFETs für hochintegrierte Schaltungen findet Silizium Ver­ wendung. Normalerweise finden jedoch Verbindungs-Halbleiter nicht bei MOSFETs Verwendung. Der Grund ist hauptsächlich darin zu sehen, daß es schwierig ist, eine gut isolierende Schicht aus einem Material wie SiO2 für Si herzustellen. Ferner sind eine Anzahl von Zwischenschicht-Zuständen in einer MOS-Struktur mit Verbindungs-Halbleitermaterial vor­ handen. Entsprechende Schwierigkeiten treten bei Verwendung von Ge als Halbleitermaterial auf.
Es ist Aufgabe der Erfindung, ein Halbleiterbauelement mit einem isolierten Gate zu schaffen, das in dem Kanalbereich eine monokristalline Schicht aus einem Verbindungs-Halbleiter­ material aufweist, wobei die Zwischenschicht-Zustände in der Zwischenschicht zwischen dem Kanalbereich aus einem Verbin­ dungs-Halbleitermaterial und einer Gate-Isolierschicht ver­ ringert sind.
Gemäß der Erfindung wird dies dadurch erreicht, daß eine dünne Schicht aus einem Silizium-Einkristall zwischen dem Kanalbereich und der Gate-Isolierschicht eingesetzt wird, welche eine Dicke von 100 oder weniger Atomen hat.
Beispielsweise enthält ein MOSFET gemäß der Erfindung einen Kanalbereich aus P-GaAs, durch den Kanal getrennte N-Source- und Drain-Bereiche, eine Gate-Isolierschicht auf dem Kanal­ bereich und eine Gate-Elektrode auf der Isolierschicht. Eine dünne Schicht aus einem Silizium-Einkristall, die eine Dicke entsprechend 100 Atomen oder weniger aufweist, ist zwischen dem Kanalbereich und der Gate-Isolierschicht vorgesehen. Neben GaAs sind andere Verbindungs-Halbleitermaterialien der Gruppen III-V und Halbleitermaterialien der Gruppe IV wie beispiels­ weise Ge verwendbar.
Da die Schicht aus dem Silizium-Einkristall extrem dünn ist, fließt die Majorität von Elektronen oder Löchern mehr in den GaAs-Kanal als in die dünne Siliziumschicht, wo die Beweg­ lichkeit der Elektronen und Löcher größer als in der dünnen Siliziumschicht ist. Ferner sind die Zwischenschicht-Zustände zwischen dem Kanalbereich und der Gate-Isolierschicht beträcht­ lich verringert, weil die Zwischenschicht aus Si und SiO2 gebildet ist. Das Oberflächenpotential des Kanalbereichs, also die Schwellwertspannung Vth kann durch die Verunreinigungs- Konzentration und deren Verteilung in dem Kanalbereich, durch die Art der Gate-Isolierschicht und deren Dicke, und durch die Art des Materials der Gate-Elektrode beeinflußt werden. Die Spannung Vth kann auch durch die Anzahl von Atomschichten (Schichtstärke) der dünnen Siliziumschicht, durch den Leit­ fähigkeitstyp des Dotiermaterials und durch dessen Konzen­ tration beeinflußt werden.
Anhand der Zeichnung soll die Erfindung beispielsweise näher erläutert werden. Es zeigt
Fig. 1a eine Schnittansicht eines MOSFET gemäß der Erfindung,
Fig. 1b eine Schnittansicht eines weiteren Ausführungsbeispiels eines MOSFET gemäß der Erfindung,
Fig. 1c bis 1e Energieband-Diagramme von MOSFETs gemäß der Erfindung,
Fig. 2a eine Schnittansicht eines weiteren Ausführungsbei­ spiels eines MOSFET gemäß der Erfindung,
Fig. 2b ein Energieband-Diagramm des MOSFET in Fig. 2a,
Fig. 3a bis 3e eine Darstellung zur Erläuterung der Herstellung eines MOSFET gemäß der Erfindung,
Fig. 4a bis 4e eine Darstellung zur Erläuterung der Herstellung eines anderen Ausführungsbeispiels eines MOSFETs ge­ mäß der Erfindung; und
Fig. 5a bis 5d eine Darstellung zur Erläuterung der Herstellung eines weiteren Ausführungsbeispiels eines MOSFETs ge­ mäß der Erfindung.
Bei dem in Fig. 1 dargestellten Ausführungsbeispiel eines MOSFET gemäß der Erfindung ist ein P-Kanal 4 auf der Ober­ fläche einer P-GaAs-Schicht 1 vorgesehen. Durch den Kanal voneinander getrennt ist ein N-Source-Bereich 2 und ein Drain-Bereich 3 aus GaAs vorgesehen. Auf dem P-Kanalbereich 4 ist eine dünne Schicht 7 aus monokristallinen Silizium vorgesehen, auf der eine Gate-Isolierschicht 5 ausgebildet ist, über der eine Gate-Elektrode 6 angeordnet ist. Die Kristallebene der GaAs-Schicht 1 auf der Oberfläche ist nicht speziell definiert. Es ist jedoch wünschenswert, daß eine Kristallebene vorhanden ist, auf der der Si-Einkristall leicht wachsen kann, indem beispielsweise eine Orientierung (100) vorgesehen wird. Die Schicht 7 aus Silizium sollte innerhalb des kontrollierbaren Bereichs so dünn wie möglich sein und kann eine Schichtstärke entsprechend einem bis 100 Atomen aufweisen. Für die Gate-Isolierschicht 5 können SiO2 und SiN verwandt werden. Die Schicht aus SiO2 kann als thermisches Oxid hergestellt oder mit Hilfe eines CVD-Ver­ fahrens aufgedampft werden. Die Dicke und Kanallänge der Gate-Isolierschicht 5 wird entsprechend den gegebenen An­ forderungen festgelegt. Außer GaAs können auch andere Halb­ leiter der Gruppen III-V wie InP, oder Halbleiter der Gruppe IV wie Ge für den P-Kanalbereich 4 verwendet werden.
Bei dem in Fig. 1b dargestellten Ausführungsbeispiel ist ein MOSFET vorgesehen, der einen inselförmig ausgebildeten Kanal­ bereich 4 aus P-GaAs aufweist, eine dünne Schicht aus Silizium, eine Gate-Isolierschicht 5 aus SiO2 und eine Gate-Elektrode 6. Source- und Drain-Elektroden 12, 13 ragen durch Kontaktöffnungen in einer Feld-Isolierschicht 16 vor. Die Kristallebene des P-Si-Bereichs 10 wird derart ausgewählt, daß der GaAs-Ein­ kristall gut wachsen kann. Beispielsweise findet eine Kristall­ ebene unter einem Winkel von einigen Grad von der Ebene (100) Verwendung. Der Kanalbereich 4 aus P-GaAs kann eine an sich beliebige Dicke aufweisen, die typischerweise 0,1 bis 2 Mikrometer beträgt.
Die Fig. 1c bis 1e zeigen typische Energieband-Diagramme (bei einer Gate-Spannung = 0 V) der beschriebenen Ausführungs­ beispiele. M kennzeichnet dabei eine Gate-Elektrode, Ox eine Gate-Isolierschicht, CB ist das Leitfähigkeitsband, VB ist das Valenzband und FL ist das Fermi-Niveau. Da Unterschiede hinsichtlich der Elektronenaffinität und des Bandabstands zwischen Si und GaAs vorhanden sind, treten Band-Diskontinuitäten Δ Ec und Δ Ev auf. Bekanntlich ist Δ Ec = die Differenz der Elektronen-Affinität = 0,06 eV in dem Leitfähigkeitsband, und Δ Ev = Differenz des Bandabstands - Δ Ec = 0,2 eV in dem Valenzbereich. Fig. 1c zeigt ein Energieband-Diagramm, wobei die Verunreinigungs-Konzentration der dünnen Schicht 7 aus Silizium auf der P-GaAs-Schicht 4 niedrig ist. Fig. 1d zeigt ein Energieband-Diagramm, wobei eine verhältnismäßig hohe Konzentration von P-Dotiermaterial in der Schicht 7 aus Silizium vorhanden ist, die deshalb mehr einen Anreicherungs­ typ aufweist. Fig. 1e zeigt ein Energieband-Diagramm, wobei N-Dotiermaterial in der dünnen Schicht 7 vorhanden ist, welche mehr einen Verarmungstyp aufweist. Die Schwellwertspannung Vth dieses MOSFET kann durch den Leitfähigkeitstyp des Dotier­ materials und dessen Konzentration gesteuert werden. Da Band- Diskontinuitäten in dem Grenzbereich von Si und GaAs vorhanden sind, wird in dem Grenzbereich eine Verarmungsschicht oder eine Potentialschranke ausgebildet, und die Bänder zweigen davon ab. Deshalb ist die Schwellwertspannung Vth auch eine Funktion der Dicke der dünnen Schicht 7 aus Silizium. Für eine effektive Nutzung der hohen Elektronenleitfähigkeit in dem Kanalbereich 4 aus GaAs sollte die dünne Schicht 7 als Silizium so dünn wie möglich sein. Ideal wäre eine Atom-Schicht, während aus praktischen Gründen im allgemeinen Schichten entsprechend einigen bis 100 Atomen vorgesehen werden. Wenn die dünne Schicht aus Silizium extrem dünn ist, wird der Energiezustand des Siliziums quantiziert, was jedoch in Verbindung mit der Erfindung keiner näheren Erläuterung bedarf.
Bei dem in Fig. 2a dargestellten Ausführungsbeispiel hat der MOSFET einen Kanalbereich 4 aus P-Ge. Das Halbleiterbauelement hat N-Source- und Drain-Bereiche 2, 3, die in einem P-Si-Bereich 10 mit niedrigem Widerstand ausgebildet sind. Ein Ge-Kanal­ bereich 4 ist auf dem Bereich 10 ausgebildet, dessen beide Enden sich in Berührung mit den Source- und Drain-Bereichen 2, 3 befinden. Auf einer dünnen Schicht 7 aus Silizium sind eine Isolierschicht 5 und eine Gate-Elektrode 6 vorgesehen.
Fig. 2b zeigt ein Energieband-Diagramm dieses Halbleiterbau­ elements (bei Vt = 0) entlang einem Querschnitt P-Si/P-Ge/ P-Si. Die Band-Diskontinuitäten betragen etwa Δ Ec = 0,12 eV und Δ Ev = 0,33 eV. Deshalb ist die Beweglichkeit der Elektro­ nen in dem Kanalbereich 4 aus Ge höher und ein zweidimensiona­ les Elektronen-Gas kann sich in dem Ge-Kanal ausbilden. Wegen des kombinierten Effekts der hohen Elektronenbeweglichkeit in Ge und der Ausbildung von zweidimensionalem Elektronen- Gas arbeitet dieser FET mit sehr hoher Geschwindigkeit. Obwohl bei dem obigen Beispiel Ge für den Kanalbereich 4 benutzt wird, können andere Halbleiter der Gruppe IV benutzt werden, z. B. ein SiGe-Mischkristall und SiC, sowie Halbleiter der Gruppen III-V oder II-VI.
In Verbindung mit den Fig. 3a bis 3e soll ein Verfahren zur Herstellung eines MOSFET gemäß der Erfindung beschrieben werden. Fig. 3a zeigt einen Querschnitt durch einen Kanalbereich 4 aus P-GaAs, der selektiv auf einem halbisolierenden GaAs- Substrat 1 unter Verwendung einer aufgedampften SiO2-Schicht oder dergleichen Maske 26 ausgebildet ist. Fig. 3b zeigt eine Schnittansicht, wobei N-GaAs-Source- und Drain-Bereiche 2, 3 unter Verwendung einer Maske 36 aus einer aufgedampften SiO2- Schicht vorgesehen sind. Fig. 3c zeigt eine Schnittansicht, wobei eine dünne Schicht 7 aus einkristallinem Silizium selektiv aufgewachsen ist, unter Verwendung einer Maske 26 aus SiO2 oder dergleichen Material, nachdem der Kanalbereich 4 freigelegt wurde. Obwohl zum selektiven Wachsen in an sich bekannter Weise eine Si-H-C-Atmosphäre oder ein Aufdampfver­ fahren bei niedrigem Druck benutzt werden kann, wird die Ver­ wendung einer molekularen epitaxialen Schicht (MLE) vorge­ zogen. Eine molekulare Beam-Epitaxie (MBE) ist ebenfalls effektiv, obwohl das selektive Wachsen bei diesem Verfahren schwierig ist. Fig. 3d zeigt eine Schnittansicht, wobei eine Gate-Isolierschicht 5 durch thermische Oxidation der dünnen Schicht 7 aus Silizium ausgebildet wird. Es kann auch eine CVD-Oxidschicht oder CVD-Nitridschicht als Gate-Isolier­ schicht 5 vorgesehen werden. Fig. 3e zeigt eine Schnittansicht des fertiggestellten MOSFET, wobei eine Gate-Elektrode 6 und Source- und Drain-Elektroden 12, 13 mit einer metallischen Schicht nach der Ausbildung von Kontaktöffnungen vorgesehen werden.
In Verbindung mit Fig. 4 soll ein Verfahren zur Herstellung eines anderen Ausführungsbeispiels eines MOSFET gemäß der Erfindung erläutert werden. Fig. 4a zeigt eine Schnittan­ sicht, wobei ein P-Quellenbereich 10 in einem Substrat 11 aus N-Silizium vorgesehen ist. Die Isolation erfolgt mit einer selektiven SiO2-Schicht 16. Eine Schicht 4 aus P-GaAs und eine dünne Schicht 7 aus Silizium werden auf der gesamten Oberfläche unter Verwendung eines MOCVD- oder MBE-Verfahrens aufgewachsen. Die Schicht aus GaAs auf dem P-Bereich 10 und die dünne Schicht 7 aus Si sind monokristallin, während andere Teile polykristallin sind. Fig. 4b zeigt eine Gate-Isolier­ schicht 5, die durch ein CVD-Verfahren oder dergleichen nach Entfernen unnötiger Teile der Schicht 4 und der dünnen Schicht aus Silizium aufgetragen werden. Entsprechend Fig. 4c werden nach Ausbildung einer Gate-Elektrode 6 aus poly­ kristallinem Silizium, Metall oder einem Silizid, N-Source- und Drain-Bereiche 2, 3 durch Ionen-Implantation ausgebildet. Fig. 4d zeigt eine aufgetragene Feld-Isolierschicht 26. Danach werden nach Ausbildung von Kontaktöffnungen Elektroden und Anschlußdrähte vorgesehen, um das in Fig. 4e dargestellte Halbleiterbauelement fertigzustellen. Es ist ferner möglich, eine dünne Schicht aus Ge oder eine Supergitter-Schicht aus den Gruppen III-V als Pufferschicht zwischen dem P-Bereich 10 und der Schicht 4 aus GaAs einzusetzen.
In Verbindung mit Fig. 5 soll ein Verfahren zur Herstellung eines weiteren MOSFET gemäß der Erfindung beschrieben werden. Fig. 5a zeigt die Ausbildung einer Maske 16 aus einer SiO2- Schicht, durch die ein Teil der Source- und Drain-Bereiche 2, 3 und des Substrats 10 zugänglich sind. Fig. 5b zeigt die Aus­ bildung einer dünnen Schicht 7 aus Silizium, die selektiv auf­ gewachsen wird, nachdem ein Kanalbereich 4 aus GaAs oder Ge selektiv durch ein MOCVD- oder MLE-Verfahren unter Verwendung der Maske 16 aus SiO2 ausgebildet wurde. Fig. 5c zeigt eine ausgetragene Gate-Isolierschicht 5. Fig. 5d zeigt das fertig­ gestellte Halbleiterbauelement nach dem Anbringen einer Gate- Elektrode 6 etc.
Gemäß den beschriebenen Ausführungsbeispielen wird ein FET mit einem isolierten Gate vorgesehen, für den ein Material mit hoher Elektronenbeweglichkeit wie GaAs oder Ge im Kanalbe­ reich Verwendung findet, der unter Anwendung von Si-Technologie hergestellt werden kann. Obwohl die beschriebenen Ausführungs­ beispiele die Verwendung von GaAs oder Ge betreffen, können andere Halbleiter der Gruppen III-V wie InP Verwendung finden, Mischkristalle der Gruppe IV oder Verbindungs-Halbleiter, sowie Halbleiter der Gruppen II-VI. Obwohl bei den Aus­ führungsbeispielen ein N-Kanaltyp beschrieben wird, können die beschriebenen FETs auch vom P-Kanaltyp oder Verarmungs­ typ sein. Wegen dieses Merkmals ist die Erfindung auch vor­ teilhaft auf CMOS-Transistoren anwendbar. Wie oben erwähnt wurde, ist die Erfindung insbesondere für die Herstellung von schnellen hochintegrierten Schaltungen mit mehreren Funktionen von Interesse.

Claims (4)

1. Halbleiterbauelement mit einem isolierten Gate, mit einem Kanalbereich von dem einen Leitfähigkeitstyp, mit einem Source- und Drain-Bereich von dem anderen Leitfähigkeits­ typ, welche Bereiche durch den Kanalbereich getrennt sind, sowie mit einer Gate-Isolierschicht auf dem Kanalbereich, auf der die Gate-Elektrode vorgesehen ist, dadurch gekenn­ zeichnet, daß mindestens ein Teil des Kanalbereichs (4) aus einem sich von Silizium unterscheidenden Halbleiter­ kristall besteht, und daß zwischen dem Kanalbereich und der Gate-Isolierschicht (5) eine dünne Schicht (7) aus einem Silizium-Einkristall vorgesehen ist, deren Dicke ge­ ringer als eine Schicht von 100 Atomen ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkristall ein Verbindungs-Halbleiter der Gruppen III-V ist.
3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß der Halbleiterkristall auf einem Substrat aus einem Halbleiter-Einkristall der Gruppe IV ausgebildet ist.
4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Oberflächenpotential des Kanalbereichs zumindest teilweise durch die Anzahl von Atom­ schichten der dünnen Schicht aus dem Silizium-Einkristall, durch den Leitfähigkeitstyp des Dotiermaterials oder die Konzentration des Dotiermaterials bestimmt wird.
DE3811821A 1987-04-09 1988-04-08 Halbleiterbauelement Withdrawn DE3811821A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62087370A JPS63252478A (ja) 1987-04-09 1987-04-09 絶縁ゲ−ト型半導体装置

Publications (1)

Publication Number Publication Date
DE3811821A1 true DE3811821A1 (de) 1988-10-27

Family

ID=13913008

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3811821A Withdrawn DE3811821A1 (de) 1987-04-09 1988-04-08 Halbleiterbauelement

Country Status (3)

Country Link
US (1) US5036374A (de)
JP (1) JPS63252478A (de)
DE (1) DE3811821A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0346569A1 (de) * 1988-06-15 1989-12-20 International Business Machines Corporation Mit dem Fermi-Niveau nichtfixierte Oxid-Verbindungshalbleiterstrukturen und Verfahren zu deren Herstellungen
EP0380077A2 (de) * 1989-01-25 1990-08-01 Hitachi, Ltd. Transistor, versehen mit einer gedehnten Schicht aus Germanium
EP0397987A1 (de) * 1989-05-15 1990-11-22 International Business Machines Corporation Silicium-MOSFET mit Germanium-Kanal
EP0449620A2 (de) * 1990-03-29 1991-10-02 Kabushiki Kaisha Toshiba Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
US5241197A (en) * 1989-01-25 1993-08-31 Hitachi, Ltd. Transistor provided with strained germanium layer
US5272365A (en) * 1990-03-29 1993-12-21 Kabushiki Kaisha Toshiba Silicon transistor device with silicon-germanium electron gas hetero structure channel

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086321A (en) * 1988-06-15 1992-02-04 International Business Machines Corporation Unpinned oxide-compound semiconductor structures and method of forming same
JP2760576B2 (ja) * 1989-06-15 1998-06-04 株式会社東芝 半導体装置
US5272361A (en) * 1989-06-30 1993-12-21 Semiconductor Energy Laboratory Co., Ltd. Field effect semiconductor device with immunity to hot carrier effects
US5196907A (en) * 1990-08-20 1993-03-23 Siemens Aktiengesellschaft Metal insulator semiconductor field effect transistor
JP2947654B2 (ja) * 1990-10-31 1999-09-13 キヤノン株式会社 Ｍｉｓ型トランジスタ
US5168330A (en) * 1990-12-03 1992-12-01 Research Triangle Institute Semiconductor device having a semiconductor substrate interfaced to a dissimilar material by means of a single crystal pseudomorphic interlayer
US5124762A (en) * 1990-12-31 1992-06-23 Honeywell Inc. Gaas heterostructure metal-insulator-semiconductor integrated circuit technology
US6004137A (en) * 1991-01-10 1999-12-21 International Business Machines Corporation Method of making graded channel effect transistor
JPH0691249B2 (ja) * 1991-01-10 1994-11-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 変調ドープ形ｍｉｓｆｅｔ及びその製造方法
US5268324A (en) * 1992-05-27 1993-12-07 International Business Machines Corporation Modified silicon CMOS process having selectively deposited Si/SiGe FETS
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
JP3461274B2 (ja) * 1996-10-16 2003-10-27 株式会社東芝 半導体装置
US5872031A (en) * 1996-11-27 1999-02-16 The Regents Of The University Of California Enhancement-depletion logic based on gaas mosfets
US6350993B1 (en) 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6472695B1 (en) 1999-06-18 2002-10-29 The Regents Of The University Of California Increased lateral oxidation rate of aluminum indium arsenide
US6555839B2 (en) * 2000-05-26 2003-04-29 Amberwave Systems Corporation Buried channel strained silicon FET using a supply layer created through ion implantation
US6743680B1 (en) * 2000-06-22 2004-06-01 Advanced Micro Devices, Inc. Process for manufacturing transistors having silicon/germanium channel regions
US6709935B1 (en) 2001-03-26 2004-03-23 Advanced Micro Devices, Inc. Method of locally forming a silicon/geranium channel layer
US6861326B2 (en) 2001-11-21 2005-03-01 Micron Technology, Inc. Methods of forming semiconductor circuitry
KR100625175B1 (ko) * 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법
US20060086950A1 (en) * 2004-10-13 2006-04-27 Matty Caymax Method for making a passivated semiconductor substrate
JP5098293B2 (ja) * 2006-10-30 2012-12-12 富士電機株式会社 ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
EP1936696A1 (de) * 2006-12-22 2008-06-25 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Feldeffekttransistorvorrichtung und Herstellungsverfahren dafür
EP1936697B1 (de) 2006-12-22 2016-03-09 Imec Feldeffekttransistorvorrichtung und Herstellungsverfahren dafür
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
KR20120022872A (ko) * 2009-05-22 2012-03-12 스미또모 가가꾸 가부시키가이샤 반도체 기판, 전자 디바이스, 반도체 기판의 제조 방법 및 전자 디바이스의 제조 방법
US8610172B2 (en) 2011-12-15 2013-12-17 International Business Machines Corporation FETs with hybrid channel materials
US9093264B2 (en) * 2012-04-20 2015-07-28 Applied Materials, Inc. Methods and apparatus for forming silicon passivation layers on germanium or III-V semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58188165A (ja) * 1982-04-28 1983-11-02 Nec Corp 半導体装置
JPS59119869A (ja) * 1982-12-27 1984-07-11 Fujitsu Ltd 半導体装置
JPS59232426A (ja) * 1983-06-16 1984-12-27 Seiko Epson Corp 半導体装置の製造方法
JPS60211946A (ja) * 1984-04-06 1985-10-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0783107B2 (ja) * 1984-04-19 1995-09-06 日本電気株式会社 電界効果トランジスタ
JPS60239062A (ja) * 1984-05-11 1985-11-27 Seiko Epson Corp Ｉｎｐ半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0346569A1 (de) * 1988-06-15 1989-12-20 International Business Machines Corporation Mit dem Fermi-Niveau nichtfixierte Oxid-Verbindungshalbleiterstrukturen und Verfahren zu deren Herstellungen
EP0380077A2 (de) * 1989-01-25 1990-08-01 Hitachi, Ltd. Transistor, versehen mit einer gedehnten Schicht aus Germanium
EP0380077A3 (de) * 1989-01-25 1990-09-12 Hitachi, Ltd. Transistor, versehen mit einer gedehnten Schicht aus Germanium
US5241197A (en) * 1989-01-25 1993-08-31 Hitachi, Ltd. Transistor provided with strained germanium layer
EP0397987A1 (de) * 1989-05-15 1990-11-22 International Business Machines Corporation Silicium-MOSFET mit Germanium-Kanal
EP0449620A2 (de) * 1990-03-29 1991-10-02 Kabushiki Kaisha Toshiba Halbleiteranordnungen mit einer Silizium/Silizium-Germanium-Heterostruktur und Verfahren zu deren Herstellung
EP0449620A3 (en) * 1990-03-29 1992-01-22 Kabushiki Kaisha Toshiba Semiconductor devices having a silicon/silicon-germanium heterostructure and methods of making the same
US5272365A (en) * 1990-03-29 1993-12-21 Kabushiki Kaisha Toshiba Silicon transistor device with silicon-germanium electron gas hetero structure channel

Also Published As

Publication number Publication date
US5036374A (en) 1991-07-30
JPS63252478A (ja) 1988-10-19

Similar Documents

Publication Publication Date Title
DE3811821A1 (de) Halbleiterbauelement
DE69730625T2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE69838307T2 (de) Vertikal-Sperrschicht-Feldeffekttransistoren
EP0838858B1 (de) Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
DE10025264A1 (de) Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE10024510B4 (de) Halbleiter-Bauteil und Verfahren zum Herstellen desselben
DE2455730B2 (de) Feldeffekt-Transistor
DE3114970A1 (de) Kombinierte bipolare smos-transistoranordnung und verfahren zu ihrer herstellung
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE10011054A1 (de) p-Kanal-Si/SiGe-Hochgeschwindigkeitshetero- struktur für Feldeffektbauelement
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19533313A1 (de) Halbleiterstruktur für einen Transistor
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE4025269A1 (de) Elektronisches bauelement und verfahren zu dessen herstellung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE3116268A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE3834223A1 (de) Fuer den tieftemperaturbetrieb geeigneter homouebergangs-bipolartransistor mit hoher basiskonzentration
DE1811492A1 (de) Feldeffekttransistor
DE10229003B4 (de) Ein Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem Rekombinationsgebiet
DE102005047054A1 (de) Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors
EP1497855B1 (de) Verfahren zur herstellung einer oder mehrerer einkristalliner schichten mit jeweils unterschiedlicher gitterstruktur in einer ebene einer schichtenfolge
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8120 Willingness to grant licences paragraph 23
8141 Disposal/no request for examination