JPS59232426A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59232426A
JPS59232426A JP58108097A JP10809783A JPS59232426A JP S59232426 A JPS59232426 A JP S59232426A JP 58108097 A JP58108097 A JP 58108097A JP 10809783 A JP10809783 A JP 10809783A JP S59232426 A JPS59232426 A JP S59232426A
Authority
JP
Japan
Prior art keywords
film
compound semiconductor
forming
thermal oxidation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58108097A
Other languages
English (en)
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP58108097A priority Critical patent/JPS59232426A/ja
Publication of JPS59232426A publication Critical patent/JPS59232426A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は化合物半導体表面への酸化膜形成法に関する。
従来、化合物半導体表面への酸化１１αの形成法として
は、化合物半導体材料の熱酸化、陽極酸化及び化合物半
導体表面への化学蒸着（ｃＶＤ）法による酸化膜堆積法
等があまた。
しかし、上記従来技術によると、いずれの方法によって
も、表面準位密度の小さな、且つ安定な酸化膜を得るこ
とが田作であった。
本発明け、かかる従来技術の欠点をなくし、表面準位密
度が小さく、且つ、安定なＳｉＯ□膜を化合物半導体表
面に形成することを目的とする。
前言ｅ目的を達成するための本発明の基本的な描成け、
半導体装置の製造方法において、化合物半導体表面には
Ｓ１１半導体膜が形成され、討Ｓｉ膜を熱酸化によｈｓ
ｊｏ２１１１Ｊとなすことを特徴とする。
以下、実施例により本発明を詳述する。
第１図乃至第２図は従来技術による化合物半導体表面へ
の酸化膜形成法を工程順に断面図で示したものであり、
（１）工ｎＰ基板１の表面に（２）酸化膜２を基板１の
直接熱酸化により形成したものである。
Ｍ６図乃至第５図は本発明による化合物半導体表面への
酸化膜の形成法を工程順に断面図で示したものであり、
（１）工ｎＰ基板１１０表面に（２）まず多結晶５ｉＪ
Ｗｊ１２をＣＶＤ法で形成し、（３）該多結晶Ｓ？。
層１２を熱酸化により酸化し、５ｉ０２膜１３となす、
上記の如く、本発明による化合物半導体表面への酸化膜
形成法によるＳＺ　０２膜は、表面準位密度が小さく、
きわめて安定な膜となｌ）、化合物半導体装置の　　安
定化に効果がある。
本発明は、化合物単導体膜や図形状に加工された化合物
半導体１冷表面あるいは側面へのＳｊ　０２膜形成にも
適用できる。
【図面の簡単な説明】
第１図１ンび第２図は従来技術による化合物半導体表面
への酸化膜形成工程を断面図で図示−１２だものであり
、ｍ５図約６゛第５図は本発明による化合物半導体表面
に酸化膜を形成する工程を工程順に断面図で図示し、た
ものである。 τ・、１１・・・・・化合物半導体 ２、・・・・　　酸化膜 １３　・・・・・・５２０２膜 １２・・・・・多結晶Ｓｉ膜 以　　上 砧ｌ　＠ 情２＠ 瀕　３　巴 第午　回 場立凪

Claims (1)

    【特許請求の範囲】
  1. 化合物半導体表面にけＳｉ半導体膜が形成され、１ｉｓ
    ｚ膜を恕酸化により５ｉＣ）ｚ膜となすことを特徴とす
    る半導体装置の製造方法。
JP58108097A 1983-06-16 1983-06-16 半導体装置の製造方法 Pending JPS59232426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58108097A JPS59232426A (ja) 1983-06-16 1983-06-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58108097A JPS59232426A (ja) 1983-06-16 1983-06-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59232426A true JPS59232426A (ja) 1984-12-27

Family

ID=14475793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58108097A Pending JPS59232426A (ja) 1983-06-16 1983-06-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59232426A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036374A (en) * 1987-04-09 1991-07-30 Seiko Instruments Inc. Insulated gate semiconductor device using compound semiconductor at the channel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036374A (en) * 1987-04-09 1991-07-30 Seiko Instruments Inc. Insulated gate semiconductor device using compound semiconductor at the channel

Similar Documents

Publication Publication Date Title
KR970013012A (ko) 반도체기판 및 그의 제작방법
JPH055182B2 (ja)
JPS59232426A (ja) 半導体装置の製造方法
JP3032244B2 (ja) 半導体装置の製造方法
JP2837423B2 (ja) 半導体基板の前処理方法
JPH0419707B2 (ja)
JPH01110749A (ja) 半導体装置の製造方法
JPS5951745B2 (ja) 半導体装置の製造方法
JPS6141136B2 (ja)
KR880001537B1 (ko) 반도체소자의 격리층 제조방법
JPS6136380B2 (ja)
JPS62216261A (ja) 半導体装置の製造方法
JPH02208960A (ja) 半導体装置の製造方法
JPS6120154B2 (ja)
JPS5852330B2 (ja) 半導体装置の製造方法
JPS6410647A (en) Manufacture of semiconductor device
JPH0416019B2 (ja)
JPS6218041A (ja) 半導体装置の製造方法
JPS6410106B2 (ja)
JPS59178732A (ja) 半導体装置の製造方法
JPS6222452A (ja) 半導体装置の製造方法
JPH0358414A (ja) 半導体装置の製造方法
JPS5868926A (ja) 半導体基板上に所要のパタ−ンを有する薄膜を形成する方法
JPS5831554A (ja) 半導体装置の製造方法
JPS5842615B2 (ja) 多孔質シリコン絶縁層の形成方法