JPS6222452A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6222452A JPS6222452A JP16345785A JP16345785A JPS6222452A JP S6222452 A JPS6222452 A JP S6222452A JP 16345785 A JP16345785 A JP 16345785A JP 16345785 A JP16345785 A JP 16345785A JP S6222452 A JPS6222452 A JP S6222452A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- oxidized
- semiconductor device
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の素子間分離に関するものであ
る。
る。
第３図ｔａ＋および山）は従来の半導体装置における素
子間分離の構造および形成工程を示した断面図であり、
図において、（１１は耐酸化性膜、（２）はシリコン基
板、（３）および（６）はシリコン基板（２）を酸化す
ることにより形成した二酸化シリコン（Ｓ１０□）でな
る酸化絶縁膜である。
子間分離の構造および形成工程を示した断面図であり、
図において、（１１は耐酸化性膜、（２）はシリコン基
板、（３）および（６）はシリコン基板（２）を酸化す
ることにより形成した二酸化シリコン（Ｓ１０□）でな
る酸化絶縁膜である。
次に、素子間分離膜としての上記酸化絶縁膜（３）の形
成方法ついて説明する。まず、シリコン基板（２）を酸
化することによって酸化絶縁膜（６）を形成する０次に
、第３図（ａ）に示すように、分離を行う領域以外の部
分に耐酸化性膜（１１を形成する。続いて、第３図（ｂ
ｌに示すように、表面を酸化することによって素子間分
離のための酸化絶縁膜（３）を形成する。
成方法ついて説明する。まず、シリコン基板（２）を酸
化することによって酸化絶縁膜（６）を形成する０次に
、第３図（ａ）に示すように、分離を行う領域以外の部
分に耐酸化性膜（１１を形成する。続いて、第３図（ｂ
ｌに示すように、表面を酸化することによって素子間分
離のための酸化絶縁膜（３）を形成する。
従来の半導体装置は以上のように構成されているので、
電離放射線（Ｔ線＋Ｔｒ、子線等）が照射された場合に
は、素子間分離のための酸化絶縁膜（３）＜７） Ｓ
ｉ Ｏｚおよび５ｉ（ｈ−３ｉ界面に捕獲電荷＋Ｎ。
電離放射線（Ｔ線＋Ｔｒ、子線等）が照射された場合に
は、素子間分離のための酸化絶縁膜（３）＜７） Ｓ
ｉ Ｏｚおよび５ｉ（ｈ−３ｉ界面に捕獲電荷＋Ｎ。
荷捕獲準位等が生成され、半導体装置の劣化が生じると
いう問題点があった。
いう問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、電離放射線の照射による劣化の少ない半導体
装置を得ることを目的とする。
たもので、電離放射線の照射による劣化の少ない半導体
装置を得ることを目的とする。
この発明に係る半導体装置は、素子間分離のための絶Ｓ
ＵＢに３１０！とそれ以外の絶縁体でなる多層絶縁膜を
用いたものである。
ＵＢに３１０！とそれ以外の絶縁体でなる多層絶縁膜を
用いたものである。
この発明におけるＳｉＯ□とそれ以外の絶縁体でなる素
子間分離のための多層絶縁膜は、電離放射線の照射によ
る捕獲電荷、電荷捕獲準位の発生が少なく、このため半
導体装置の劣化を生じにくくする。
子間分離のための多層絶縁膜は、電離放射線の照射によ
る捕獲電荷、電荷捕獲準位の発生が少なく、このため半
導体装置の劣化を生じにくくする。
以下、この発明の一実施例を図について説明する。第１
図Ｔａｌ〜（ｄｌにおいて、（２）はシリコン基板、（
３）はポリシリコン膜、（４）はポリシリコン膜（３）
を酸化した酸化絶縁膜、（５）はＣＶＤ法によって形成
したＳｉｎｇ、Ｂ Ｓ Ｇ （Ｂｏｒｏ −５ｉｌｉｃ
ａｔｅ −Ｇｌａｓｓ）またはＰ Ｓ Ｇ （Ｐｈｏｓ
ｐｈｏ −Ｓ １ｌｉｃａｔｅ −Ｇｌａｓｓ）膜、（
６）はシリコン基板（２）を酸化した酸化絶縁膜、（７
）は５ｊ３Ｎ＃＋ Ａｔ、ｏ、などのＳ ｉ Ｏｚ以外
の絶縁体でなる耐酸化性の絶縁膜である。
図Ｔａｌ〜（ｄｌにおいて、（２）はシリコン基板、（
３）はポリシリコン膜、（４）はポリシリコン膜（３）
を酸化した酸化絶縁膜、（５）はＣＶＤ法によって形成
したＳｉｎｇ、Ｂ Ｓ Ｇ （Ｂｏｒｏ −５ｉｌｉｃ
ａｔｅ −Ｇｌａｓｓ）またはＰ Ｓ Ｇ （Ｐｈｏｓ
ｐｈｏ −Ｓ １ｌｉｃａｔｅ −Ｇｌａｓｓ）膜、（
６）はシリコン基板（２）を酸化した酸化絶縁膜、（７
）は５ｊ３Ｎ＃＋ Ａｔ、ｏ、などのＳ ｉ Ｏｚ以外
の絶縁体でなる耐酸化性の絶縁膜である。
次に、本実施例の半導体装置の製造工程について説明す
る。まず、シリコン基板口）を酸化して酸化絶縁膜（６
）を形成する０次に、酸化絶縁膜（６）の上に耐酸化性
絶縁膜（７１を形成した後、第１図（ａｌに示すように
、素子量分＃領域にポリシリコン膜（３）を形成する。
る。まず、シリコン基板口）を酸化して酸化絶縁膜（６
）を形成する０次に、酸化絶縁膜（６）の上に耐酸化性
絶縁膜（７１を形成した後、第１図（ａｌに示すように
、素子量分＃領域にポリシリコン膜（３）を形成する。
次に、第１図（ｂｌに示すように、ポリシリコン膜（３
）を酸化して酸化絶縁膜（４）を形成する。
）を酸化して酸化絶縁膜（４）を形成する。
続いて、素子間分離領域以外のある絶縁膜（７）を除去
した後、第１図（Ｃ１に示すように、ＣＶＤ法によって
５ｉｏｚ、ＢＳＧまたはＰＳＧでなる絶縁膜（５）を形
成する０次に、絶縁膜（４１，（５１および（６）をエ
ツチングすることによって、第１図（ｄｌに示すような
多層絶縁膜（６）、（７）を形成する。
した後、第１図（Ｃ１に示すように、ＣＶＤ法によって
５ｉｏｚ、ＢＳＧまたはＰＳＧでなる絶縁膜（５）を形
成する０次に、絶縁膜（４１，（５１および（６）をエ
ツチングすることによって、第１図（ｄｌに示すような
多層絶縁膜（６）、（７）を形成する。
なお、上記実施例では、シリコン基板（２）から３層目
の絶縁膜（４）にポリシリコン膜（３）を酸化した５ｉ
０１膜を用いたが、絶縁膜（４）にＣＶＤ法により形成
したＳｉＯ□膜、５ｉ２Ｎ、膜、ＰＳＧ膜、Ｂ５Ｇ１１
ｌなどの他の絶縁膜を用いてもよい。
の絶縁膜（４）にポリシリコン膜（３）を酸化した５ｉ
０１膜を用いたが、絶縁膜（４）にＣＶＤ法により形成
したＳｉＯ□膜、５ｉ２Ｎ、膜、ＰＳＧ膜、Ｂ５Ｇ１１
ｌなどの他の絶縁膜を用いてもよい。
また、上記実施例では、絶縁膜（４）を形成した後に絶
縁膜（５）を形成したが、絶縁膜（４）を形成した後に
絶縁膜（７）および（６）を除去することにより、第２
図に示したような多層絶縁膜（６）、（７）を形成して
素子間分離に用いてもよい、（′ 〔発明の効果〕 以上のように、この発明によれば素子間分離絶縁膜にＳ
ｉｎｇとそれ以外の絶縁体でなる多層絶縁膜を用いるよ
うに構成したので、電離放射線を照射した場合の半導体
装置の劣化が小さくなるという効果がある。
縁膜（５）を形成したが、絶縁膜（４）を形成した後に
絶縁膜（７）および（６）を除去することにより、第２
図に示したような多層絶縁膜（６）、（７）を形成して
素子間分離に用いてもよい、（′ 〔発明の効果〕 以上のように、この発明によれば素子間分離絶縁膜にＳ
ｉｎｇとそれ以外の絶縁体でなる多層絶縁膜を用いるよ
うに構成したので、電離放射線を照射した場合の半導体
装置の劣化が小さくなるという効果がある。
第１図（ａｌ〜（ｄｌはこの発明の一実施例による半導
体装置の構造および形成工程を示した断面図、第２図は
この発明の他の実施例を示す半導体装置の断面図、第３
図（ａｌ、 （ｂｌは従来の半導体装置の構造および形
成工程を示した断面図である。 （２）はシリコン基板、（３）はポリシリコン膜、（４
）は酸化絶縁膜、（５）はＳｉＯ□、ＢＳＧまたはＰＳ
Ｇの絶縁膜、（６）は酸化絶縁膜、（７）はＳｉＯ□以
外の絶縁膜。 なお、図中、同一符号は同一または相当部分を示す。
体装置の構造および形成工程を示した断面図、第２図は
この発明の他の実施例を示す半導体装置の断面図、第３
図（ａｌ、 （ｂｌは従来の半導体装置の構造および形
成工程を示した断面図である。 （２）はシリコン基板、（３）はポリシリコン膜、（４
）は酸化絶縁膜、（５）はＳｉＯ□、ＢＳＧまたはＰＳ
Ｇの絶縁膜、（６）は酸化絶縁膜、（７）はＳｉＯ□以
外の絶縁膜。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 素子間分離膜として二酸化シリコンとそれ以外の絶縁体
でなる多層構造の絶縁膜を備えることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16345785A JPS6222452A (ja) | 1985-07-22 | 1985-07-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16345785A JPS6222452A (ja) | 1985-07-22 | 1985-07-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6222452A true JPS6222452A (ja) | 1987-01-30 |
| JPH0511422B2 JPH0511422B2 (ja) | 1993-02-15 |
Family
ID=15774244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16345785A Granted JPS6222452A (ja) | 1985-07-22 | 1985-07-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6222452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183145A (ja) * | 1988-01-18 | 1989-07-20 | Fujitsu Ltd | Ｓｏｉ半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779640A (en) * | 1980-11-06 | 1982-05-18 | Toshiba Corp | Manufacture of semiconductor device |
-
1985
- 1985-07-22 JP JP16345785A patent/JPS6222452A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779640A (en) * | 1980-11-06 | 1982-05-18 | Toshiba Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01183145A (ja) * | 1988-01-18 | 1989-07-20 | Fujitsu Ltd | Ｓｏｉ半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0511422B2 (ja) | 1993-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JP2994128B2 (ja) | 半導体装置の製造方法 | |
| JPH09120989A (ja) | スペーサを利用した半導体装置のトレンチの形成方法 | |
| JPS6222452A (ja) | 半導体装置の製造方法 | |
| JP2794565B2 (ja) | 溝形キャパシタの製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPH02117150A (ja) | 半導体装置の製造方法 | |
| JPS644662B2 (ja) | ||
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JPS63197365A (ja) | 半導体装置の製造方法 | |
| JPH01293566A (ja) | 半導体装置 | |
| JPS6410647A (en) | Manufacture of semiconductor device | |
| JPH01246843A (ja) | 半導体装置の製造方法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 | |
| JPH09260664A (ja) | 半導体装置の製造方法 | |
| JPS62122240A (ja) | 半導体装置の製造方法 | |
| JPH06163516A (ja) | 半導体装置の製造方法 | |
| JPH04101459A (ja) | 半導体装置の製造方法 | |
| JPH01120058A (ja) | Ｓｏｉ構造の素子分離方法 | |
| JPS6387750A (ja) | 半導体装置の製造方法 | |
| JPH0370136A (ja) | 半導体装置の製造方法 | |
| JPS58197853A (ja) | 半導体装置の製造方法 | |
| JPS61134037A (ja) | 半導体装置の製造方法 | |
| JPH0148652B2 (ja) |