JPS61134037A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61134037A JPS61134037A JP25694884A JP25694884A JPS61134037A JP S61134037 A JPS61134037 A JP S61134037A JP 25694884 A JP25694884 A JP 25694884A JP 25694884 A JP25694884 A JP 25694884A JP S61134037 A JPS61134037 A JP S61134037A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- oxide film
- oxidizable
- resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野ゴ
本発明は半導体装置の製造方法に関し、特に素子分離の
方法に係る。
方法に係る。
従来、半導体装置における素子分離は第２図（ａ）〜（
Ｃ）に示すような方法により行なわれている。
Ｃ）に示すような方法により行なわれている。
まず、表面の結晶方位（１００）のＰ−型シリコン基板
１上に膜厚約９００人の熱酸化膜２を形成する。次に、
全面に膜厚約５００人の多結晶シリコン［１３及び膜厚
約２５００人のシリコン窒化ｍ４を順次堆積する（第２
図（ａ）図示）。つづいて、シリコン窒化膜４上にホト
レジストパターン５を形成し、これをマスクとして前記
シリコン窒化膜４をエツチングする。つづいて、ホトレ
ジストパターン５をマスクとして多結晶シリコン膜３及
び熱酸化膜２を通して、反転防止用の１１３０を加速エ
ネルギー１００ｋｅＶ、ドーズ量的１×１０１３ｃＩＩ
４の条件でイオン注入してポロンイオン注入層６を形成
する（同図（ｂ）図示）。次いで、前記ホトレジストパ
ターン５を除去した後、残存したシリコン窒化膜４を耐
酸化性マスクとして酸化性雰囲気中で熱酸化を行ない、
膜厚約８０００人のフィールド酸化１１７を形成する。
１上に膜厚約９００人の熱酸化膜２を形成する。次に、
全面に膜厚約５００人の多結晶シリコン［１３及び膜厚
約２５００人のシリコン窒化ｍ４を順次堆積する（第２
図（ａ）図示）。つづいて、シリコン窒化膜４上にホト
レジストパターン５を形成し、これをマスクとして前記
シリコン窒化膜４をエツチングする。つづいて、ホトレ
ジストパターン５をマスクとして多結晶シリコン膜３及
び熱酸化膜２を通して、反転防止用の１１３０を加速エ
ネルギー１００ｋｅＶ、ドーズ量的１×１０１３ｃＩＩ
４の条件でイオン注入してポロンイオン注入層６を形成
する（同図（ｂ）図示）。次いで、前記ホトレジストパ
ターン５を除去した後、残存したシリコン窒化膜４を耐
酸化性マスクとして酸化性雰囲気中で熱酸化を行ない、
膜厚約８０００人のフィールド酸化１１７を形成する。
この熱処理により前記ポロンイオン注入層６のボロンを
活性化させ、フィールド酸化膜７下の基板１にフィール
ド反転防止層８を形成する。つづいて、残存したシリコ
ン窒化膜４及び多結晶シリコン膜３を除去する（同図（
Ｃ）図示）、その後、フィールド酸化膜６で囲まれた素
子領域内に所定の半導体素子を形成する。
活性化させ、フィールド酸化膜７下の基板１にフィール
ド反転防止層８を形成する。つづいて、残存したシリコ
ン窒化膜４及び多結晶シリコン膜３を除去する（同図（
Ｃ）図示）、その後、フィールド酸化膜６で囲まれた素
子領域内に所定の半導体素子を形成する。
上述した従来の方法では、フィールド酸化膜７の横方向
への広がり（いわゆるバーズビーク）が約０．７ＩＩＬ
ある。しかも、ホトレジストパターン５の解像限界が約
１．２溝である。つまり、従来の方法では、少なくとも
１，９．以下の微細なフィールド酸化１１７を形成でき
ないという問題があった。
への広がり（いわゆるバーズビーク）が約０．７ＩＩＬ
ある。しかも、ホトレジストパターン５の解像限界が約
１．２溝である。つまり、従来の方法では、少なくとも
１，９．以下の微細なフィールド酸化１１７を形成でき
ないという問題があった。
本発明は上記欠点を解消するためになされたものであり
、橿めて微細なフィールド酸化膜を容易に得ることがで
きる半導体装置の製造方法を提供しようとするものであ
る。
、橿めて微細なフィールド酸化膜を容易に得ることがで
きる半導体装置の製造方法を提供しようとするものであ
る。
本発明の半導体装置の製造方法は、半導体基板上に耐酸
化性膜及び第１の被酸化性膜を順次堆積し、この第１の
被酸化性膜の一部を選択的に除去した後、第１の被酸化
性膜に形成された凹部に沿うように全面に第２の被酸化
性膜を堆積し、更に熱酸化を行ない、第２及び第１の被
酸化性膜を酸化膜に変換して体積を膨張させた後、この
酸化膜を一定膜厚エッチングして凹部の下の耐酸化性膜
を露出させ、更にこの酸化膜をマスクとして露出した前
記耐酸化性膜をエツチングし、次いでこの耐酸化性膜の
開孔部下の基板を酸化して素子分離酸化膜を形成するこ
とを特徴とするものである。
化性膜及び第１の被酸化性膜を順次堆積し、この第１の
被酸化性膜の一部を選択的に除去した後、第１の被酸化
性膜に形成された凹部に沿うように全面に第２の被酸化
性膜を堆積し、更に熱酸化を行ない、第２及び第１の被
酸化性膜を酸化膜に変換して体積を膨張させた後、この
酸化膜を一定膜厚エッチングして凹部の下の耐酸化性膜
を露出させ、更にこの酸化膜をマスクとして露出した前
記耐酸化性膜をエツチングし、次いでこの耐酸化性膜の
開孔部下の基板を酸化して素子分離酸化膜を形成するこ
とを特徴とするものである。
このような方法によれば、第１の被酸化性膜上に形成さ
れる第２の被酸化性膜によって最初に形成された開孔部
のスペース幅が写真蝕刻法の限界よりも狭くなり、更に
第２及び第１の被酸化性膜を酸化膜に変換して体積を膨
張させることにより一部スペース幅を狭くすることがで
きるので、その後このスペース幅で耐酸化性膜の一部を
エツチングした後、選択的に酸化を行なえば極めて微細
な素子分離酸化膜を形成することができる。
れる第２の被酸化性膜によって最初に形成された開孔部
のスペース幅が写真蝕刻法の限界よりも狭くなり、更に
第２及び第１の被酸化性膜を酸化膜に変換して体積を膨
張させることにより一部スペース幅を狭くすることがで
きるので、その後このスペース幅で耐酸化性膜の一部を
エツチングした後、選択的に酸化を行なえば極めて微細
な素子分離酸化膜を形成することができる。
以下、本発明の実施例を第１図（ａ）〜（ｅ）を参照し
て説明する。
て説明する。
まず、例えば表面の結晶方位（１００）のＰ−型シリコ
ン基板１１上に、膜厚９００人の熱酸化１１１１２を形
成する。次に、全面に膜厚５００人の多結晶シリコン膜
１３、膜厚約２５００人のシリコン窒化膜（耐酸化性１
り１４及び膜厚約３０００人の多結晶シリコン膜（第１
の被酸化性膜）１５を堆積する（第１図（ａ）図示）。
ン基板１１上に、膜厚９００人の熱酸化１１１１２を形
成する。次に、全面に膜厚５００人の多結晶シリコン膜
１３、膜厚約２５００人のシリコン窒化膜（耐酸化性１
り１４及び膜厚約３０００人の多結晶シリコン膜（第１
の被酸化性膜）１５を堆積する（第１図（ａ）図示）。
つづいて、多結晶シリコン膜１５の一部を反応性イオン
エツチングにより選択的にエツチングした後、多結晶シ
リコン膜１５に形成された凹部に沿うように全面に膜厚
１０００人の多結晶シリコン膜（第２の被酸化性膜）１
６を堆積する〈同図（ｂ）図示）。
エツチングにより選択的にエツチングした後、多結晶シ
リコン膜１５に形成された凹部に沿うように全面に膜厚
１０００人の多結晶シリコン膜（第２の被酸化性膜）１
６を堆積する〈同図（ｂ）図示）。
つづいて、熱酸化を行ない、第２の多結晶シリコン膜１
６及び残存している第１の多結晶シリコン膜１５を熱酸
化膜１７に変換して体積を膨張させる（同図（Ｃ）図示
）。 次いで、熱酸化膜１７とシリコン窒化膜１４のエ
ツチングレートが同程度になるようなガスを用い、反応
性イオンエツチングにより熱酸化膜１７及びシリコン窒
化膜１４をエツチングする。この際、熱酸化１８１１７
を一定膜厚エッチングすると熱酸化膜１７の凹部の下の
シリコン窒化膜１４が露出し、更に残存した熱酸１ヒ１
１１１７をマスクとしてエツチングを続けると、熱酸化
Ｉｌ！１７の凹部の下のシリコン窒化膜１４が ゛エ
ツチングされる。つづいて、残存した熱酸化膜１７をマ
スクとして多結晶シリコン膜１３及び熱酸化膜１２を通
して、反転防止用のｔｔＢ＋を加速エネ）Ｔｖ平キー１
００ｋｅＶ、トーＸＪ１１ Ｘ １０１３α（の条件で
イオン注入してボロンイオン注入層１８を形成する（同
図（ｄ）図示）。つづいて、残存した熱酸化膜１７を除
去した後、残存したシリコン窒化膜１４を耐酸化性マス
クとして酸化性雰囲気中で熱酸化を行ない、膜厚約８０
００人のフィールド酸化膜１９を形成する。これと同時
に前記ボロンイオン注入層１８のボロンを活性化させ、
フィールド反転防止層２０を形成する。つづいて、残存
したシリコン窒化膜１４及び多結晶シリコン１１１１３
を除去する（同図（ｅ）図示）。その債、フィールド酸
化膜１９で囲まれた素子領域内に所定の半導体素子を形
成する。
６及び残存している第１の多結晶シリコン膜１５を熱酸
化膜１７に変換して体積を膨張させる（同図（Ｃ）図示
）。 次いで、熱酸化膜１７とシリコン窒化膜１４のエ
ツチングレートが同程度になるようなガスを用い、反応
性イオンエツチングにより熱酸化膜１７及びシリコン窒
化膜１４をエツチングする。この際、熱酸化１８１１７
を一定膜厚エッチングすると熱酸化膜１７の凹部の下の
シリコン窒化膜１４が露出し、更に残存した熱酸１ヒ１
１１１７をマスクとしてエツチングを続けると、熱酸化
Ｉｌ！１７の凹部の下のシリコン窒化膜１４が ゛エ
ツチングされる。つづいて、残存した熱酸化膜１７をマ
スクとして多結晶シリコン膜１３及び熱酸化膜１２を通
して、反転防止用のｔｔＢ＋を加速エネ）Ｔｖ平キー１
００ｋｅＶ、トーＸＪ１１ Ｘ １０１３α（の条件で
イオン注入してボロンイオン注入層１８を形成する（同
図（ｄ）図示）。つづいて、残存した熱酸化膜１７を除
去した後、残存したシリコン窒化膜１４を耐酸化性マス
クとして酸化性雰囲気中で熱酸化を行ない、膜厚約８０
００人のフィールド酸化膜１９を形成する。これと同時
に前記ボロンイオン注入層１８のボロンを活性化させ、
フィールド反転防止層２０を形成する。つづいて、残存
したシリコン窒化膜１４及び多結晶シリコン１１１１３
を除去する（同図（ｅ）図示）。その債、フィールド酸
化膜１９で囲まれた素子領域内に所定の半導体素子を形
成する。
このような方法によれば、第１図（ｂ）の工程で最初に
多結晶シリコン膜く第１の被酸化性膜）１５に形成され
る開孔部のスペース幅（約１．２．）が、多結晶シリコ
ン膜（第２の被酸化性膜）１６を堆積することにより、
この多結晶シリコン膜１６の膜厚の約２倍の幅だけ狭く
なる。つづいて、同図（Ｃ）の工程で多結晶シリコン膜
１６及び残存した多結晶シリコン膜１５を熱酸化して体
積を膨張さゼることにより、一層スペース幅を狭くする
ことができる。したがって、この後残存した熱酸化１１
７のスペース幅でシリコン窒化膜１４の一部を選択的に
エツチングした後、選択酸化を行なうことにより極めて
微細なフィールド酸化膜１９を形成することができる。
多結晶シリコン膜く第１の被酸化性膜）１５に形成され
る開孔部のスペース幅（約１．２．）が、多結晶シリコ
ン膜（第２の被酸化性膜）１６を堆積することにより、
この多結晶シリコン膜１６の膜厚の約２倍の幅だけ狭く
なる。つづいて、同図（Ｃ）の工程で多結晶シリコン膜
１６及び残存した多結晶シリコン膜１５を熱酸化して体
積を膨張さゼることにより、一層スペース幅を狭くする
ことができる。したがって、この後残存した熱酸化１１
７のスペース幅でシリコン窒化膜１４の一部を選択的に
エツチングした後、選択酸化を行なうことにより極めて
微細なフィールド酸化膜１９を形成することができる。
なお、上記実施例では基板１１とシリコン窒化１１１４
との間に熱酸化１１１２及び多結晶シリコン膜１３を介
在させたが、これらは特に設けなくても本発明の効果に
は何等影響を与えない。ただし、基板１１上に直接シリ
コン窒化膜を形成すると、いわゆるホワイトリボン等の
発生により、その後素子領域に形成される半導体素子の
特性に悪影響を及ぼす場合があるので、基板１１上には
熱酸化膜及び多結晶シリコン膜を介してシリコン窒化膜
を形成することが望ましい。
との間に熱酸化１１１２及び多結晶シリコン膜１３を介
在させたが、これらは特に設けなくても本発明の効果に
は何等影響を与えない。ただし、基板１１上に直接シリ
コン窒化膜を形成すると、いわゆるホワイトリボン等の
発生により、その後素子領域に形成される半導体素子の
特性に悪影響を及ぼす場合があるので、基板１１上には
熱酸化膜及び多結晶シリコン膜を介してシリコン窒化膜
を形成することが望ましい。
以上詳述した如く本発明の半導体装置の製造方法によれ
ば、写真蝕刻法の限界以下の極めて微細なフィールド酸
化膜を形成できる等顕著な効果を奏するものである。
ば、写真蝕刻法の限界以下の極めて微細なフィールド酸
化膜を形成できる等顕著な効果を奏するものである。
第１図（ａ）〜（ｅ）は本発明の実施例におけるフィー
ルド酸化膜の形成方法を示す断面図、第２図（ａ）〜（
Ｃ）は従来のフィールド酸化膜の形成方法を示す断面図
である。 １１・・・Ｐ−型シリコン基板、１２・・・熱酸化膜、
１３・・・多結晶シリコン膜、１４・・・シリコン窒化
膜（耐酸化性１ｔｌ＞、１５・・・多結晶シリコン膜（
第１の被酸化性膜）、１６・・・多結晶シリコン膜（第
２の被酸化性膜）、１７・・・熱酸化膜、１８・・・ボ
ロンイオン注入層、１９・・・フィールド酸化膜、２０
・・・フィールド反転防止層。 出願人代理人 弁理士 鈴江武彦 第１図 第１図 第２図
ルド酸化膜の形成方法を示す断面図、第２図（ａ）〜（
Ｃ）は従来のフィールド酸化膜の形成方法を示す断面図
である。 １１・・・Ｐ−型シリコン基板、１２・・・熱酸化膜、
１３・・・多結晶シリコン膜、１４・・・シリコン窒化
膜（耐酸化性１ｔｌ＞、１５・・・多結晶シリコン膜（
第１の被酸化性膜）、１６・・・多結晶シリコン膜（第
２の被酸化性膜）、１７・・・熱酸化膜、１８・・・ボ
ロンイオン注入層、１９・・・フィールド酸化膜、２０
・・・フィールド反転防止層。 出願人代理人 弁理士 鈴江武彦 第１図 第１図 第２図
Claims (3)
- （１）半導体基板上に耐酸化性膜及び第１の被酸化性膜
を順次堆積する工程と、該第１の被酸化性膜の一部を選
択的に除去する工程と、第１の被酸化性膜に形成された
凹部に沿うように全面に第２の被膜化性膜を堆積する工
程と、熱酸化を行ない、第２及び第１の被酸化性膜を酸
化膜に変換して体積を膨張させる工程と、該酸化膜を一
定膜厚エッチングし、凹部の下の前記耐酸化性膜を露出
させ、更に該酸化膜をマスクとして露出した前記耐酸化
性膜をエッチングする工程と、該耐酸化性膜の開孔部下
の基板を酸化して素子分離酸化膜を形成する工程とを具
備したことを特徴とする半導体装置の製造方法。 - （２）半導体基板と耐酸化性膜との間に酸化膜及び被酸
化性膜を介在させることを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。 - （３）耐酸化性膜が窒化シリコン膜、被酸化性膜が多結
晶シリコン膜であることを特徴とする特許請求の範囲第
１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25694884A JPS61134037A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25694884A JPS61134037A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61134037A true JPS61134037A (ja) | 1986-06-21 |
Family
ID=17299584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25694884A Pending JPS61134037A (ja) | 1984-12-05 | 1984-12-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61134037A (ja) |
-
1984
- 1984-12-05 JP JP25694884A patent/JPS61134037A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2083948A (en) | Method of making integrated circuits | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPS62290146A (ja) | 半導体装置の製造方法 | |
| JPH0689884A (ja) | 半導体装置の素子分離方法 | |
| JPS6181649A (ja) | 半導体装置の製造方法 | |
| JPS63299144A (ja) | パッド用酸化保護層でシールされたインターフェイス分離方法 | |
| JPS61214446A (ja) | 半導体装置の製造方法 | |
| JPS63288043A (ja) | 側面隔離素子の分離方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JP3080400B2 (ja) | 半導体装置 | |
| JPS61134037A (ja) | 半導体装置の製造方法 | |
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JP2786259B2 (ja) | 半導体素子の製造方法 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPS62232143A (ja) | 半導体装置の製造方法 | |
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| KR100311485B1 (ko) | 반도체소자의격리막형성방법 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPS6017929A (ja) | 半導体装置の製造方法 | |
| JPH0613459A (ja) | 素子分離方法及び半導体装置 | |
| JPS58182A (ja) | 半導体装置 | |
| JPS60101947A (ja) | 半導体装置の製造方法 |