JPS6181649A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6181649A JPS6181649A JP20357084A JP20357084A JPS6181649A JP S6181649 A JPS6181649 A JP S6181649A JP 20357084 A JP20357084 A JP 20357084A JP 20357084 A JP20357084 A JP 20357084A JP S6181649 A JPS6181649 A JP S6181649A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- oxidation
- polycrystalline silicon
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特に素子分離酸
化膜の形成方法の改良に係る。
化膜の形成方法の改良に係る。
〔発明の技術的背景〕 ”
半導体装置の構成要素である各素子の間は、一般に厚い
酸化膜によって絶縁分離される。この厚い酸化膜は通常
、選択酸化法により形成されている。従来の選択酸化法
を第２図（ａ）〜（Ｃ）を参照して説明する。
・ まず、シリコン基板１の表面にバッファ酸化膜２を形成
し、更にその上に窒化膜３を堆積する（第２図（ａ）図
示）。次に、図示しないホトレジストパターンをマスク
として素子分離ｗＡＴ！Ｊ、となる部分（図中Ｘで表示
）の窒化膜３を選択的にエツチングして開孔部４を設け
る （同図（ｂ）図示）。次いで、ホトレジストパター
ンを除去した後、開孔部４内の基板１表面を酸化するこ
とにより厚い素子分離酸化１１１５を形成する（同図（
Ｃ）図示）。なお１図中Ｘ以外の領域Ｙが素子領域であ
る。
酸化膜によって絶縁分離される。この厚い酸化膜は通常
、選択酸化法により形成されている。従来の選択酸化法
を第２図（ａ）〜（Ｃ）を参照して説明する。
・ まず、シリコン基板１の表面にバッファ酸化膜２を形成
し、更にその上に窒化膜３を堆積する（第２図（ａ）図
示）。次に、図示しないホトレジストパターンをマスク
として素子分離ｗＡＴ！Ｊ、となる部分（図中Ｘで表示
）の窒化膜３を選択的にエツチングして開孔部４を設け
る （同図（ｂ）図示）。次いで、ホトレジストパター
ンを除去した後、開孔部４内の基板１表面を酸化するこ
とにより厚い素子分離酸化１１１５を形成する（同図（
Ｃ）図示）。なお１図中Ｘ以外の領域Ｙが素子領域であ
る。
ところで、ＬＳＩ素子は、高集積化の一途をたどってお
り、例えばＭＯＳメモリの代表であるダイナミックＲＡ
Ｍではわずか２年で集積度が２倍向上している。このよ
うな実情からＬＳＩの高集積上を図るためには素子自体
の微細化だけでなく、素子分離領域の微細化も必要とな
ってくる。
り、例えばＭＯＳメモリの代表であるダイナミックＲＡ
Ｍではわずか２年で集積度が２倍向上している。このよ
うな実情からＬＳＩの高集積上を図るためには素子自体
の微細化だけでなく、素子分離領域の微細化も必要とな
ってくる。
しかし、第２図（ａ）〜（Ｃ）に示した方法では、窒化
ｌＩ３の開孔部４の幅がリソグラフィー技術の限界によ
り決定され、しかも素子分離酸化膜５の横方向の広がり
（いわゆるバーズビークの発生）のため素子分離領域Ｘ
の微細化は困難である。
ｌＩ３の開孔部４の幅がリソグラフィー技術の限界によ
り決定され、しかも素子分離酸化膜５の横方向の広がり
（いわゆるバーズビークの発生）のため素子分離領域Ｘ
の微細化は困難である。
そこで、上記方法を改善した第３図（ａ）〜（ｄ）に示
すような方法が提案されている。すなわち、まずシリコ
ン基板１１の表面にバッファ酸化膜１２を形成し、更に
窒化膜１３及び多結晶シリコン［１１４を順次堆積する
（第３図（ａ）図示）。次に、図示しないホトレジス
トパターンをマスクとして異方性エツチング法（例えば
反応性イオンエツチング法）により素子分離領域となる
部分の前記多結晶シリコン膜１４を選択的にエツチング
して開孔部１５を設ける （同図（ｂ）図示）。つづい
て、ホトレジストパターンを除去した後、酸化性雰囲気
中で熱処理を行ない、前記多結晶シリコン膜１４を酸化
膜１６に変換する。多結晶シリコン膜１４が酸化Ｉ！１
６に変換する際、体積が膨張し、その結果前記開孔部１
５は幅が狭まる。なお、上記の膨張度合は素子分離酸化
膜の横方向の広がり（バーズビークの長さ）を十分相殺
し得るように設定する。つづいて、酸化膜１６をマスク
として例えば反応性イオンエツチングにより窒化１１１
３をエツチングして開孔部１７を設ける（同図（Ｃ）図
示）。次いで、酸化膜１６を除去した後、窒化１１１３
を耐酸化性マスクとして開孔部１７内の基板１１を熱酸
化し、素子分離酸化膜１８を形成する（同図（ｄ）図示
）。
すような方法が提案されている。すなわち、まずシリコ
ン基板１１の表面にバッファ酸化膜１２を形成し、更に
窒化膜１３及び多結晶シリコン［１１４を順次堆積する
（第３図（ａ）図示）。次に、図示しないホトレジス
トパターンをマスクとして異方性エツチング法（例えば
反応性イオンエツチング法）により素子分離領域となる
部分の前記多結晶シリコン膜１４を選択的にエツチング
して開孔部１５を設ける （同図（ｂ）図示）。つづい
て、ホトレジストパターンを除去した後、酸化性雰囲気
中で熱処理を行ない、前記多結晶シリコン膜１４を酸化
膜１６に変換する。多結晶シリコン膜１４が酸化Ｉ！１
６に変換する際、体積が膨張し、その結果前記開孔部１
５は幅が狭まる。なお、上記の膨張度合は素子分離酸化
膜の横方向の広がり（バーズビークの長さ）を十分相殺
し得るように設定する。つづいて、酸化膜１６をマスク
として例えば反応性イオンエツチングにより窒化１１１
３をエツチングして開孔部１７を設ける（同図（Ｃ）図
示）。次いで、酸化膜１６を除去した後、窒化１１１３
を耐酸化性マスクとして開孔部１７内の基板１１を熱酸
化し、素子分離酸化膜１８を形成する（同図（ｄ）図示
）。
しかし、上記方法では第３図（Ｃ）の工程で窒化膜１３
を反応性イオンエツチング法によりエツチングする際、
酸化膜１６がマスクとなるので、選択比を大きくとるこ
とができず、マスクとなる酸化膜１６もエツチングされ
、その結果として酸化膜１６のエツジの後退が生じ、い
わゆるパターン変換差のないエツチングが困難である。
を反応性イオンエツチング法によりエツチングする際、
酸化膜１６がマスクとなるので、選択比を大きくとるこ
とができず、マスクとなる酸化膜１６もエツチングされ
、その結果として酸化膜１６のエツジの後退が生じ、い
わゆるパターン変換差のないエツチングが困難である。
したが ・つて、多結晶シリコン膜１４を酸化膜１
６に変換して膨張させたことによる開孔部１７の縮小分
が相殺され、素子分離酸化膜１８の微細化を達成す本発
明は上記事情に鑑みてなされたものであり、橿めて微細
な素子分離酸化膜を容易かつ正確に形成し得る半導体装
置の製造方法を提供しようとするものである。
６に変換して膨張させたことによる開孔部１７の縮小分
が相殺され、素子分離酸化膜１８の微細化を達成す本発
明は上記事情に鑑みてなされたものであり、橿めて微細
な素子分離酸化膜を容易かつ正確に形成し得る半導体装
置の製造方法を提供しようとするものである。
本発明の半導体装置の製造方法は、半導体基板の表面に
第１の耐酸化性ＩＩ（例えば窒化膜）、非単結晶シリコ
ン膜（例えば多結晶シリコンＩＩり、第２の耐酸化性膜
（例えば窒化膜）及び被酸化性膜（例えば多結晶シリコ
ン膜）を順次形成し、前記被酸化性膜に開孔部を設けた
後、この被酸化性膜を酸化膜に変換してその体積を膨張
させ、更にこの酸化膜をマスクとして異方性エツチング
により前記第２の耐酸化性膜、非単結晶シリコン膜及び
第１の耐酸化性膜を選択的にエツチングして開孔部を設
け、この開孔部内の基板表面を酸化して素子分離酸化膜
を形成することを特徴とするものである。
第１の耐酸化性ＩＩ（例えば窒化膜）、非単結晶シリコ
ン膜（例えば多結晶シリコンＩＩり、第２の耐酸化性膜
（例えば窒化膜）及び被酸化性膜（例えば多結晶シリコ
ン膜）を順次形成し、前記被酸化性膜に開孔部を設けた
後、この被酸化性膜を酸化膜に変換してその体積を膨張
させ、更にこの酸化膜をマスクとして異方性エツチング
により前記第２の耐酸化性膜、非単結晶シリコン膜及び
第１の耐酸化性膜を選択的にエツチングして開孔部を設
け、この開孔部内の基板表面を酸化して素子分離酸化膜
を形成することを特徴とするものである。
このような方法によれば、被酸化膜を酸化膜に変換して
体積を膨張させることにより開孔部を縮小させ、しかも
その後最終的な耐酸化性膜となる第１の耐酸化性膜をエ
ツチングする際のマスクは非単結晶シリコン膜であるの
で、エツチングの選択比を大きくとることができ、開孔
部を縮小したまま維持することができる。したがって、
極めて微細な素子分離酸化膜を正確に形成することがで
きる。
体積を膨張させることにより開孔部を縮小させ、しかも
その後最終的な耐酸化性膜となる第１の耐酸化性膜をエ
ツチングする際のマスクは非単結晶シリコン膜であるの
で、エツチングの選択比を大きくとることができ、開孔
部を縮小したまま維持することができる。したがって、
極めて微細な素子分離酸化膜を正確に形成することがで
きる。
以下、本発明の実施例を第１図（ａ）＞（ｅ）を参照し
て説明する。
て説明する。
まず、シリコン基板２１の表面に膜厚約５００人のバッ
フ？酸化［１２２を形成し、更に全面に膜厚約２０００
人の第１の窒化膜（第１の耐酸化性膜）２３、膜厚的１
０００人の多結晶シリコン膜２４、膜厚約５００人の第
２の窒化ＩＩ（第２の耐酸化性膜）２５及び膜厚２００
０〜３０００人の多結晶シリコンＩＩＩＩ（被酸化性膜
）２６を順次堆積する（第１図（ａ）図示）。次に、多
結晶シリコン１！２６上にホトレジストパターン２７を
形成し、これをマスクとして例えば反応性イオンエツチ
ングのような異方性エツチングにより多結晶シリコン１
１２６をエツチングし、素子分離領域となる部分に開孔
部２８を設ける。この開孔部２８の幅は現状のりソグラ
フィ技術では最少で約１１Ｉｍである（同図（ｂ）図示
）。
フ？酸化［１２２を形成し、更に全面に膜厚約２０００
人の第１の窒化膜（第１の耐酸化性膜）２３、膜厚的１
０００人の多結晶シリコン膜２４、膜厚約５００人の第
２の窒化ＩＩ（第２の耐酸化性膜）２５及び膜厚２００
０〜３０００人の多結晶シリコンＩＩＩＩ（被酸化性膜
）２６を順次堆積する（第１図（ａ）図示）。次に、多
結晶シリコン１！２６上にホトレジストパターン２７を
形成し、これをマスクとして例えば反応性イオンエツチ
ングのような異方性エツチングにより多結晶シリコン１
１２６をエツチングし、素子分離領域となる部分に開孔
部２８を設ける。この開孔部２８の幅は現状のりソグラ
フィ技術では最少で約１１Ｉｍである（同図（ｂ）図示
）。
つづいて、前記ホトレジストパターン２７を除去した後
、酸化性雰囲気中で熱処理を行ない、前記多結晶シリコ
ン１１２６を酸化［１１２９に変換して体積を膨張させ
る。この結果、前記開孔部２８の幅は約０．５〜０．６
−縮小されて開孔部２８′となる（同図（Ｃ）図示）。
、酸化性雰囲気中で熱処理を行ない、前記多結晶シリコ
ン１１２６を酸化［１１２９に変換して体積を膨張させ
る。この結果、前記開孔部２８の幅は約０．５〜０．６
−縮小されて開孔部２８′となる（同図（Ｃ）図示）。
つづいて、反応性イオンエツチングにより前記酸化ｌｌ
−２９をマスクとして第２の窒化膜２５を、酸化膜２９
及び第２の窒化膜２５をマスクとして多結晶シリコン１
１２４を、酸化膜２９、第２の窒化膜２５及び多結晶シ
リコン１１！２４をマスクとして第１の窒化膜２３を順
次エツチングして前記開孔部２８′とほぼ同一の幅を有
する開孔部３０を形成する。なお、酸化膜２９をマスク
として第２の窒化膜２５をエツチングする際、上記のよ
うに第２の窒化１！２５の膜厚を比較的薄く設定してお
けば、両者の選択比が小さいことによる開孔部２８′の
幅の変化は無視できる。また、これらのエツチングの各
ステップで、それぞれの膜のエツチングレート比を考慮
に入れると、このプロセスが終了した時には酸化膜２９
はほとんど除去された状態となっている（同図（ｄ）図
示）。次いで、少なくとも第１の窒化膜２２をマスクと
して開孔部３０内の基板２１表面を熱酸化して素子分離
酸化１１３１を形成する（同図（ｅ）図示）、この後、
第２の窒化１！２５、多結晶シリコンｌＩ２４、第１の
窒化［１２３及びバッファ酸化膜２２をエツチングする
。なお、選択酸化の際に多結晶シリコン膜２４の端部に
も酸化膜が形成されているが、上記エツチングの際に同
時にエツチングされる。つづいて、素子分離酸化膜３１
に囲まれた素子領域に例えばＭＯＳデバイスを形成する
。
−２９をマスクとして第２の窒化膜２５を、酸化膜２９
及び第２の窒化膜２５をマスクとして多結晶シリコン１
１２４を、酸化膜２９、第２の窒化膜２５及び多結晶シ
リコン１１！２４をマスクとして第１の窒化膜２３を順
次エツチングして前記開孔部２８′とほぼ同一の幅を有
する開孔部３０を形成する。なお、酸化膜２９をマスク
として第２の窒化膜２５をエツチングする際、上記のよ
うに第２の窒化１！２５の膜厚を比較的薄く設定してお
けば、両者の選択比が小さいことによる開孔部２８′の
幅の変化は無視できる。また、これらのエツチングの各
ステップで、それぞれの膜のエツチングレート比を考慮
に入れると、このプロセスが終了した時には酸化膜２９
はほとんど除去された状態となっている（同図（ｄ）図
示）。次いで、少なくとも第１の窒化膜２２をマスクと
して開孔部３０内の基板２１表面を熱酸化して素子分離
酸化１１３１を形成する（同図（ｅ）図示）、この後、
第２の窒化１！２５、多結晶シリコンｌＩ２４、第１の
窒化［１２３及びバッファ酸化膜２２をエツチングする
。なお、選択酸化の際に多結晶シリコン膜２４の端部に
も酸化膜が形成されているが、上記エツチングの際に同
時にエツチングされる。つづいて、素子分離酸化膜３１
に囲まれた素子領域に例えばＭＯＳデバイスを形成する
。
しかして本発明方法によれば、第１図（Ｃ）の工程で多
結晶シリコン８２６を酸化膜２９に変換して体積を膨張
させることにより開孔部２８の幅を縮小させて開孔部２
８′とし、その後同図（ｄ）の工程で最終的な耐酸化性
膜どなる第１の窒化膜２３をエツチングする際のマスク
は多結晶シリコンｌ１１２４であるので、エツチングの
選択比を大きくとることができ、開孔部３０の幅を開孔
部２８′の幅とほぼ同一とすることができる。したがっ
て、同図（ｅ）の工程で選択酸化することにより極めて
微細な素子分離酸化膜３１を正確に形成することができ
る。
結晶シリコン８２６を酸化膜２９に変換して体積を膨張
させることにより開孔部２８の幅を縮小させて開孔部２
８′とし、その後同図（ｄ）の工程で最終的な耐酸化性
膜どなる第１の窒化膜２３をエツチングする際のマスク
は多結晶シリコンｌ１１２４であるので、エツチングの
選択比を大きくとることができ、開孔部３０の幅を開孔
部２８′の幅とほぼ同一とすることができる。したがっ
て、同図（ｅ）の工程で選択酸化することにより極めて
微細な素子分離酸化膜３１を正確に形成することができ
る。
なお、上記実施側においては第２の窒化１１２５及び被
酸化性膜である多結晶シリコン膜２６をそれぞれ一層づ
つ設けたが、更に窒化膜と多結晶シリコン膜とを積層し
てもよい。この場合、まず上層の多結晶シリコン膜をリ
ソグラフィ技術によりエツチングし、次にこれを酸化膜
に変換して体積を膨張させ、次いで、酸化膜をマスクと
して異方性エツチングにより上層の窒化膜及び下層の多
結晶シリコン膜（上記実施例の多結晶シリコン！ｌ！２
６に対応す、る）をエッチ、ングし、更に酸化膜及び上
層の窒化膜を除去した後、下層の多結晶シリコン膜を酸
化膜に変換するというように、酸化とエツチングの繰返
しのみでより一層微細な素子分離酸化膜を形成すること
ができる。
酸化性膜である多結晶シリコン膜２６をそれぞれ一層づ
つ設けたが、更に窒化膜と多結晶シリコン膜とを積層し
てもよい。この場合、まず上層の多結晶シリコン膜をリ
ソグラフィ技術によりエツチングし、次にこれを酸化膜
に変換して体積を膨張させ、次いで、酸化膜をマスクと
して異方性エツチングにより上層の窒化膜及び下層の多
結晶シリコン膜（上記実施例の多結晶シリコン！ｌ！２
６に対応す、る）をエッチ、ングし、更に酸化膜及び上
層の窒化膜を除去した後、下層の多結晶シリコン膜を酸
化膜に変換するというように、酸化とエツチングの繰返
しのみでより一層微細な素子分離酸化膜を形成すること
ができる。
（発明の効果）
以上詳述した如く本発明の半導体装置の製造方法によれ
ば、極めて微細な素子分離酸化膜を容易かつ正確に形成
できる等顕著な効果を奏するものである。
ば、極めて微細な素子分離酸化膜を容易かつ正確に形成
できる等顕著な効果を奏するものである。
第１図（ａ）〜（ｅ）は本発明の実施例における素子弁
Ｉｌｌ酸化躾の形成方法を示す断面図、第２図（ａ）〜
（Ｃ）は従来の素子弁ｍａ化膜の形成方法を示す断面図
、第３図（ａ）〜（ｄ）は従来の他の素子分離酸化膜の
形成方法を示す断面図である。 ２１・・・シリコン基板、２２・・・バッフ？酸化膜、
２３・・・第１の窒化膜、２４・・・多結晶シリコン膜
、２５・・・第２の窒化膜、２６・・・多結晶シリコン
膜（被酸化性膜）、２７・・・ホトレジストパターン、
２８．２８’ 、３０・・・開孔部、２９・・・酸化膜
、３１・・・素子分離酸化膜。 出願人代理人 弁理士 鈴江武彦 第１図 第 ３ 図
Ｉｌｌ酸化躾の形成方法を示す断面図、第２図（ａ）〜
（Ｃ）は従来の素子弁ｍａ化膜の形成方法を示す断面図
、第３図（ａ）〜（ｄ）は従来の他の素子分離酸化膜の
形成方法を示す断面図である。 ２１・・・シリコン基板、２２・・・バッフ？酸化膜、
２３・・・第１の窒化膜、２４・・・多結晶シリコン膜
、２５・・・第２の窒化膜、２６・・・多結晶シリコン
膜（被酸化性膜）、２７・・・ホトレジストパターン、
２８．２８’ 、３０・・・開孔部、２９・・・酸化膜
、３１・・・素子分離酸化膜。 出願人代理人 弁理士 鈴江武彦 第１図 第 ３ 図
Claims (1)
- 半導体基板の表面に第１の耐酸化性膜、非単結晶シリ
コン膜、第２の耐酸化性膜及び被酸化性膜を順次形成す
る工程と、前記被酸化性膜に開孔部を設けた後、該被酸
化性膜を酸化膜に変換してその体積を膨張させる工程と
、該酸化膜をマスクとして異方性エッチングにより前記
第２の耐酸化性膜、非単結晶シリコン膜及び第１の耐酸
化性膜を選択的にエッチングして開孔部を設ける工程と
、該開孔部内の基板表面を酸化して素子分離酸化膜を形
成する工程とを具備したことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20357084A JPS6181649A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20357084A JPS6181649A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6181649A true JPS6181649A (ja) | 1986-04-25 |
Family
ID=16476312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20357084A Pending JPS6181649A (ja) | 1984-09-28 | 1984-09-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181649A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4853343A (en) * | 1982-09-06 | 1989-08-01 | Hitachi, Ltd. | Method for fabricating a semiconductor integrated circuit device having thick oxide films and groove etch and refill |
| US5091326A (en) * | 1988-03-02 | 1992-02-25 | Advanced Micro Devices, Inc. | EPROM element employing self-aligning process |
| US5294563A (en) * | 1991-04-30 | 1994-03-15 | Texas Instruments Incorporated | Sidewall-sealed and sandwiched poly-buffered locos isolation methods |
| US5358892A (en) * | 1993-02-11 | 1994-10-25 | Micron Semiconductor, Inc. | Etch stop useful in avoiding substrate pitting with poly buffered locos |
| US5397732A (en) * | 1993-07-22 | 1995-03-14 | Industrial Technology Research Institute | PBLOCOS with sandwiched thin silicon nitride layer |
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
| US5506440A (en) * | 1991-08-30 | 1996-04-09 | Sgs-Thomson Microelectronics, Inc. | Poly-buffered LOCOS process |
| KR970053408A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| KR970053411A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| US5837596A (en) * | 1994-03-02 | 1998-11-17 | Micron Technology, Inc. | Field oxide formation by oxidation of polysilicon layer |
| US6297130B1 (en) * | 1991-04-30 | 2001-10-02 | Texas Instruments Incorporated | Recessed, sidewall-sealed and sandwiched poly-buffered LOCOS isolation methods |
-
1984
- 1984-09-28 JP JP20357084A patent/JPS6181649A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4853343A (en) * | 1982-09-06 | 1989-08-01 | Hitachi, Ltd. | Method for fabricating a semiconductor integrated circuit device having thick oxide films and groove etch and refill |
| US5091326A (en) * | 1988-03-02 | 1992-02-25 | Advanced Micro Devices, Inc. | EPROM element employing self-aligning process |
| US5294563A (en) * | 1991-04-30 | 1994-03-15 | Texas Instruments Incorporated | Sidewall-sealed and sandwiched poly-buffered locos isolation methods |
| US6297130B1 (en) * | 1991-04-30 | 2001-10-02 | Texas Instruments Incorporated | Recessed, sidewall-sealed and sandwiched poly-buffered LOCOS isolation methods |
| US5506440A (en) * | 1991-08-30 | 1996-04-09 | Sgs-Thomson Microelectronics, Inc. | Poly-buffered LOCOS process |
| US5358892A (en) * | 1993-02-11 | 1994-10-25 | Micron Semiconductor, Inc. | Etch stop useful in avoiding substrate pitting with poly buffered locos |
| US5397732A (en) * | 1993-07-22 | 1995-03-14 | Industrial Technology Research Institute | PBLOCOS with sandwiched thin silicon nitride layer |
| US5472904A (en) * | 1994-03-02 | 1995-12-05 | Micron Technology, Inc. | Thermal trench isolation |
| US5837596A (en) * | 1994-03-02 | 1998-11-17 | Micron Technology, Inc. | Field oxide formation by oxidation of polysilicon layer |
| US5888881A (en) * | 1994-03-02 | 1999-03-30 | Micron Technology, Inc. | Method of trench isolation during the formation of a semiconductor device |
| KR970053408A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| KR970053411A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPS6181649A (ja) | 半導体装置の製造方法 | |
| JPH0689884A (ja) | 半導体装置の素子分離方法 | |
| US5135884A (en) | Method of producing isoplanar isolated active regions | |
| JPS63288043A (ja) | 側面隔離素子の分離方法 | |
| JP3080400B2 (ja) | 半導体装置 | |
| JPH0685201A (ja) | 半導体装置の製造方法 | |
| JPS6231492B2 (ja) | ||
| JPS63204746A (ja) | 半導体装置の製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPS5854651A (ja) | 半導体装置の製造方法 | |
| JPS60101947A (ja) | 半導体装置の製造方法 | |
| JPH11186253A (ja) | 半導体装置の製造方法 | |
| JPS6387741A (ja) | 半導体装置の製造方法 | |
| JP2602142B2 (ja) | 半導体装置の製造方法 | |
| KR0139268B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| JPH0210729A (ja) | フィールド絶縁膜の形成方法 | |
| JPS61134037A (ja) | 半導体装置の製造方法 | |
| JPS60240131A (ja) | 半導体装置の製造方法 | |
| JPH02132830A (ja) | 選択酸化方法 | |
| JPS6098640A (ja) | 半導体装置の製造方法 | |
| JP2961860B2 (ja) | 半導体装置の製造方法 | |
| JPS58147042A (ja) | 半導体装置の製造方法 | |
| JPS6189633A (ja) | 半導体装置の製造方法 |