JPS58147042A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58147042A JPS58147042A JP2920182A JP2920182A JPS58147042A JP S58147042 A JPS58147042 A JP S58147042A JP 2920182 A JP2920182 A JP 2920182A JP 2920182 A JP2920182 A JP 2920182A JP S58147042 A JPS58147042 A JP S58147042A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio2
- oxide film
- groove
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特にクリコン基
板上面に選択的に酸化膜を成長した誘電体分離構造を有
する半導体装置の製造方法に関する。
板上面に選択的に酸化膜を成長した誘電体分離構造を有
する半導体装置の製造方法に関する。
従来、半導体基板に多ＰＯ素子を形成して集積回路を形
成する場合、各素子を絶縁分離する手段の一つとして誘
電体分離構造が用いられている。
成する場合、各素子を絶縁分離する手段の一つとして誘
電体分離構造が用いられている。
誘電体分離構造のうち、最も多く用いられているのが選
択酸化による酸化物分離構造である。
択酸化による酸化物分離構造である。
第１図（ａ）ｖ （ｂ）は従来の酸化物分離構造の半導
体装置の製造方法を説明する丸めの工程断面図である。
体装置の製造方法を説明する丸めの工程断面図である。
まず、第１図（ａ）に示すように、シリコン基板１の上
面の一部をシリコン酸化膜２及び窒化膜３の二層膜で覆
う。次に、通常の選択エツチングによ如開孔４を設ける
。
面の一部をシリコン酸化膜２及び窒化膜３の二層膜で覆
う。次に、通常の選択エツチングによ如開孔４を設ける
。
次に、第１図（ｂ）に示すように、開孔４の露出してい
るシリコンを酸化してシリコン酸化膜５を形成する。こ
のシリコン酸化膜５を誘電体分離に使用する。
るシリコンを酸化してシリコン酸化膜５を形成する。こ
のシリコン酸化膜５を誘電体分離に使用する。
しかしながら、方法では上記二層膜に覆われている素子
を形成しようとする部分にシリコン酸化膜のくいこみ６
が発生し、このため素子の高集積化の妨げとなるような
欠点がありた。
を形成しようとする部分にシリコン酸化膜のくいこみ６
が発生し、このため素子の高集積化の妨げとなるような
欠点がありた。
本発明は上記欠点を除去し、酸化膜のくいこみをよシ小
さくし高集積化が達成される誘電体分離構造を有する半
導体装［１２）製造方法を提供するものである。
さくし高集積化が達成される誘電体分離構造を有する半
導体装［１２）製造方法を提供するものである。
本発明の半導体装置の製造方法は、シリコン基板の上表
面にシリコン酸化膜及び窒化膜を順次被覆する工程と、
前記シリコン酸化膜と窒化膜の一部を開孔して前記シリ
コン基板の表面を縛出させ、該露出部分のシリコン基板
をエツチングして清を形成する工程と、酸化して前記溝
の表面をシリコン酸化膜で榎う工程と、多結晶シリコン
膜で全表面を被覆する工程と、前記多結晶シリコン膜及
び溝層縁のシリコンを酸化して前記溝をシリコン酸化物
で埋める工程と、前記窒化膜上のシリコン酸化膜を除去
する工程とを含んで構成される。
面にシリコン酸化膜及び窒化膜を順次被覆する工程と、
前記シリコン酸化膜と窒化膜の一部を開孔して前記シリ
コン基板の表面を縛出させ、該露出部分のシリコン基板
をエツチングして清を形成する工程と、酸化して前記溝
の表面をシリコン酸化膜で榎う工程と、多結晶シリコン
膜で全表面を被覆する工程と、前記多結晶シリコン膜及
び溝層縁のシリコンを酸化して前記溝をシリコン酸化物
で埋める工程と、前記窒化膜上のシリコン酸化膜を除去
する工程とを含んで構成される。
次に１本発明の実施例について図面を用いて説明する。
第２図（１）〜（ｄ）は本発明の一実施例を説明するた
めの各製造工種における断面図である。
めの各製造工種における断面図である。
まず、第２図（Ｊｌ）Ｋ示すようにｔ ｐｔｉ＆シリコ
ン基１［１０上に、装置シリコン層１１をエピタキシャ
ル成長させ、その上ＫｓｏｏＸｓ＊ｏシリコン葉化膜１
２．１ｏ００ＸＩ１度の窒化膜１３を順次形成した後、
エツチングによりてこの二層膜の一部を除去して開孔を
設け、次に、その開孔部分にエピタキシアル層１１の半
分強の深さＯ溝１４をシリコンをドライエッチすること
によシ形成する。
ン基１［１０上に、装置シリコン層１１をエピタキシャ
ル成長させ、その上ＫｓｏｏＸｓ＊ｏシリコン葉化膜１
２．１ｏ００ＸＩ１度の窒化膜１３を順次形成した後、
エツチングによりてこの二層膜の一部を除去して開孔を
設け、次に、その開孔部分にエピタキシアル層１１の半
分強の深さＯ溝１４をシリコンをドライエッチすること
によシ形成する。
次に、第２図山）に示すように、溝１４のシリコン露出
面に５００＾程度あ薄いシリコン酸化物１５を成長し、
その後全面に多結晶シリコン膜１６を形成する。ここで
上記の薄いシリコン酸化膜１５は、基板に直接多結晶シ
リコン膜１６を形成し九ときの欠陥の発生を防ぐ働きが
ある。
面に５００＾程度あ薄いシリコン酸化物１５を成長し、
その後全面に多結晶シリコン膜１６を形成する。ここで
上記の薄いシリコン酸化膜１５は、基板に直接多結晶シ
リコン膜１６を形成し九ときの欠陥の発生を防ぐ働きが
ある。
次に、第２図（Ｃ）に示すように１素子分離の九めの厚
いシリコン酸化膜１８を例えば高圧酸化法等により形成
する。このときのシリコン酸化膜１８の厚さは、のちに
窒／ｌ、膜１３上の多結晶シリコン膜１６が酸化されて
できたシリコン酸化膜１７を除去するときに減少するの
で、実際に必要な酸化膜の膜厚よシおよそシリコン酸化
膜１２０膜厚だけ厚くなるように形成する。
いシリコン酸化膜１８を例えば高圧酸化法等により形成
する。このときのシリコン酸化膜１８の厚さは、のちに
窒／ｌ、膜１３上の多結晶シリコン膜１６が酸化されて
できたシリコン酸化膜１７を除去するときに減少するの
で、実際に必要な酸化膜の膜厚よシおよそシリコン酸化
膜１２０膜厚だけ厚くなるように形成する。
次に、第２図（ｄ）に示すように、適当な時間の酸化膜
エッチを行い、窒化膜１３上のシリコン酸化膜１７を除
去する。
エッチを行い、窒化膜１３上のシリコン酸化膜１７を除
去する。
以上の１１によシ、第２図（ｄ）に示すように厚いシリ
コン酸化膜１８′による、従来の誘電体分離と同様な形
状が得られるが、ここで素子の微小化の妨けとなる酸化
膜のくいこみσは、多結晶シリ；ンを形成し々い従来法
に比べてかな〕小さい。
コン酸化膜１８′による、従来の誘電体分離と同様な形
状が得られるが、ここで素子の微小化の妨けとなる酸化
膜のくいこみσは、多結晶シリ；ンを形成し々い従来法
に比べてかな〕小さい。
以上詳細Ｋｌ！明し九ように１本発明によれば、選択酸
化を行う際の酸化膜の素子形成領域へのくいこみを小さ
くでき、集積度を向上させた誘電体分離構造の半導体装
置を製造することができるのでその効果は大きい。
化を行う際の酸化膜の素子形成領域へのくいこみを小さ
くでき、集積度を向上させた誘電体分離構造の半導体装
置を製造することができるのでその効果は大きい。
第１図（ａ）、（ｂ）は従来Ｏ１ｌ電体分離構造の半導
体装置の製造方法を説明する九めＯ工程断面図、第２図
（５１）〜（ｄ）杜本発明の一実施例を説明するための
工程断面図である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３・・・・・・窒化膜、４・・・・・・開孔、
５・・・・・・シリコン酸化膜、６，６’・・・・・・
くいこみ、１０・・・・・・ｐａｌシリコン基板、ｘｉ
・・・・・・ｎ１１１シリコン層、１２・・・・・・シ
リコン酸化膜、１３・・・・・・窒化膜、１４・・・・
・・溝、１５・・・・・・シリコン酸化膜、１６・・・
・・・多結晶シリコン膜、１７．１８．１８’・・・・
・・シリコン酸化膜。 ｆ久ノ （し２ 環１図 （久λ （レフ （Ｃノ
体装置の製造方法を説明する九めＯ工程断面図、第２図
（５１）〜（ｄ）杜本発明の一実施例を説明するための
工程断面図である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３・・・・・・窒化膜、４・・・・・・開孔、
５・・・・・・シリコン酸化膜、６，６’・・・・・・
くいこみ、１０・・・・・・ｐａｌシリコン基板、ｘｉ
・・・・・・ｎ１１１シリコン層、１２・・・・・・シ
リコン酸化膜、１３・・・・・・窒化膜、１４・・・・
・・溝、１５・・・・・・シリコン酸化膜、１６・・・
・・・多結晶シリコン膜、１７．１８．１８’・・・・
・・シリコン酸化膜。 ｆ久ノ （し２ 環１図 （久λ （レフ （Ｃノ
Claims (1)
- シリ−コン基板の上表面にシリコン酸化膜及び窒化膜を
順次被覆する王権と、前記シリコン酸化膜と窒化膜の一
部を開孔して前記シリコン基板の表面を露出させ、皺露
出部分のシリコン基板をエツチングして溝を形成する工
程と、酸化して前記溝の表面をシリコン酸化膜で覆う工
程と、多結晶シリコン膜で全表面を被覆する工程と、前
記多結晶シリコン膜及び置局縁のシリコンを酸化して前
記溝をシリコン酸化物で壌める工程と、前記窒化膜上の
シリコン酸化膜を除去する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2920182A JPS58147042A (ja) | 1982-02-25 | 1982-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2920182A JPS58147042A (ja) | 1982-02-25 | 1982-02-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58147042A true JPS58147042A (ja) | 1983-09-01 |
Family
ID=12269577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2920182A Pending JPS58147042A (ja) | 1982-02-25 | 1982-02-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147042A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204443A (ja) * | 1988-02-09 | 1989-08-17 | Toshiba Corp | 半導体装置の素子分離方法 |
| US5470770A (en) * | 1994-03-31 | 1995-11-28 | Nippondenso Co., Ltd. | Manufacturing method of semiconductor device |
-
1982
- 1982-02-25 JP JP2920182A patent/JPS58147042A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204443A (ja) * | 1988-02-09 | 1989-08-17 | Toshiba Corp | 半導体装置の素子分離方法 |
| US5470770A (en) * | 1994-03-31 | 1995-11-28 | Nippondenso Co., Ltd. | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0580148B2 (ja) | ||
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| JPS5898943A (ja) | 半導体装置の製造方法 | |
| JPS58147042A (ja) | 半導体装置の製造方法 | |
| JP2616134B2 (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JPH0555361A (ja) | 半導体装置及びその製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPH0396249A (ja) | 半導体装置の製造方法 | |
| KR19990021366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR0172240B1 (ko) | 반도체 소자의 소자분리 방법 | |
| US5895256A (en) | Method for manufacturing LOCOS structure | |
| JPS63306643A (ja) | 半導体装置の製造方法 | |
| JPH05226466A (ja) | 半導体装置の製造方法 | |
| JPH06104334A (ja) | 半導体装置 | |
| JPS62186551A (ja) | 半導体装置の製造方法 | |
| KR100311172B1 (ko) | 반도체소자분리방법 | |
| JPH05211230A (ja) | 半導体装置の製造方法 | |
| JPH08236608A (ja) | 半導体装置の製造方法 | |
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| JPS6234147B2 (ja) | ||
| JPH0230160A (ja) | 半導体装置 | |
| JPH027432A (ja) | 半導体装置の製造方法 |