JPS63306643A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63306643A JPS63306643A JP14360287A JP14360287A JPS63306643A JP S63306643 A JPS63306643 A JP S63306643A JP 14360287 A JP14360287 A JP 14360287A JP 14360287 A JP14360287 A JP 14360287A JP S63306643 A JPS63306643 A JP S63306643A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- wiring
- contact hole
- photoresist
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係シ、％にコンタクト
孔の形成力法に関する。
孔の形成力法に関する。
従来、多層配線構造を有する半導体装置では、それぞれ
の配線層間の接続は、眉間絶＃膜に開孔されたコンタク
トを介しておζなわれ℃いる。このため、１層分、２層
分、あるいはそれ以上の層間絶縁膜を通して、コンタク
トの形成が必要になる場合がある。たとえは、３層配線
を有する場合の、第１層と第３層、第２＃と第３層の配
線をそれぞれ接続する場合などである。ここで、下層か
ら上に向かりて、第１．第２、第３層の配線と呼ぶ。
の配線層間の接続は、眉間絶＃膜に開孔されたコンタク
トを介しておζなわれ℃いる。このため、１層分、２層
分、あるいはそれ以上の層間絶縁膜を通して、コンタク
トの形成が必要になる場合がある。たとえは、３層配線
を有する場合の、第１層と第３層、第２＃と第３層の配
線をそれぞれ接続する場合などである。ここで、下層か
ら上に向かりて、第１．第２、第３層の配線と呼ぶ。
このとき、従来の製造方法では、第１層配線上の２層分
の層間絶縁膜と、第２層配線上の１層分の層間絶縁膜と
を、通常のフォトレジストプロセスを用いて同時罠開孔
していた。すなわち、膜厚の違う層間絶縁膜を有するコ
ンタクトを、一度の２オドレジスト・プロセスにより、
同時に開孔していた。
の層間絶縁膜と、第２層配線上の１層分の層間絶縁膜と
を、通常のフォトレジストプロセスを用いて同時罠開孔
していた。すなわち、膜厚の違う層間絶縁膜を有するコ
ンタクトを、一度の２オドレジスト・プロセスにより、
同時に開孔していた。
また、近年最上層の金属配線の加工性を良好にするため
に、層間絶縁膜表面の平坦化の技術開発が、さかんであ
るが、この場合にも前述した様なコンタクト開孔方法を
使用している。
に、層間絶縁膜表面の平坦化の技術開発が、さかんであ
るが、この場合にも前述した様なコンタクト開孔方法を
使用している。
すなわち、層間絶縁膜の表面が平坦化されると、下地の
配一層等の段差によシ、層間絶縁膜の厚い部分、薄い部
分が生じる。そして、上層の金属配線と下地の配線層等
とを接続するために、との膜厚の違う層間膜を一匿の２
オトレジストグロセスによシ、同時に開孔し、コンタク
ト孔を形成していた０ 〔発明が解決しようとする問題点」 前述した従来のコンタクト孔形成力法では、膜厚の互い
に違う層間絶縁膜を同時にエツチングして、コンタクト
の開孔な行っていたので、以下の様な問題が生じる。
配一層等の段差によシ、層間絶縁膜の厚い部分、薄い部
分が生じる。そして、上層の金属配線と下地の配線層等
とを接続するために、との膜厚の違う層間膜を一匿の２
オトレジストグロセスによシ、同時に開孔し、コンタク
ト孔を形成していた０ 〔発明が解決しようとする問題点」 前述した従来のコンタクト孔形成力法では、膜厚の互い
に違う層間絶縁膜を同時にエツチングして、コンタクト
の開孔な行っていたので、以下の様な問題が生じる。
コンタクト開孔のための層間絶縁膜のエツチング時間は
、厚い（２層分の）層間絶縁膜を抜ききる時間で決定さ
れるので、薄い（１層分の）層間絶縁膜しか有ざないコ
ンタクト部分、たとえば、第２層配線上のコンタクトで
は、極端なオーハーニ、チングとなる。このオーバーエ
ツチングの間、配線層がコンタクトエツチング雰囲気に
さらされることＫなシ、配線層がエツチングされたル、
配線層表面がダメージを受け、コンタクト抵抗が増大し
たりといった問題が起きる。
、厚い（２層分の）層間絶縁膜を抜ききる時間で決定さ
れるので、薄い（１層分の）層間絶縁膜しか有ざないコ
ンタクト部分、たとえば、第２層配線上のコンタクトで
は、極端なオーハーニ、チングとなる。このオーバーエ
ツチングの間、配線層がコンタクトエツチング雰囲気に
さらされることＫなシ、配線層がエツチングされたル、
配線層表面がダメージを受け、コンタクト抵抗が増大し
たりといった問題が起きる。
前述した問題を解決する−りの方法として、眉間絶縁膜
の厚さＫよってコンタクト孔を別々に開孔する方法があ
る。たとえば、最初に通常のフォトレジストプロセスを
使用して層間絶縁膜の薄い部分のコンタクトを開孔し、
フォトレジストを剥離した後、再度フォトレジストプロ
セスを使用して層間絶縁膜の厚い部分のコンタクトを開
孔する方法である。
の厚さＫよってコンタクト孔を別々に開孔する方法があ
る。たとえば、最初に通常のフォトレジストプロセスを
使用して層間絶縁膜の薄い部分のコンタクトを開孔し、
フォトレジストを剥離した後、再度フォトレジストプロ
セスを使用して層間絶縁膜の厚い部分のコンタクトを開
孔する方法である。
この方法を使用すれば、コンタクト開孔時のエッチング
によるオーバーエツチングは防止することができる。し
かし、フォトレジスト・プロセスを２回行なうととＫな
るので、それぞれの目金せてマージンを見込む必要があ
り、半導体装置の微細化に対する大きな制限となる欠点
がある。
によるオーバーエツチングは防止することができる。し
かし、フォトレジスト・プロセスを２回行なうととＫな
るので、それぞれの目金せてマージンを見込む必要があ
り、半導体装置の微細化に対する大きな制限となる欠点
がある。
本発明の目的は、前記問題点が解決され、薄い眉間絶縁
膜のところでもオーバーエツチングされる心配がなく、
−回のフォトレジスト・プロセスで済み、しかもより微
細化を可能とする半導体装置の製造方法を提供すること
にある。
膜のところでもオーバーエツチングされる心配がなく、
−回のフォトレジスト・プロセスで済み、しかもより微
細化を可能とする半導体装置の製造方法を提供すること
にある。
〔問題点を解決するための手段」
本発明の構成は、膜厚の互いに異なる層間絶縁膜のコン
タクトにそれぞれ開孔する半導体装置の製造方法におい
て、前記層間絶縁膜のうち薄い第１の部分のコンタクト
を開孔すると同時に１層間絶縁膜の厚い第２の部分のコ
ンタクトを途中まで開孔する工程と、前記第１の部分の
コンタクトをフォトレジストで被覆して、前記第２の部
分のコンタクトに残存している眉間絶縁膜をエツチング
除去して、コンタクトを開孔する工程とを備えている。
タクトにそれぞれ開孔する半導体装置の製造方法におい
て、前記層間絶縁膜のうち薄い第１の部分のコンタクト
を開孔すると同時に１層間絶縁膜の厚い第２の部分のコ
ンタクトを途中まで開孔する工程と、前記第１の部分の
コンタクトをフォトレジストで被覆して、前記第２の部
分のコンタクトに残存している眉間絶縁膜をエツチング
除去して、コンタクトを開孔する工程とを備えている。
１ 〔実施例〕
次に本発明について図面を参照しながら詳細に説明する
。
。
第１図乃至第３図は本発明の一笑施例の半導体装置の製
造方法を工程順に示す断面図である。まず第１図におい
て、通常に用いられる多層配線プロセスによシ、半導体
基板１１上に成長したフィールド酸化膜１２上に１第１
のポリンリコン配線１３、第１の層間膜１４、第２のボ
リンリコン配線１５、第２の層間膜１６をＪ＠釦影形成
た。
造方法を工程順に示す断面図である。まず第１図におい
て、通常に用いられる多層配線プロセスによシ、半導体
基板１１上に成長したフィールド酸化膜１２上に１第１
のポリンリコン配線１３、第１の層間膜１４、第２のボ
リンリコン配線１５、第２の層間膜１６をＪ＠釦影形成
た。
次に第２図に示すように、第２のボリンリコン配Ｉｆｓ
１５上に設けるコンタクトを浅いコンタクト１８、第１
のポリ７リコン配線１３上に設けるコンタクトを、深い
コンタクト１９と呼ぶ。最初に、Ａ常のフォトレジスト
グロセスを使用して、浅いコンタクト１８と、深いコン
タクト１９とを開孔する部分に第Ｉのフォトレジスト１
７の窓を設ける。次に、この第１のフォトレジスト１７
をマスクとして、第２の層間膜１６のみをエツチングす
る。これにより、浅いコンタクト１８では、第２のポリ
７リコン配線１５表面が為出し、コンタクト開孔が完了
する。−刀、深いコンタクト１９では、第２の層間膜１
６の直下の第１の層間膜１４の途中で、エツチングが止
まる。次に、第１の７オドレジスト１７を除去した後、
再度フォトレジストグロセスを使用して、第３図に示す
ように、深いコンタクト１９から十分にマージンを取っ
て、浅いコンタクト１８を第２のフォトレジスト２０で
被覆する。続いて、この第２のフォトレジスト２０をマ
スクとして、！ｔｎコンタクト１９に残存した第１の層
間膜１４を異方性のエッチングで除去する。このとき、
エッチング時間を、残存した第１の層間膜１４の膜厚に
よ）、適当に設定することで、深いコンタクト１９の開
孔部は、第２の２オドレジスト２０で決定される。−刀
第２の層間膜１６は、第２の２オドレジスト２０のため
、残存する。第１のポリ７リコン配線１３が露出すると
いう形伏になる。この後、通常の金属配線形成工程を通
して、半導体装置を得ることができる。
１５上に設けるコンタクトを浅いコンタクト１８、第１
のポリ７リコン配線１３上に設けるコンタクトを、深い
コンタクト１９と呼ぶ。最初に、Ａ常のフォトレジスト
グロセスを使用して、浅いコンタクト１８と、深いコン
タクト１９とを開孔する部分に第Ｉのフォトレジスト１
７の窓を設ける。次に、この第１のフォトレジスト１７
をマスクとして、第２の層間膜１６のみをエツチングす
る。これにより、浅いコンタクト１８では、第２のポリ
７リコン配線１５表面が為出し、コンタクト開孔が完了
する。−刀、深いコンタクト１９では、第２の層間膜１
６の直下の第１の層間膜１４の途中で、エツチングが止
まる。次に、第１の７オドレジスト１７を除去した後、
再度フォトレジストグロセスを使用して、第３図に示す
ように、深いコンタクト１９から十分にマージンを取っ
て、浅いコンタクト１８を第２のフォトレジスト２０で
被覆する。続いて、この第２のフォトレジスト２０をマ
スクとして、！ｔｎコンタクト１９に残存した第１の層
間膜１４を異方性のエッチングで除去する。このとき、
エッチング時間を、残存した第１の層間膜１４の膜厚に
よ）、適当に設定することで、深いコンタクト１９の開
孔部は、第２の２オドレジスト２０で決定される。−刀
第２の層間膜１６は、第２の２オドレジスト２０のため
、残存する。第１のポリ７リコン配線１３が露出すると
いう形伏になる。この後、通常の金属配線形成工程を通
して、半導体装置を得ることができる。
前記実施例に従えば、さらに別の効果として、深いコン
タクトに対して、第１の２オドレジストと第２の２オド
レジストとの位置を適当罠設定することくよシ、コンタ
クト形吠が２段の段差を持ち、凝似的なテーパ・工、チ
構造となり、上層の金属配線の断線の防止にも役立つ効
果がある。
タクトに対して、第１の２オドレジストと第２の２オド
レジストとの位置を適当罠設定することくよシ、コンタ
クト形吠が２段の段差を持ち、凝似的なテーパ・工、チ
構造となり、上層の金属配線の断線の防止にも役立つ効
果がある。
第４図乃至第６図は本発明の他の実施例の半導体装置の
製造方法を工程順に示す断面図である。
製造方法を工程順に示す断面図である。
まず第４図において、選択酸化法を用いてフィールド酸
化［２２を部分的に形成した半導体基板２１上罠、通常
の半導体装置製造法によって、拡散層領域２６と、ポリ
７リコン配線２３とを形成し、その主表面に層間絶縁膜
２５を堆積して、工、チバ、りくよシ、層間絶縁膜２５
の主表面を平坦化する。この層間絶縁膜２５の主表面の
平坦化の方法に関しては、すでに極々の技術が提案され
ている０ 次に第５図に示す様に、拡散層領域２６上のコンタクト
は、層間絶縁膜２５が厚く（以下深いコンタクト２７と
呼ぶ）、ポリシリコン配＠２３上のコンタクトは、層間
絶縁膜２５が薄く（以下浅いコンタクト２８と叶ぶ）な
っている。蛾初忙、通常の２オドレジストプロセスを使
用して、浅いコンタクト２８と深いコンタクト２７とを
開孔する部分に、第１の２オドレジスト２４の窓を設け
る。次に、この第１のフォトレジスト２４をマスクとし
て、ボリンリコン配線２３が繕出するまで・ｌ−間＆！
！礒膜２５Ｙエッチングする。これによプ、浅いコンタ
クト２８では、コンタクト開孔が児了すす。−刀、深い
コンタクト２７では、層間絶縁膜２５がポリノリコン配
線２３上よシ厚くなりているので、工、ナングが層間絶
＃＆膜２５の途中で止唸る。
化［２２を部分的に形成した半導体基板２１上罠、通常
の半導体装置製造法によって、拡散層領域２６と、ポリ
７リコン配線２３とを形成し、その主表面に層間絶縁膜
２５を堆積して、工、チバ、りくよシ、層間絶縁膜２５
の主表面を平坦化する。この層間絶縁膜２５の主表面の
平坦化の方法に関しては、すでに極々の技術が提案され
ている０ 次に第５図に示す様に、拡散層領域２６上のコンタクト
は、層間絶縁膜２５が厚く（以下深いコンタクト２７と
呼ぶ）、ポリシリコン配＠２３上のコンタクトは、層間
絶縁膜２５が薄く（以下浅いコンタクト２８と叶ぶ）な
っている。蛾初忙、通常の２オドレジストプロセスを使
用して、浅いコンタクト２８と深いコンタクト２７とを
開孔する部分に、第１の２オドレジスト２４の窓を設け
る。次に、この第１のフォトレジスト２４をマスクとし
て、ボリンリコン配線２３が繕出するまで・ｌ−間＆！
！礒膜２５Ｙエッチングする。これによプ、浅いコンタ
クト２８では、コンタクト開孔が児了すす。−刀、深い
コンタクト２７では、層間絶縁膜２５がポリノリコン配
線２３上よシ厚くなりているので、工、ナングが層間絶
＃＆膜２５の途中で止唸る。
再度、ノオトレジスト・プロセスを使用Ｌ”（、第６図
の様に、ｇｇ２のフォトレジスト２９により、浅いコン
タクト２８のみを被覆する０伐いて、第１のフォトレジ
スト２４、第２Ｊフオトレジスト２９をマスクとして、
閉いコンタクト２７に残存している層間り把鍬膜２５を
異方性の工、テングで除去する。
の様に、ｇｇ２のフォトレジスト２９により、浅いコン
タクト２８のみを被覆する０伐いて、第１のフォトレジ
スト２４、第２Ｊフオトレジスト２９をマスクとして、
閉いコンタクト２７に残存している層間り把鍬膜２５を
異方性の工、テングで除去する。
この後、フォトレジスト２４．２９を原去して、通常の
金属配線形成工程を通して半導体装置を得る。
金属配線形成工程を通して半導体装置を得る。
以上説明したように、本発明は、浅いコンタクトと深い
コンタクトとを同時にエツチングし、まず浅−コンタク
トを開孔した後、この浅いコンタクトのみをフォトレジ
ストでマスクして、深いコンタクト部分に残存した眉間
膜をエッチングし、深いコンタクトを形成するから、浅
いコンタクトド深いコンタクトとの工、テングを、それ
ぞれ適正な時間で行なうことができ、さらに浅いコンタ
クトと深いコンタクトとの位置は、第１のフォトＬ／
シｘト・プロセスにより決定されるので、目合せのマー
ジンに関する問題も生じないという効果がある。
コンタクトとを同時にエツチングし、まず浅−コンタク
トを開孔した後、この浅いコンタクトのみをフォトレジ
ストでマスクして、深いコンタクト部分に残存した眉間
膜をエッチングし、深いコンタクトを形成するから、浅
いコンタクトド深いコンタクトとの工、テングを、それ
ぞれ適正な時間で行なうことができ、さらに浅いコンタ
クトと深いコンタクトとの位置は、第１のフォトＬ／
シｘト・プロセスにより決定されるので、目合せのマー
ジンに関する問題も生じないという効果がある。
第１図乃至第３図は本発明の一実施例の半導体装置の製
造方法を工ａ順に示す断面図、第４図乃至第６図は本発
明の他の実施例の半導体装置の製造方法を工程順に示す
断面図である。 １１．２１・・・・・・半導体基板、１２．２２・旧・
・フィールド酸化膜、１３・・・・・・第１のポリノリ
コン配線、１４・・・・・・第１の層間膜、１５・・・
・・−第２のボリ７リコン配線、１６・・・・・・第２
の層間膜、１７．２４・・・・・・第１のフォトレジス
ト、１８．２８・・・・・・浅いコンタクト、１９．２
６・・・・・・深いコンタクト、２０゜２９・・・・・
・第２のフォトレジスト、２３・・・・・・ポリシリコ
ン配線、２５・・・・・・層間絶縁膜、２６・・・・・
・拡散層領域。 茅１ 図 第２田 ｑ 第３０
造方法を工ａ順に示す断面図、第４図乃至第６図は本発
明の他の実施例の半導体装置の製造方法を工程順に示す
断面図である。 １１．２１・・・・・・半導体基板、１２．２２・旧・
・フィールド酸化膜、１３・・・・・・第１のポリノリ
コン配線、１４・・・・・・第１の層間膜、１５・・・
・・−第２のボリ７リコン配線、１６・・・・・・第２
の層間膜、１７．２４・・・・・・第１のフォトレジス
ト、１８．２８・・・・・・浅いコンタクト、１９．２
６・・・・・・深いコンタクト、２０゜２９・・・・・
・第２のフォトレジスト、２３・・・・・・ポリシリコ
ン配線、２５・・・・・・層間絶縁膜、２６・・・・・
・拡散層領域。 茅１ 図 第２田 ｑ 第３０
Claims (1)
- 膜厚の互いに異なる層間絶縁膜のコンタクトをそれぞ
れ開孔する半導体装置の製造方法において、前記層間絶
縁膜のうち膜厚の薄い第１の部分のコンタクトを開孔す
ると同時に、前記層間絶縁膜のうち膜厚の厚い第２の部
分のコンタクトを途中まで開孔する工程と、前記第１の
部分のコンタクトをフォトレジストで被覆して、前記第
２の部分のコンタクトに残存している層間絶縁膜をエッ
チング除去して、この部分に開孔する工程とを含むこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14360287A JPS63306643A (ja) | 1987-06-08 | 1987-06-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14360287A JPS63306643A (ja) | 1987-06-08 | 1987-06-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63306643A true JPS63306643A (ja) | 1988-12-14 |
Family
ID=15342539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14360287A Pending JPS63306643A (ja) | 1987-06-08 | 1987-06-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63306643A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246331A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | エッチング方法 |
| US5055426A (en) * | 1990-09-10 | 1991-10-08 | Micron Technology, Inc. | Method for forming a multilevel interconnect structure on a semiconductor wafer |
| JP2007158258A (ja) * | 2005-12-08 | 2007-06-21 | Sony Corp | 半導体装置の製造方法 |
| JP2011142267A (ja) * | 2010-01-08 | 2011-07-21 | Yamaha Corp | 半導体装置および半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187236A (ja) * | 1985-02-14 | 1986-08-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6376453A (ja) * | 1986-09-19 | 1988-04-06 | Oki Electric Ind Co Ltd | 多層配線の製造方法 |
-
1987
- 1987-06-08 JP JP14360287A patent/JPS63306643A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187236A (ja) * | 1985-02-14 | 1986-08-20 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6376453A (ja) * | 1986-09-19 | 1988-04-06 | Oki Electric Ind Co Ltd | 多層配線の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246331A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | エッチング方法 |
| US5055426A (en) * | 1990-09-10 | 1991-10-08 | Micron Technology, Inc. | Method for forming a multilevel interconnect structure on a semiconductor wafer |
| JP2007158258A (ja) * | 2005-12-08 | 2007-06-21 | Sony Corp | 半導体装置の製造方法 |
| JP2011142267A (ja) * | 2010-01-08 | 2011-07-21 | Yamaha Corp | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3219909B2 (ja) | 半導体装置の製造方法 | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| JPH01315163A (ja) | 半導体集積回路装置の製造方法 | |
| JPS63306643A (ja) | 半導体装置の製造方法 | |
| JPH07161806A (ja) | 半導体装置の製造方法 | |
| JP2944185B2 (ja) | コンタクトエッチング方法 | |
| JPH07235594A (ja) | 半導体装置の製造方法 | |
| JPS6331121A (ja) | 半導体装置の製造方法 | |
| KR0146529B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| KR0175518B1 (ko) | 반도체 소자에서의 금속배선의 구조 및 그 제조 방법 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| JPH065562A (ja) | 半導体薄膜の形成方法 | |
| JPS62216268A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| KR100304967B1 (ko) | 반도체소자의 배선 및 그의 형성방법 | |
| JPS60152042A (ja) | 多層配線構造の形成方法 | |
| JPS58147042A (ja) | 半導体装置の製造方法 | |
| JPH03109736A (ja) | 半導体装置の製造方法 | |
| JPH11354787A (ja) | 半導体装置の製造方法 | |
| JPH06177264A (ja) | 半導体装置の製造方法 | |
| JPH04219975A (ja) | スタティックｒａｍの製造方法 | |
| JPS5944842A (ja) | 半導体装置の製造方法 | |
| JPH1187492A (ja) | 半導体装置の製造方法 |