JPS6376453A - 多層配線の製造方法 - Google Patents
多層配線の製造方法Info
- Publication number
- JPS6376453A JPS6376453A JP21964486A JP21964486A JPS6376453A JP S6376453 A JPS6376453 A JP S6376453A JP 21964486 A JP21964486 A JP 21964486A JP 21964486 A JP21964486 A JP 21964486A JP S6376453 A JPS6376453 A JP S6376453A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- hole
- throughhole
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 230000003197 catalytic effect Effects 0.000 claims description 4
- 239000003054 catalyst Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101001015052 Zea mays Trypsin/factor XIIA inhibitor Proteins 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 239000008139 complexing agent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- ACVYVLVWPXVTIT-UHFFFAOYSA-N phosphinic acid Chemical compound O[PH2]=O ACVYVLVWPXVTIT-UHFFFAOYSA-N 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- RWRDJVNMSZYMDV-UHFFFAOYSA-L radium chloride Chemical compound [Cl-].[Cl-].[Ra+2] RWRDJVNMSZYMDV-UHFFFAOYSA-L 0.000 description 1
- 229910001630 radium chloride Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は超ＬＳＩ多層配線の製造方法に関し、特にそ
のスルーホールのエツチングおよびスルーホールへのメ
タルの埋込みに関するものである。
のスルーホールのエツチングおよびスルーホールへのメ
タルの埋込みに関するものである。
従来の多層配線の製造方法を第２図に示す。まず、（＆
）図に示すように、シリコン基板ｌ上に形成した段差の
ある絶縁膜２上に１層目配線３としてのＭ合金′１にパ
ターニングし、その上に層間絶縁膜４としてＰＳＧ膜を
堆積する。次に、層間絶縁膜４を平担化技術例えばエツ
チング法により平担化する。これは層間絶縁膜４の上に
微細・臂ターンを形成するために不可欠であり、かつ配
線の段切れ防止の役目も果す。次に、第２図（ｂ）に示
すようＫ、層間絶縁膜４上にレジスト５を被着し、スル
ーホールフォトを行うが、絶縁膜４を平担化したために
１層目配線３までのスルーホール６．７の深すが場所に
より異なることになり、浅いスルーホール６と深いスル
ーホール７を形成するためには２回の７オトリソを行わ
ねばならない。即ち、第２図（ｂ）に示すようにスルー
ホール６．７をＣ意Ｆ６５０ＳＣＣＭとＣＨＦ、−１０
ＳＣＣＭのエツチングガスを用いてＲＩＥ（リアクティ
ブイオンエツチング）を行って同時に開孔し、浅い方と
なるスルーホール６の開孔が終了した時点でエツチング
を停止する。
）図に示すように、シリコン基板ｌ上に形成した段差の
ある絶縁膜２上に１層目配線３としてのＭ合金′１にパ
ターニングし、その上に層間絶縁膜４としてＰＳＧ膜を
堆積する。次に、層間絶縁膜４を平担化技術例えばエツ
チング法により平担化する。これは層間絶縁膜４の上に
微細・臂ターンを形成するために不可欠であり、かつ配
線の段切れ防止の役目も果す。次に、第２図（ｂ）に示
すようＫ、層間絶縁膜４上にレジスト５を被着し、スル
ーホールフォトを行うが、絶縁膜４を平担化したために
１層目配線３までのスルーホール６．７の深すが場所に
より異なることになり、浅いスルーホール６と深いスル
ーホール７を形成するためには２回の７オトリソを行わ
ねばならない。即ち、第２図（ｂ）に示すようにスルー
ホール６．７をＣ意Ｆ６５０ＳＣＣＭとＣＨＦ、−１０
ＳＣＣＭのエツチングガスを用いてＲＩＥ（リアクティ
ブイオンエツチング）を行って同時に開孔し、浅い方と
なるスルーホール６の開孔が終了した時点でエツチング
を停止する。
この場合、深い万となるスルーホール７の開孔終了筐で
引き続きエツチングすると、エツチングガスｒｉｔｍ目
配線３をエツチングしないので横方向のオーバエッチと
なり、スルーホール６が横に広がってしまい、１層目配
線３からはみ出してしまう恐れがある。次に、第２図（
ｃ）に示すように、２回目のスルーホールフォトを深い
万となるスルーホール７のみＫついて行い、残りの部分
をエツチングしてスルーホール８を開孔する。このとき
、マスク合せを行うので合せズＶｔｏは±０．５μｍ以
上必要であり、深いスルーホールの開口長は大きくなり
、２層目配線以降の集積度を阻害する。
引き続きエツチングすると、エツチングガスｒｉｔｍ目
配線３をエツチングしないので横方向のオーバエッチと
なり、スルーホール６が横に広がってしまい、１層目配
線３からはみ出してしまう恐れがある。次に、第２図（
ｃ）に示すように、２回目のスルーホールフォトを深い
万となるスルーホール７のみＫついて行い、残りの部分
をエツチングしてスルーホール８を開孔する。このとき
、マスク合せを行うので合せズＶｔｏは±０．５μｍ以
上必要であり、深いスルーホールの開口長は大きくなり
、２層目配線以降の集積度を阻害する。
次に、第２図（ｄ）に示すようにレジスト５を除去し、
２層目配線９をスルーホール６〜８内および層間絶縁膜
４上に形成する。以後の工程は保護膜を堆積してデバイ
スが完成する（図示省略）。
２層目配線９をスルーホール６〜８内および層間絶縁膜
４上に形成する。以後の工程は保護膜を堆積してデバイ
スが完成する（図示省略）。
又、スルーホールフォトの別の方法としては、第２図（
ｂ）’ 、 （（り’に示すように浅いスルーホール６
のフォトト深いスルーホール７のフォトに分けて行って
もよい。この方法では深いスルーホール７を−［で開孔
するので、厚いレジスト５を採用するかまたはレジスト
５と層間絶縁膜４のエツチング比を大きくしてエツチン
グしなければならない。
ｂ）’ 、 （（り’に示すように浅いスルーホール６
のフォトト深いスルーホール７のフォトに分けて行って
もよい。この方法では深いスルーホール７を−［で開孔
するので、厚いレジスト５を採用するかまたはレジスト
５と層間絶縁膜４のエツチング比を大きくしてエツチン
グしなければならない。
又、この方法では深いスルーホールにおける孔のズレ１
０は発生しないが、２層目配線９のフォトを行う場合に
合せマークを深いスルーホール７の合せマークに合せる
ため、第２図（ｄ）′に示すように浅いスルーホール６
上の２層目配線９の合ぜズレ１１が生じる。
０は発生しないが、２層目配線９のフォトを行う場合に
合せマークを深いスルーホール７の合せマークに合せる
ため、第２図（ｄ）′に示すように浅いスルーホール６
上の２層目配線９の合ぜズレ１１が生じる。
上記した従来方法においては、いずれの場合もスルーホ
ールフォトを２回行わねばならないので、マスク合せ工
程数が増加し、また何らかの合せズレが生じて集積度が
犠牲になるという問題点があった。又、スルーホール部
の２層目配線の被覆率が小さいので、エレクトロマイグ
レーショ７等の信頼性の上からも問題があった。
ールフォトを２回行わねばならないので、マスク合せ工
程数が増加し、また何らかの合せズレが生じて集積度が
犠牲になるという問題点があった。又、スルーホール部
の２層目配線の被覆率が小さいので、エレクトロマイグ
レーショ７等の信頼性の上からも問題があった。
この発明は上記したスルーホールフォトを２回行わねば
ならないことによるマスク合せのズレと２層目配線の被
覆率が悪いという問題点を除去し、製作簡単で集積度が
高くかつ信頼性の高い超ＬＳＩ用多層配線の製造方法を
提供すること金目的とするＯ 〔問題点を解決するための手段〕 この発明は多層配線の製造方法において、最も浅いスル
ーホールが完全開孔するまで各スルーホールをエツチン
グし、完全開孔したスルーホールに触媒、法により選択
的にメタルを埋込み、しかるｆＫエツチングレートの小
さいメタルを斜め蒸着し、蒸着されたメタルをマスクと
シテ深イスルーホールを完全開孔するまでエツチングし
、この深いスルーホールにもメタルを埋込み、全スルー
ホール上に上層配線を形成したものである。
ならないことによるマスク合せのズレと２層目配線の被
覆率が悪いという問題点を除去し、製作簡単で集積度が
高くかつ信頼性の高い超ＬＳＩ用多層配線の製造方法を
提供すること金目的とするＯ 〔問題点を解決するための手段〕 この発明は多層配線の製造方法において、最も浅いスル
ーホールが完全開孔するまで各スルーホールをエツチン
グし、完全開孔したスルーホールに触媒、法により選択
的にメタルを埋込み、しかるｆＫエツチングレートの小
さいメタルを斜め蒸着し、蒸着されたメタルをマスクと
シテ深イスルーホールを完全開孔するまでエツチングし
、この深いスルーホールにもメタルを埋込み、全スルー
ホール上に上層配線を形成したものである。
この発明においては、最も浅いスルーホールが完全開孔
するまで各スルーホールをエツチングし、この完全開孔
したスルーホールにメタルを埋込んだ後に、層間絶縁膜
に比べてエツチングレートの小さいメタルを斜め蒸着し
ておシ、この蒸着膜は斜め蒸着であるため完全開孔して
いない深いスルーホール内には蒸着されず、この蒸着膜
ｔエツチングガスクトシて深いスルーホールが完全開孔
するまでエツチングすることにより、マスクズレ等のズ
レは発生しない。又、完全開孔したスルーホールへのメ
タルの埋込みを触媒を用いて行っており、このメタルの
埋込みが充分に行われて上層配線との接続が充分に行わ
れる。
するまで各スルーホールをエツチングし、この完全開孔
したスルーホールにメタルを埋込んだ後に、層間絶縁膜
に比べてエツチングレートの小さいメタルを斜め蒸着し
ておシ、この蒸着膜は斜め蒸着であるため完全開孔して
いない深いスルーホール内には蒸着されず、この蒸着膜
ｔエツチングガスクトシて深いスルーホールが完全開孔
するまでエツチングすることにより、マスクズレ等のズ
レは発生しない。又、完全開孔したスルーホールへのメ
タルの埋込みを触媒を用いて行っており、このメタルの
埋込みが充分に行われて上層配線との接続が充分に行わ
れる。
以下、この発明の実施例を図面とともに説明する。第１
図はこの実施例の製造工程断面図で、第１図（＆）に示
すように従来同様に層間絶縁膜４ｆ：平担化し、全ての
スルーホール６．７に対してフォトリソを行い、浅いス
ルーホール６が完全に開孔するまでＲＩＥでエツチング
する。次に、レジスト５を除去し、弱酸性の塩化・々ラ
ジウム溶液（ＰｄＣｊ’、、０．００１％〜０．１％）
に１分間浸漬する。
図はこの実施例の製造工程断面図で、第１図（＆）に示
すように従来同様に層間絶縁膜４ｆ：平担化し、全ての
スルーホール６．７に対してフォトリソを行い、浅いス
ルーホール６が完全に開孔するまでＲＩＥでエツチング
する。次に、レジスト５を除去し、弱酸性の塩化・々ラ
ジウム溶液（ＰｄＣｊ’、、０．００１％〜０．１％）
に１分間浸漬する。
この溶液はＭ上にのみ付着する性質があるので、浅いス
ルーホール６の底面にのみ付着し、無電解メッキの触媒
となる。次に、硫酸ニッケルのメッキ液、次亜リン酸の
還元剤、クエン酸の錯化剤を有するメッキ液中でＮｉを
スルーホール６に完全に埋込み、第１図（ｂ）に示すよ
うにＮｌで完全に埋込まれたスルーホール２１を形成す
る。次に、第３図に示す斜め蒸着装置のタングステンが
−ド３０上にＭインゴット３１を乗せる。３３はシャッ
ター、３４はペルジャー、３５は真空排気系、３６は蒸
着電源である。ウェーハ３２は蒸着源との入射角θが３
０＠〜４５°となるようにセットする。このため、斜め
蒸着（シャドーイング）となるので、蒸発したＭ原子の
入射方向は矢印２２に示すようになり、スルーホールの
底面および側面には堆積しない。
ルーホール６の底面にのみ付着し、無電解メッキの触媒
となる。次に、硫酸ニッケルのメッキ液、次亜リン酸の
還元剤、クエン酸の錯化剤を有するメッキ液中でＮｉを
スルーホール６に完全に埋込み、第１図（ｂ）に示すよ
うにＮｌで完全に埋込まれたスルーホール２１を形成す
る。次に、第３図に示す斜め蒸着装置のタングステンが
−ド３０上にＭインゴット３１を乗せる。３３はシャッ
ター、３４はペルジャー、３５は真空排気系、３６は蒸
着電源である。ウェーハ３２は蒸着源との入射角θが３
０＠〜４５°となるようにセットする。このため、斜め
蒸着（シャドーイング）となるので、蒸発したＭ原子の
入射方向は矢印２２に示すようになり、スルーホールの
底面および側面には堆積しない。
蒸着するメタルの種類は層間絶縁膜４ｔ−ＲＩＥすると
きのガスに対してエツチングされないものが適合し、例
えばＭ膜が最適であり、５００〜１０００大の厚さに蒸
着する。膜厚のモニターおよびコントロールは水晶振動
子法あるいは次式によりＭを一定盆に蒸着することによ
り行われる。
きのガスに対してエツチングされないものが適合し、例
えばＭ膜が最適であり、５００〜１０００大の厚さに蒸
着する。膜厚のモニターおよびコントロールは水晶振動
子法あるいは次式によりＭを一定盆に蒸着することによ
り行われる。
ここで、Ｍは蒸着金属量（Ｐ）、ｒは試料と蒸着源との
直線距離（３）、ｄは蒸着金ｈ４警度（’／ａｔ ）、
ｔは蒸着膜厚（λ）、θは入射角である。シャドーイン
グ蒸着法によりＭ膜マスク２３を形成した後、Ｃ＊ Ｆ
ｓガス５０ ＳＣＣＭ％ＣＨＦＩガス１０ ＳＣＣＭ％
ＲＦ２００Ｗの＋件で全面エツチングする。その結果、
Ｍ膜でコーティングされた領域はエツチングされないの
で、深いスルーホール７だけがエツチングされ、完全に
開孔した時点でエツチングを停止させる。
直線距離（３）、ｄは蒸着金ｈ４警度（’／ａｔ ）、
ｔは蒸着膜厚（λ）、θは入射角である。シャドーイン
グ蒸着法によりＭ膜マスク２３を形成した後、Ｃ＊ Ｆ
ｓガス５０ ＳＣＣＭ％ＣＨＦＩガス１０ ＳＣＣＭ％
ＲＦ２００Ｗの＋件で全面エツチングする。その結果、
Ｍ膜でコーティングされた領域はエツチングされないの
で、深いスルーホール７だけがエツチングされ、完全に
開孔した時点でエツチングを停止させる。
次に、第１図（ｃ）に示すように前記同様の触媒法によ
す深いスルーホール７の底面に、Ｐｄ触媒２４を付着さ
せる。次に、第１図（ｄ）に示すように前記同様に無電
解メッキにより深いスルーホール７にＮｌヲ埋込み、Ｎ
ｉで完全に埋込まれたスルーホール２５を形成した後、
各スルーホール２１．２５の上面に２層目配線２６を形
成する。
す深いスルーホール７の底面に、Ｐｄ触媒２４を付着さ
せる。次に、第１図（ｄ）に示すように前記同様に無電
解メッキにより深いスルーホール７にＮｌヲ埋込み、Ｎ
ｉで完全に埋込まれたスルーホール２５を形成した後、
各スルーホール２１．２５の上面に２層目配線２６を形
成する。
なお、上記実施例では２層配線の例を示したが、３層配
線以上の多層配線でも良く、例えば１層と２層間の直結
スルーホールと１層と３層間の飛び越し結線用スルーホ
ールが混在する場合にもこの発明は適用できる。
線以上の多層配線でも良く、例えば１層と２層間の直結
スルーホールと１層と３層間の飛び越し結線用スルーホ
ールが混在する場合にもこの発明は適用できる。
以上のようにこの発明によれば、浅い方のスルーホール
が完全開孔するまで各スルーホールのエツチングを行い
、この完全開孔したスルーホールにメタルを埋込んだ後
に、斜め蒸着によりエツチングレートの小さいメタルを
蒸着しており、この蒸着膜は深いスルーホール内には蒸
着されないためこの蒸着膜をマスクとして深いスルーホ
ールのエツチングを行うことにより、マスクズレがなく
、製作容易で集積度の高い多層配線が得られる。又、完
全開孔したスルーホールへのメタルの埋込みを触媒法に
より行っており、埋込みが光分に行われて上層配線との
接続が光分に行われ、信頼性を向上することができる。
が完全開孔するまで各スルーホールのエツチングを行い
、この完全開孔したスルーホールにメタルを埋込んだ後
に、斜め蒸着によりエツチングレートの小さいメタルを
蒸着しており、この蒸着膜は深いスルーホール内には蒸
着されないためこの蒸着膜をマスクとして深いスルーホ
ールのエツチングを行うことにより、マスクズレがなく
、製作容易で集積度の高い多層配線が得られる。又、完
全開孔したスルーホールへのメタルの埋込みを触媒法に
より行っており、埋込みが光分に行われて上層配線との
接続が光分に行われ、信頼性を向上することができる。
第１図はこの発明による２層配線の製造工程断面図、第
２図は従来の２層配線の製造工程断面図、第３図はこの
発明で用いる斜め蒸着装置の模式図である。 ３・・・１層目配線、４・・・層間絶縁膜、６，７・・
・スルーホール、２１．２５・・・メタルを埋込まれた
スルーホール、２２・・・蒸着方向、２３・・・Ｍ膜マ
スク、２４・・・触媒、２６・・・２層目配線。
２図は従来の２層配線の製造工程断面図、第３図はこの
発明で用いる斜め蒸着装置の模式図である。 ３・・・１層目配線、４・・・層間絶縁膜、６，７・・
・スルーホール、２１．２５・・・メタルを埋込まれた
スルーホール、２２・・・蒸着方向、２３・・・Ｍ膜マ
スク、２４・・・触媒、２６・・・２層目配線。
Claims (1)
- （１）層間絶縁膜を介して積層する各層配線間を接続す
るために層間絶縁膜に開孔するスルーホールの深さが異
なる多層配線の製造方法において、（ａ）最も浅いスル
ーホールが完全開孔するまで各スルーホールをエッチン
グする工程と、 （ｂ）完全開孔したスルーホールにのみ触媒法により選
択的にメタルを埋込む工程と、 （ｃ）層間絶縁膜に比べてエッチングレートの小さいメ
タルを上面に斜め蒸着する工程と、 （ｄ）蒸着されたメタルをマスクとして完全開孔されて
いない深いスルーホールを完全開孔するまでエッチング
する工程と、 （ｅ）完全開孔した深いスルーホールに触媒法によりメ
タルを埋込む工程と、 （ｆ）全スルーホール上に上層配線を形成する工程 を備えたことを特徴とする多層配線の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21964486A JPS6376453A (ja) | 1986-09-19 | 1986-09-19 | 多層配線の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21964486A JPS6376453A (ja) | 1986-09-19 | 1986-09-19 | 多層配線の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6376453A true JPS6376453A (ja) | 1988-04-06 |
Family
ID=16738754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21964486A Pending JPS6376453A (ja) | 1986-09-19 | 1986-09-19 | 多層配線の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6376453A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306643A (ja) * | 1987-06-08 | 1988-12-14 | Nec Corp | 半導体装置の製造方法 |
| JPH02117152A (ja) * | 1988-10-27 | 1990-05-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH02246331A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | エッチング方法 |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| DE4310955C2 (de) * | 1992-04-16 | 2002-10-17 | Micron Technology Inc | Verfahren zum Bearbeiten eines Halbleiterwafers |
-
1986
- 1986-09-19 JP JP21964486A patent/JPS6376453A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63306643A (ja) * | 1987-06-08 | 1988-12-14 | Nec Corp | 半導体装置の製造方法 |
| JPH02117152A (ja) * | 1988-10-27 | 1990-05-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH02246331A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | エッチング方法 |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| DE4310955C2 (de) * | 1992-04-16 | 2002-10-17 | Micron Technology Inc | Verfahren zum Bearbeiten eines Halbleiterwafers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPS59208859A (ja) | 半導体ウエハおよびその製造方法 | |
| JPS6376453A (ja) | 多層配線の製造方法 | |
| US5795825A (en) | Connection layer forming method | |
| JP2010040771A (ja) | 半導体装置の製造方法 | |
| JPS59155128A (ja) | 半導体装置の製造方法 | |
| JPH04134827A (ja) | 半導体装置の製造方法 | |
| JPS62298136A (ja) | 半導体素子の製造方法 | |
| KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
| KR100189967B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| JP2805840B2 (ja) | 半導体装置及びその多層配線形成方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| KR100359779B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPH04165624A (ja) | 絶縁膜上のめっき配線方法 | |
| JPS62143445A (ja) | 多層配線の形成方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPH05243219A (ja) | 半導体装置の製造方法 | |
| JPH047836A (ja) | 半導体装置及びその製造方法 | |
| JPH1140566A (ja) | Ｃｕ配線の形成方法およびＣｕ配線構造体 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPS6065548A (ja) | 多層配線形成法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| JPH0669349A (ja) | 半導体装置の製造方法 | |
| JPH01194334A (ja) | 半導体集積回路の製造方法 | |
| JPS6276535A (ja) | 半導体装置 |