JPH05243219A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05243219A JPH05243219A JP4428392A JP4428392A JPH05243219A JP H05243219 A JPH05243219 A JP H05243219A JP 4428392 A JP4428392 A JP 4428392A JP 4428392 A JP4428392 A JP 4428392A JP H05243219 A JPH05243219 A JP H05243219A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gold
- silicon oxide
- metal film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】微細金配線の相互間に埋込んで設ける絶縁膜と
の接着性を向上させ、配線の断線事故を防止する。 【構成】酸化シリコン膜６に設けた配線形成用の溝を含
む表面にチタンタングステン膜７を被着した後、異方性
エッチングにより溝内の酸化シリコン膜６の側壁にのみ
チタンタングステン膜７を残し、溝の底部に設けた金膜
４の上に金膜８をめっきして溝内を充填し、配線を形成
する。 【効果】金配線と酸化シリコン膜との間に高融点金属膜
を介在させて接着性を向上させ、通電によるエレクトロ
マイグレーション現象を抑制し、金配線の信頼性を向上
させる。
の接着性を向上させ、配線の断線事故を防止する。 【構成】酸化シリコン膜６に設けた配線形成用の溝を含
む表面にチタンタングステン膜７を被着した後、異方性
エッチングにより溝内の酸化シリコン膜６の側壁にのみ
チタンタングステン膜７を残し、溝の底部に設けた金膜
４の上に金膜８をめっきして溝内を充填し、配線を形成
する。 【効果】金配線と酸化シリコン膜との間に高融点金属膜
を介在させて接着性を向上させ、通電によるエレクトロ
マイグレーション現象を抑制し、金配線の信頼性を向上
させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に微細金配線の製造方法に関する。
に関し、特に微細金配線の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は図３
（ａ）に示すように、シリコン基板１の上に設けた酸化
シリコン膜２の上にチタンタングステン膜３及び金膜４
を堆積した後、金膜４にフォトレジスト膜５を塗布して
露光・現像し、配線領域を被覆するパターンを形成す
る。次に、フォトレジスト膜５をマスクとして、金膜４
及びチタンタングステン膜３を順次エッチングする。
（ａ）に示すように、シリコン基板１の上に設けた酸化
シリコン膜２の上にチタンタングステン膜３及び金膜４
を堆積した後、金膜４にフォトレジスト膜５を塗布して
露光・現像し、配線領域を被覆するパターンを形成す
る。次に、フォトレジスト膜５をマスクとして、金膜４
及びチタンタングステン膜３を順次エッチングする。
【０００３】次に、図３（ｂ）に示すように、液相成長
法によりフォトレジスト膜５，金膜４，チタンタングス
テ膜をマスクとして酸化シリコン膜６を選択成長させ
る。
法によりフォトレジスト膜５，金膜４，チタンタングス
テ膜をマスクとして酸化シリコン膜６を選択成長させ
る。
【０００４】次に、図３（ｃ）に示すように、フォトレ
ジスト膜５を除去する。
ジスト膜５を除去する。
【０００５】次に、図３（ｄ）に示すように、無電解め
っき法により、金膜４の上に金膜８を形成し、配線を構
成する。
っき法により、金膜４の上に金膜８を形成し、配線を構
成する。
【０００６】
【発明が解決しようとする課題】この従来の半導体装置
では、配線を構成する金膜４，８と酸化シリコン膜６と
の接着強度が極めて低い為、製造工程中の熱処理や、組
立工程中の熱処理、或は使用中の温度上昇等で配線の金
膜４，８と酸化シリコン膜６とが分離し、図４に示すよ
うに間隙１４が発生する。
では、配線を構成する金膜４，８と酸化シリコン膜６と
の接着強度が極めて低い為、製造工程中の熱処理や、組
立工程中の熱処理、或は使用中の温度上昇等で配線の金
膜４，８と酸化シリコン膜６とが分離し、図４に示すよ
うに間隙１４が発生する。
【０００７】又、接着強度が低い為、配線に流す電流に
よる原子の移動現象、いわゆる、エレクトロマイグレー
ションの耐量が低くなり、配線の断線が短時間で発生し
易く半導体の信頼性が低いという問題点があった。
よる原子の移動現象、いわゆる、エレクトロマイグレー
ションの耐量が低くなり、配線の断線が短時間で発生し
易く半導体の信頼性が低いという問題点があった。
【０００８】
【課題を解決するための手段】本発明の半導体装置の第
１の製造方法は、半導体基板上に設けた絶縁膜の上に第
１の金属膜を堆積し、前記第１の金属膜の上に配線形成
用のパターンを有するフォトレジスト膜を選択的に設け
る工程と、前記フォトレジスト膜をマスクとして前記第
１の金属膜をエッチングし除去する工程と、前記第１の
金属膜及びフォトレジスト膜をマスクとして前記絶縁膜
上に酸化シリコン膜を選択成長させる工程と、前記フォ
トレジスト膜を除去して配線形成用の溝を設けた後前記
酸化シリコン膜の側壁に酸化シリコン膜に対して接着性
の良い第２の金属膜を形成する工程と、前記第１の金属
膜の表面に金膜をめっきして前記溝内を充填し配線を形
成する工程とを含んで構成される。
１の製造方法は、半導体基板上に設けた絶縁膜の上に第
１の金属膜を堆積し、前記第１の金属膜の上に配線形成
用のパターンを有するフォトレジスト膜を選択的に設け
る工程と、前記フォトレジスト膜をマスクとして前記第
１の金属膜をエッチングし除去する工程と、前記第１の
金属膜及びフォトレジスト膜をマスクとして前記絶縁膜
上に酸化シリコン膜を選択成長させる工程と、前記フォ
トレジスト膜を除去して配線形成用の溝を設けた後前記
酸化シリコン膜の側壁に酸化シリコン膜に対して接着性
の良い第２の金属膜を形成する工程と、前記第１の金属
膜の表面に金膜をめっきして前記溝内を充填し配線を形
成する工程とを含んで構成される。
【０００９】本発明の半導体装置の第２の製造方法は、
半導体基板上に設けた絶縁膜の上に酸化シリコン膜を堆
積してパターニングし配線形成用の溝を形成する工程
と、前記溝を含む表面に高融点金属膜を堆積した後異方
性エッチングにより前記溝の側壁にのみ高融点金属膜を
残し水平面の高融点金属膜を除去する工程と、前記溝の
底部に金属膜を設け前記金属膜上に金膜をめっきして前
記溝内を充填し配線を形成する工程とを含んで構成され
る。
半導体基板上に設けた絶縁膜の上に酸化シリコン膜を堆
積してパターニングし配線形成用の溝を形成する工程
と、前記溝を含む表面に高融点金属膜を堆積した後異方
性エッチングにより前記溝の側壁にのみ高融点金属膜を
残し水平面の高融点金属膜を除去する工程と、前記溝の
底部に金属膜を設け前記金属膜上に金膜をめっきして前
記溝内を充填し配線を形成する工程とを含んで構成され
る。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１（ａ）〜（ｃ）は本発明の第１の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００１２】まず、図１（ａ）に示すように、素子領域
を形成したシリコン基板１の上に層間絶縁膜として酸化
シリコン膜２を堆積し、酸化シリコン膜２の上にチタン
タングステン膜３及び金膜４をスパッタにより各々約５
０ｎｍの膜厚に堆積する。次に、金膜４の上にフォトレ
ジスト膜５を塗布して配線となるべき領域を被覆する様
にパターニングする。次に、フォトレジスト膜５をマス
クとして、金膜４及びチタンタングステン膜３を順次エ
ッチングする。このエッチングはイオンミリングのよう
なドライエッチングでも、王水等を用いたウェットエッ
チングでも良い。次に、フォトレジスト膜５，金膜４及
びチタンタングステン膜３をマスクとして液相成長法に
より酸化シリコン膜２の表面に酸化シリコン膜６を、約
０．５〜１．０μｍの厚さに選択成長させる。
を形成したシリコン基板１の上に層間絶縁膜として酸化
シリコン膜２を堆積し、酸化シリコン膜２の上にチタン
タングステン膜３及び金膜４をスパッタにより各々約５
０ｎｍの膜厚に堆積する。次に、金膜４の上にフォトレ
ジスト膜５を塗布して配線となるべき領域を被覆する様
にパターニングする。次に、フォトレジスト膜５をマス
クとして、金膜４及びチタンタングステン膜３を順次エ
ッチングする。このエッチングはイオンミリングのよう
なドライエッチングでも、王水等を用いたウェットエッ
チングでも良い。次に、フォトレジスト膜５，金膜４及
びチタンタングステン膜３をマスクとして液相成長法に
より酸化シリコン膜２の表面に酸化シリコン膜６を、約
０．５〜１．０μｍの厚さに選択成長させる。
【００１３】次に、図１（ｂ）に示すように、フォトレ
ジスト膜５を除去して配線形成用の溝を形成した後、ス
パッタ法により溝を含む表面にチタンタングステン膜７
を５０ｎｍの厚さに堆積し、フレオンガスを用いた反応
性イオンエッチング等の異方性エッチングによりチタン
タングステン膜７をエッチングして酸化シリコン膜６の
側壁にのみチタンタングステン膜７を残す。ここで、フ
レオンガスの反応性イオンエッチングでは金膜４はほと
んどエッチングされず、好適である。
ジスト膜５を除去して配線形成用の溝を形成した後、ス
パッタ法により溝を含む表面にチタンタングステン膜７
を５０ｎｍの厚さに堆積し、フレオンガスを用いた反応
性イオンエッチング等の異方性エッチングによりチタン
タングステン膜７をエッチングして酸化シリコン膜６の
側壁にのみチタンタングステン膜７を残す。ここで、フ
レオンガスの反応性イオンエッチングでは金膜４はほと
んどエッチングされず、好適である。
【００１４】次に、図１（ｃ）に示すように、無電解金
めっきにより金膜４の露出部に金膜８を０．５〜１．０
μｍの厚さに堆積し、底面及び側面をチタンタングステ
ン膜３，７で囲んだ配線を形成する。ここで、チタンタ
ングステン膜３，７は酸化シリコン膜２，６との接着性
にすぐれており、後工程の熱処理による剥れを生じな
い。また、酸化シリコン膜６の上面と金膜８の上面をほ
ぼ同一平面にすることにより、上面は平坦化され、第２
層配線を設けるのに都合が良い。
めっきにより金膜４の露出部に金膜８を０．５〜１．０
μｍの厚さに堆積し、底面及び側面をチタンタングステ
ン膜３，７で囲んだ配線を形成する。ここで、チタンタ
ングステン膜３，７は酸化シリコン膜２，６との接着性
にすぐれており、後工程の熱処理による剥れを生じな
い。また、酸化シリコン膜６の上面と金膜８の上面をほ
ぼ同一平面にすることにより、上面は平坦化され、第２
層配線を設けるのに都合が良い。
【００１５】なお、チタンタングステン膜７の代りにチ
タン、窒化チタン、モリブデン、クロム等の高融点金属
膜を使用しても良い。
タン、窒化チタン、モリブデン、クロム等の高融点金属
膜を使用しても良い。
【００１６】図２（ａ）〜（ｃ）は本発明の第２の実施
例を説明するための工程順に示した半導体チップの断面
図である。
例を説明するための工程順に示した半導体チップの断面
図である。
【００１７】まず、図２（ａ）に示すように、素子領域
を形成したシリコン基板１の上に層間絶縁膜として窒化
シリコン膜９を堆積し、窒化シリコン膜９の上にプラズ
マ気相成長法で酸化シリコン膜６を１．０μｍの厚さに
堆積する。次に、酸化シリコン膜６の上にフォトレジス
ト膜１０を塗布してパターニングし配線となるべき領域
を開口する。次に、フォトレジスト膜１０をマスクとし
て、酸化シリコン膜６を反応性イオンエッチング法でエ
ッチングした後、スパッタ法によりチタン膜１１を約５
０ｎｍの厚さに堆積し、反応性イオンエッチング法によ
り異方性エッチングして酸化シリコン膜の側壁にのみチ
タン膜１１を残す。
を形成したシリコン基板１の上に層間絶縁膜として窒化
シリコン膜９を堆積し、窒化シリコン膜９の上にプラズ
マ気相成長法で酸化シリコン膜６を１．０μｍの厚さに
堆積する。次に、酸化シリコン膜６の上にフォトレジス
ト膜１０を塗布してパターニングし配線となるべき領域
を開口する。次に、フォトレジスト膜１０をマスクとし
て、酸化シリコン膜６を反応性イオンエッチング法でエ
ッチングした後、スパッタ法によりチタン膜１１を約５
０ｎｍの厚さに堆積し、反応性イオンエッチング法によ
り異方性エッチングして酸化シリコン膜の側壁にのみチ
タン膜１１を残す。
【００１８】次に、図２（ｂ）に示すように、スパッタ
法により窒化チタン膜１２及び白金膜１３を各々５０ｎ
ｍの厚さに順次堆積した後フォトレジスト膜１０を剥離
し、且つフォトレジスト膜１０上に被着した窒化チタン
膜１２及び白金膜１３をリフトオフ法により除去する。
法により窒化チタン膜１２及び白金膜１３を各々５０ｎ
ｍの厚さに順次堆積した後フォトレジスト膜１０を剥離
し、且つフォトレジスト膜１０上に被着した窒化チタン
膜１２及び白金膜１３をリフトオフ法により除去する。
【００１９】次に、図２（ｃ）に示すように、無電解金
めっき法により白金膜１３の表面に金膜８を成長させ、
酸化シリコン膜６と接する側壁にチタン膜１１を有する
配線を形成する。
めっき法により白金膜１３の表面に金膜８を成長させ、
酸化シリコン膜６と接する側壁にチタン膜１１を有する
配線を形成する。
【００２０】
【発明の効果】以上説明したように、本発明は、配線を
構成する金膜の側壁と配線の相互間を埋める絶縁膜との
間に、絶縁膜との接着性に優れる金属膜を介在させるこ
とにより、両者の接着性を向上させ、これにより、エレ
クトロマイグレーション耐量を向上させ、半導体装置の
信頼性を向上させるという効果を有する。
構成する金膜の側壁と配線の相互間を埋める絶縁膜との
間に、絶縁膜との接着性に優れる金属膜を介在させるこ
とにより、両者の接着性を向上させ、これにより、エレ
クトロマイグレーション耐量を向上させ、半導体装置の
信頼性を向上させるという効果を有する。
【図１】本発明の第１の実施例を説明するための工程順
に示した断面図。
に示した断面図。
【図２】本発明の第２の実施例を説明するための工程順
に示した断面図。
に示した断面図。
【図３】従来の半導体装置の製造方法を説明するための
工程順に示した断面図。
工程順に示した断面図。
【図４】従来の半導体装置の問題点を説明するための断
面図。
面図。
１ シリコン基板 ２，６ 酸化シリコン膜 ３，７ チタンタングステン膜 ４，８ 金膜 ５，１０ フォトレジスト膜 ９ 窒化シリコン膜 １１ チタン膜 １２ 窒化チタン膜 １３ 白金膜 １４ 間隙
Claims (3)
- 【請求項１】 半導体基板上に設けた絶縁膜の上に第１
の金属膜を堆積し前記第１の金属膜の上に配線形成用の
パターンを有するフォトレジスト膜を選択的に設ける工
程と、前記フォトレジスト膜をマスクとして前記第１の
金属膜をエッチングし除去する工程と、前記第１の金属
膜及びフォトレジスト膜をマスクとして前記絶縁膜上に
酸化シリコン膜を選択成長させる工程と、前記フォトレ
ジスト膜を除去して配線形成用の溝を設けた後前記酸化
シリコン膜の側壁に酸化シリコン膜に対して接着性の良
い第２の金属膜を形成する工程と、前記第１の金属膜の
表面に金膜をめっきして前記溝内を充填し配線を形成す
る工程とを含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 第２の金属膜が高融点金属膜である請求
項１記載の半導体装置の製造方法。 - 【請求項３】 半導体基板上に設けた絶縁膜の上に酸化
シリコン膜を堆積してパターニングし配線形成用の溝を
形成する工程と、前記溝を含む表面に高融点金属膜を堆
積した後異方性エッチングにより前記溝の側壁にのみ高
融点金属膜を残し水平面の高融点金属膜を除去する工程
と、前記溝の底部に金属膜を設け前記金属膜に金膜をめ
っきして前記溝内を充填し配線を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4428392A JPH05243219A (ja) | 1992-03-02 | 1992-03-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4428392A JPH05243219A (ja) | 1992-03-02 | 1992-03-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243219A true JPH05243219A (ja) | 1993-09-21 |
Family
ID=12687186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4428392A Withdrawn JPH05243219A (ja) | 1992-03-02 | 1992-03-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243219A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107479230A (zh) * | 2016-06-07 | 2017-12-15 | 许铭案 | 用于显示器与触控面板的超细铜质网线及其制造方法 |
| CN109623547A (zh) * | 2018-12-11 | 2019-04-16 | 哈尔滨电气动力装备有限公司 | 转子铁心外圆去除凹槽内侧毛刺的工艺方法 |
-
1992
- 1992-03-02 JP JP4428392A patent/JPH05243219A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107479230A (zh) * | 2016-06-07 | 2017-12-15 | 许铭案 | 用于显示器与触控面板的超细铜质网线及其制造方法 |
| CN107479230B (zh) * | 2016-06-07 | 2020-06-09 | 许铭案 | 用于显示器与触控面板的超细铜质网线及其制造方法 |
| CN109623547A (zh) * | 2018-12-11 | 2019-04-16 | 哈尔滨电气动力装备有限公司 | 转子铁心外圆去除凹槽内侧毛刺的工艺方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2832824B2 (ja) | 半導体装置の配線形成方法 | |
| JPH0779106B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JP3517802B2 (ja) | 埋め込み導電層の形成方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| US5851920A (en) | Method of fabrication of metallization system | |
| JPH05243219A (ja) | 半導体装置の製造方法 | |
| JPH10125785A (ja) | 半導体集積回路の配線形成方法 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| JP3119198B2 (ja) | 半導体装置の製造方法 | |
| JP3269490B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JPH04317332A (ja) | 半導体装置及びその製造方法 | |
| KR100205341B1 (ko) | 반도체 장치의 배선형성 방법 | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| KR0179275B1 (ko) | 반도체소자의 금속배선 구조 및 형성방법 | |
| JP2646897B2 (ja) | 多層配線の形成方法 | |
| JPH05275547A (ja) | 半導体装置 | |
| KR100196228B1 (ko) | 반도체 집적회로의 배선 형성방법 | |
| JP2000133706A (ja) | 半導体装置およびその製造方法 | |
| JPH05251441A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09306993A (ja) | 半導体装置の配線形成方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |