JPH09306993A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH09306993A JPH09306993A JP8353935A JP35393596A JPH09306993A JP H09306993 A JPH09306993 A JP H09306993A JP 8353935 A JP8353935 A JP 8353935A JP 35393596 A JP35393596 A JP 35393596A JP H09306993 A JPH09306993 A JP H09306993A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact hole
- forming
- insulating layer
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 47
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 89
- 239000010408 film Substances 0.000 description 40
- 239000010949 copper Substances 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000006911 nucleation Effects 0.000 description 12
- 238000010899 nucleation Methods 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910000086 alane Inorganic materials 0.000 description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002366 halogen compounds Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- DAZXVJBJRMWXJP-UHFFFAOYSA-N n,n-dimethylethylamine Chemical compound CCN(C)C DAZXVJBJRMWXJP-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- UEEJHVSXFDXPFK-UHFFFAOYSA-N N-dimethylaminoethanol Chemical compound CN(C)CCO UEEJHVSXFDXPFK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 TiN Chemical class 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000012972 dimethylethanolamine Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 工程を単純化し、配線の抵抗特性及び信頼性
を向上させた半導体装置の金属配線形成方法を提供する
こと。 【解決手段】 本発明は、埋込層と上部導電線を同一物
質で同時に形成する。基板上に第１絶縁層を形成し、そ
の絶縁層を選択的に除去して第１コンタクトホールを形
成し、そのコンタクトホールを含む全面に第１導電性物
質層を形成する。さらに、第１導電性物質層上に第２絶
縁層を形成した後第２絶縁層を選択的に除去して、第１
コンタクトホールより広い幅を有する第２コンタクトホ
ールを形成し、第１、第２コンタクトホールに第２導電
性物質層を形成して上部導電層を形成する。
を向上させた半導体装置の金属配線形成方法を提供する
こと。 【解決手段】 本発明は、埋込層と上部導電線を同一物
質で同時に形成する。基板上に第１絶縁層を形成し、そ
の絶縁層を選択的に除去して第１コンタクトホールを形
成し、そのコンタクトホールを含む全面に第１導電性物
質層を形成する。さらに、第１導電性物質層上に第２絶
縁層を形成した後第２絶縁層を選択的に除去して、第１
コンタクトホールより広い幅を有する第２コンタクトホ
ールを形成し、第１、第２コンタクトホールに第２導電
性物質層を形成して上部導電層を形成する。
Description
【０００１】
【発明が属する技術分野】本発明は半導体集積回路の配
線形成方法に係り、特に工程を単純化し、配線の抵抗及
び信頼性の改善に適した半導体装置の配線形成方法に関
する。
線形成方法に係り、特に工程を単純化し、配線の抵抗及
び信頼性の改善に適した半導体装置の配線形成方法に関
する。
【０００２】
【従来の技術】一般的に、アルミニウムとその合金薄膜
は電気伝導度が高く、ドライエッチングによるパターン
の形成に優れる。そして、シリコン酸化膜との接着性に
優れるとともに比較的価格が安いので、半導体回路の配
線材料として広く使用されてきた。しかし、集積回路の
集積度が増加するに伴って素子の大きさが減少し、配線
が微細化及び多層化するので、段差を有する平坦でない
部分またはコンタクトホールまたはビアホールなどの内
部でステップカバレージが重要な問題として台頭してき
た。
は電気伝導度が高く、ドライエッチングによるパターン
の形成に優れる。そして、シリコン酸化膜との接着性に
優れるとともに比較的価格が安いので、半導体回路の配
線材料として広く使用されてきた。しかし、集積回路の
集積度が増加するに伴って素子の大きさが減少し、配線
が微細化及び多層化するので、段差を有する平坦でない
部分またはコンタクトホールまたはビアホールなどの内
部でステップカバレージが重要な問題として台頭してき
た。
【０００３】即ち、既存の金属配線膜の形成方法である
スパッタリング方法を用いると、このように凸凹のある
部分では、シャドウ効果(shadow effect)によって局部
的に配線膜が薄く形成される。特に１以上の横縦比を有
するコンタクトホールで一層激しく現れる。従って、こ
のような物理的な堆積方法の代わりに均一に堆積できる
ＣＶＤ法を導入して、タングステン膜を低圧ＣＶＤ法で
形成することによりステップカバレージを改善する研究
が行われた。
スパッタリング方法を用いると、このように凸凹のある
部分では、シャドウ効果(shadow effect)によって局部
的に配線膜が薄く形成される。特に１以上の横縦比を有
するコンタクトホールで一層激しく現れる。従って、こ
のような物理的な堆積方法の代わりに均一に堆積できる
ＣＶＤ法を導入して、タングステン膜を低圧ＣＶＤ法で
形成することによりステップカバレージを改善する研究
が行われた。
【０００４】ところが、タングステン配線膜はアルミニ
ウム配線膜に比べて２倍以上の比抵抗を有するので、配
線膜としての適用が難しい。従って、コンタクトホール
に埋込層を形成する方法の開発が進行している。選択的
ＣＶＤ法によってコンタクトホールに露出された基板を
介して選択的にタングステン膜を成長させて埋込層を形
成したり、バリヤ金属膜または接着層を形成した後、全
面にタングステン膜を堆積し、堆積厚さ以上にエッチバ
ックして形成する方法がある。
ウム配線膜に比べて２倍以上の比抵抗を有するので、配
線膜としての適用が難しい。従って、コンタクトホール
に埋込層を形成する方法の開発が進行している。選択的
ＣＶＤ法によってコンタクトホールに露出された基板を
介して選択的にタングステン膜を成長させて埋込層を形
成したり、バリヤ金属膜または接着層を形成した後、全
面にタングステン膜を堆積し、堆積厚さ以上にエッチバ
ックして形成する方法がある。
【０００５】しかし、このような選択成長法では、絶縁
層上には成長しないように維持することが容易でない。
また、タングステンを堆積し、エッチバックする場合に
は高い横縦比を有するコンタクトホール内に信頼性のあ
るバリヤ層または接着層を形成することが必要である。
このためには、コリメータまたはＣＶＤ（ＣＶＤ）法を
用いてコンタクトホールの底面または側壁にタングステ
ンの核生成が起こりうる最小限の厚さを確報しなければ
ならない。一方、コンタクトホールの深さは絶縁層の平
坦化の程度によって異なるので、コンタクトホールの表
面と埋込層の表面の高さは実質的には同一でない（通
常、埋込層の表面が低い）。
層上には成長しないように維持することが容易でない。
また、タングステンを堆積し、エッチバックする場合に
は高い横縦比を有するコンタクトホール内に信頼性のあ
るバリヤ層または接着層を形成することが必要である。
このためには、コリメータまたはＣＶＤ（ＣＶＤ）法を
用いてコンタクトホールの底面または側壁にタングステ
ンの核生成が起こりうる最小限の厚さを確報しなければ
ならない。一方、コンタクトホールの深さは絶縁層の平
坦化の程度によって異なるので、コンタクトホールの表
面と埋込層の表面の高さは実質的には同一でない（通
常、埋込層の表面が低い）。
【０００６】これに対して、ＣＶＤ法でアルミニウムを
主とする配線膜を形成すると、ステップカバレージが改
善されるとともに、フォトリソグラフィ及びエッチング
工程等の既存のスパッタリングによるアルミニウム配線
膜技術の周辺関連工程との連続性を維持することができ
るので有利である。
主とする配線膜を形成すると、ステップカバレージが改
善されるとともに、フォトリソグラフィ及びエッチング
工程等の既存のスパッタリングによるアルミニウム配線
膜技術の周辺関連工程との連続性を維持することができ
るので有利である。
【０００７】一方、銅（Ｃｕ）はアルミニウム（Ａｌ）
に比べて比抵抗が低く、エレクトロマイグレーションや
ストレスマイグレーションの特性に優れるので、信頼性
を一層改善することができる。従って、銅をスパッタリ
ング法またはＣＶＤ法で形成することが研究されてい
る。
に比べて比抵抗が低く、エレクトロマイグレーションや
ストレスマイグレーションの特性に優れるので、信頼性
を一層改善することができる。従って、銅をスパッタリ
ング法またはＣＶＤ法で形成することが研究されてい
る。
【０００８】しかし、アルミニウムをエッチングすると
きに有用なハロゲン化合物を銅エッチングに適用する場
合には前記ハロゲン化合物の蒸気圧が低いので、適用性
のあるエッチング比を得るためには、処理温度を５００
℃程度に上昇させなければならない。従って、銅配線の
場合にはエッチングによる直接パターニングの代わりに
基板に配線パターン形状のトレンチを形成する。そし
て、銅を堆積した後、化学機械的研磨(Chemical Mechan
ical Polishing:ＣＭＰ)法でエッチバックして埋込形導
電線を形成したり、コンタクトホールまたはビアホール
の下部導電層をシードにして垂直成長によって選択的に
埋込層を形成する方法が試みられている。銅を選択的に
堆積して配線を形成する方法としては、配線形成のため
の犠牲膜としてＴＥＯＳ酸化膜のパターンを用いて、銅
をシード層を選択的にエッチングすることにより、銅パ
ターンを形成していた。
きに有用なハロゲン化合物を銅エッチングに適用する場
合には前記ハロゲン化合物の蒸気圧が低いので、適用性
のあるエッチング比を得るためには、処理温度を５００
℃程度に上昇させなければならない。従って、銅配線の
場合にはエッチングによる直接パターニングの代わりに
基板に配線パターン形状のトレンチを形成する。そし
て、銅を堆積した後、化学機械的研磨(Chemical Mechan
ical Polishing:ＣＭＰ)法でエッチバックして埋込形導
電線を形成したり、コンタクトホールまたはビアホール
の下部導電層をシードにして垂直成長によって選択的に
埋込層を形成する方法が試みられている。銅を選択的に
堆積して配線を形成する方法としては、配線形成のため
の犠牲膜としてＴＥＯＳ酸化膜のパターンを用いて、銅
をシード層を選択的にエッチングすることにより、銅パ
ターンを形成していた。
【０００９】以下、添付図面を参照して従来の技術によ
る半導体装置の配線形成方法を説明する。図１は従来の
技術による金属配線の工程断面図である(Thin Solid Fi
lms 262(1995年) p.52-59）。まず、図１（ａ）に示す
ように、基板１上に下部導電線２を形成し、それを含む
全面に酸化膜などを用いて層間絶縁層３を形成する。次
に、前記層間絶縁層３を選択的にエッチングして、後工
程で形成される上部導電線との電気的な接続のためのコ
ンタクトホール４を形成し、前記コンタクトホール４に
Ｗ等の導電性物質を堆積し、エッチバックしたり選択成
長させて埋込層５を形成する。そして、その埋込層５を
含む層間絶縁層３上に上部導電線を形成するためのＣｕ
を堆積するための核生成層６を形成する。核生成層６は
接着力及びＣｕの拡散バリヤとして適するようにＷとＴ
ｉＮの積層膜に形成したものである。次に、前記核生成
層６上に犠牲絶縁膜としてＴＥＯＳ(Tetraethyleorthos
ilicate)層７を形成する。図１（ｂ）に示すように、上
部導電線の形態に前記ＴＥＯＳ層７を選択的にエッチン
グしてトレンチ８を形成し、核生成層６の一部を露出さ
せる。次に、図１（ｃ）に示すように、（ｈａｃ）Ｃｕ
（ＶＴＭＳ）のような有機金属(Metal Oragnic)ソース
を用いて、露出された核生成層６上にＣｕ膜を選択成長
させることにより、前記トレンチ８を充填する。そし
て、図１（ｄ）に示すように、前記ＴＥＯＳ層７を除去
して、Ｃｕ膜を除いた部分の核生成層６を露出させる。
次に、Ｃｕ膜をマスクとして露出された核生成層６を選
択的に除去して、核生成層６とＣｕ膜からなる上部導電
線９を形成する。最後に、図１（ｅ）に示すように、拡
散防止及び導電線の保護のためにシリコン窒化膜を堆積
して保護膜１０を形成し、上部導電線９を被覆する。
る半導体装置の配線形成方法を説明する。図１は従来の
技術による金属配線の工程断面図である(Thin Solid Fi
lms 262(1995年) p.52-59）。まず、図１（ａ）に示す
ように、基板１上に下部導電線２を形成し、それを含む
全面に酸化膜などを用いて層間絶縁層３を形成する。次
に、前記層間絶縁層３を選択的にエッチングして、後工
程で形成される上部導電線との電気的な接続のためのコ
ンタクトホール４を形成し、前記コンタクトホール４に
Ｗ等の導電性物質を堆積し、エッチバックしたり選択成
長させて埋込層５を形成する。そして、その埋込層５を
含む層間絶縁層３上に上部導電線を形成するためのＣｕ
を堆積するための核生成層６を形成する。核生成層６は
接着力及びＣｕの拡散バリヤとして適するようにＷとＴ
ｉＮの積層膜に形成したものである。次に、前記核生成
層６上に犠牲絶縁膜としてＴＥＯＳ(Tetraethyleorthos
ilicate)層７を形成する。図１（ｂ）に示すように、上
部導電線の形態に前記ＴＥＯＳ層７を選択的にエッチン
グしてトレンチ８を形成し、核生成層６の一部を露出さ
せる。次に、図１（ｃ）に示すように、（ｈａｃ）Ｃｕ
（ＶＴＭＳ）のような有機金属(Metal Oragnic)ソース
を用いて、露出された核生成層６上にＣｕ膜を選択成長
させることにより、前記トレンチ８を充填する。そし
て、図１（ｄ）に示すように、前記ＴＥＯＳ層７を除去
して、Ｃｕ膜を除いた部分の核生成層６を露出させる。
次に、Ｃｕ膜をマスクとして露出された核生成層６を選
択的に除去して、核生成層６とＣｕ膜からなる上部導電
線９を形成する。最後に、図１（ｅ）に示すように、拡
散防止及び導電線の保護のためにシリコン窒化膜を堆積
して保護膜１０を形成し、上部導電線９を被覆する。
【００１０】
【発明が解決しようとする課題】しかし、前記従来の平
坦化された配線の技術では、コンタクトホール内に埋込
層を形成した後、核生成層及び上部導電線を形成するの
で、埋込層と上部導電線を形成する工程が別個に行われ
る。従って、次の問題点をもつ。埋込層の表面と上部導
電線との間に核生成層のような異種物質による境界が発
生して、接触抵抗の増加やエレクトロマイグレーション
などの信頼性に悪影響を及ぼす。なお、犠牲絶縁膜とし
てＴＥＯＳ層等を使用するが、これを層間絶縁膜として
用いることができないので効果的でないという問題もあ
る。
坦化された配線の技術では、コンタクトホール内に埋込
層を形成した後、核生成層及び上部導電線を形成するの
で、埋込層と上部導電線を形成する工程が別個に行われ
る。従って、次の問題点をもつ。埋込層の表面と上部導
電線との間に核生成層のような異種物質による境界が発
生して、接触抵抗の増加やエレクトロマイグレーション
などの信頼性に悪影響を及ぼす。なお、犠牲絶縁膜とし
てＴＥＯＳ層等を使用するが、これを層間絶縁膜として
用いることができないので効果的でないという問題もあ
る。
【００１１】本発明は前記従来の技術による金属配線の
問題を解決するためのもので、その目的は埋込層と上部
導電線を同一物質で同時に形成することにより、工程を
単純化し、配線の抵抗特性及び信頼性を向上させた半導
体装置の金属配線形成方法を提供することである。
問題を解決するためのもので、その目的は埋込層と上部
導電線を同一物質で同時に形成することにより、工程を
単純化し、配線の抵抗特性及び信頼性を向上させた半導
体装置の金属配線形成方法を提供することである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置の金属配線形成方法は、下
部導電層の形成された基板上に第１絶縁層を形成する工
程と、前記第１絶縁層を選択的に除去して第１コンタク
トホールを形成し、そのコンタクトホールを含む全面に
第１導電性物質層を形成する工程と、前記第１導電性物
質層上に第２絶縁層を形成した後第２絶縁層を選択的に
除去して、前記第１コンタクトホールから延びる第１コ
ンタクトホールより広い幅を有する第２コンタクトホー
ルを形成する工程と、前記第１導電性物質層上に第２絶
縁層と同一の高さに第２導電性物質層を形成して上部導
電層を形成する工程と、前記第２絶縁層を除去し、露出
された第１導電層物質層を除去する工程とを含んでいる
ことを特徴とする。
に、本発明による半導体装置の金属配線形成方法は、下
部導電層の形成された基板上に第１絶縁層を形成する工
程と、前記第１絶縁層を選択的に除去して第１コンタク
トホールを形成し、そのコンタクトホールを含む全面に
第１導電性物質層を形成する工程と、前記第１導電性物
質層上に第２絶縁層を形成した後第２絶縁層を選択的に
除去して、前記第１コンタクトホールから延びる第１コ
ンタクトホールより広い幅を有する第２コンタクトホー
ルを形成する工程と、前記第１導電性物質層上に第２絶
縁層と同一の高さに第２導電性物質層を形成して上部導
電層を形成する工程と、前記第２絶縁層を除去し、露出
された第１導電層物質層を除去する工程とを含んでいる
ことを特徴とする。
【００１３】
【発明の実施の形態】以下、添付図面を参照して本発明
による半導体装置の配線形成方法を詳細に説明する。図
２は本発明の第１実施形態による半導体層の配線形成方
法を示す工程断面図である本発明の第１実施形態による
半導体装置の配線形成方法は、核生成層上にＣｕ等の導
電性物質を選択的に成長させて導電線のパターンを形成
する方法において、コンタクトホールを充填する埋込層
と導電線を同一物質で同時に形成するものである。
による半導体装置の配線形成方法を詳細に説明する。図
２は本発明の第１実施形態による半導体層の配線形成方
法を示す工程断面図である本発明の第１実施形態による
半導体装置の配線形成方法は、核生成層上にＣｕ等の導
電性物質を選択的に成長させて導電線のパターンを形成
する方法において、コンタクトホールを充填する埋込層
と導電線を同一物質で同時に形成するものである。
【００１４】本発明の第１実施形態による半導体装置の
配線形成方法は、まず図２（ａ）に示すように、半導体
基板２０上に下層配線または下部導電層２１を形成し、
これを電気的に絶縁させるために酸化膜などを用いて第
１絶縁膜２２を形成する。そして、後工程で形成される
上層配線または上部導電層との接続のために、前記第１
絶縁膜２２を選択的にエッチングしてコンタクトホール
２３を形成する。
配線形成方法は、まず図２（ａ）に示すように、半導体
基板２０上に下層配線または下部導電層２１を形成し、
これを電気的に絶縁させるために酸化膜などを用いて第
１絶縁膜２２を形成する。そして、後工程で形成される
上層配線または上部導電層との接続のために、前記第１
絶縁膜２２を選択的にエッチングしてコンタクトホール
２３を形成する。
【００１５】次に、図２（ｂ）に示すように、後工程で
形成される上層配線または上部導電層を構成する物質の
拡散を防止し且つ上部導電層を成長させるためのシード
層として、第１導電性物質２４をコンタクトホール２３
を含んだ第１絶縁膜２２上に形成する。第１導電性物質
２はＴｉＮやＴｉＷやＷ等の金属化合物または金属物質
をスパッタリング法またはＣＶＤ法（ＣＶＤ）で形成す
る。
形成される上層配線または上部導電層を構成する物質の
拡散を防止し且つ上部導電層を成長させるためのシード
層として、第１導電性物質２４をコンタクトホール２３
を含んだ第１絶縁膜２２上に形成する。第１導電性物質
２はＴｉＮやＴｉＷやＷ等の金属化合物または金属物質
をスパッタリング法またはＣＶＤ法（ＣＶＤ）で形成す
る。
【００１６】次に、図２（ｃ）に示すように、第１導電
性物質２４を含んだ全面に犠牲絶縁膜としてＴＥＯＳ酸
化膜のような第２絶縁膜２５を形成し、これを導電線の
形態にトレンチを形成して、そのトレンチの下部に第１
導電性物質２４を選択的に露出させる。コンタクトホー
ル２３をも形成させる。
性物質２４を含んだ全面に犠牲絶縁膜としてＴＥＯＳ酸
化膜のような第２絶縁膜２５を形成し、これを導電線の
形態にトレンチを形成して、そのトレンチの下部に第１
導電性物質２４を選択的に露出させる。コンタクトホー
ル２３をも形成させる。
【００１７】次に、図２（ｄ）に示すように、露出した
第１導電性物質２４上に第２導電性物質２６を成長させ
てコンタクトホール２３とトレンチ内に詰めることによ
り、埋込層と上部導電層２７を同時に形成する。第２導
電性物質２６としてはＡｌやＡｇやＣｕ等の金属または
これらの金属合金を使用する。そして、第２導電性物質
２６としてアルミニウムＡｌを利用する場合には、ＭＯ
ＣＶＤ装置を用いる。この際、ＤＭＥＡＡ(Dimethyleth
ylamine alane)、即ち〔（ＣＨ3）2（ＣＨ3ＣＨ2）Ｎ〕
ＡｌＨ3を有機化合物ソースとして、バブラー(Bubller)
を用いてキャリヤガスを介して混入させる。この際、圧
力は０．５〜５ｔｏｒｒ、流量は１００〜１０００ｓｃ
ｃｍ、温度は１３０〜１７０℃とする。尚、Ｃｕを利用
する場合、そのソースとしては（ｈｆａｃ）Ｃｕ（ＴＭ
ＶＳ）(hexafluroacetylacetonate Cu trimethylvinyls
ilane)のような液体ソース、またはＣｕ（ｈｆａｃ）2
等のような固体ソースを用いてＭＯＣＶＤ法で形成す
る。
第１導電性物質２４上に第２導電性物質２６を成長させ
てコンタクトホール２３とトレンチ内に詰めることによ
り、埋込層と上部導電層２７を同時に形成する。第２導
電性物質２６としてはＡｌやＡｇやＣｕ等の金属または
これらの金属合金を使用する。そして、第２導電性物質
２６としてアルミニウムＡｌを利用する場合には、ＭＯ
ＣＶＤ装置を用いる。この際、ＤＭＥＡＡ(Dimethyleth
ylamine alane)、即ち〔（ＣＨ3）2（ＣＨ3ＣＨ2）Ｎ〕
ＡｌＨ3を有機化合物ソースとして、バブラー(Bubller)
を用いてキャリヤガスを介して混入させる。この際、圧
力は０．５〜５ｔｏｒｒ、流量は１００〜１０００ｓｃ
ｃｍ、温度は１３０〜１７０℃とする。尚、Ｃｕを利用
する場合、そのソースとしては（ｈｆａｃ）Ｃｕ（ＴＭ
ＶＳ）(hexafluroacetylacetonate Cu trimethylvinyls
ilane)のような液体ソース、またはＣｕ（ｈｆａｃ）2
等のような固体ソースを用いてＭＯＣＶＤ法で形成す
る。
【００１８】次に、図２（ｅ）に示すように、犠牲絶縁
膜として用いられた第２絶縁膜２５を除去した後、上部
導電層２７をマスクとして第１導電性物質２４を選択的
に除去すると、本発明の第１実施形態による半導体装置
の配線形成工程が完了する。
膜として用いられた第２絶縁膜２５を除去した後、上部
導電層２７をマスクとして第１導電性物質２４を選択的
に除去すると、本発明の第１実施形態による半導体装置
の配線形成工程が完了する。
【００１９】一方、図３は本発明の第２実施形態による
半導体装置の配線形成方法を示す工程断面図である。本
発明の第２実施形態は上部配線を形成した後にも犠牲絶
縁膜を除去せず層間絶縁膜として使用する方法である。
半導体装置の配線形成方法を示す工程断面図である。本
発明の第２実施形態は上部配線を形成した後にも犠牲絶
縁膜を除去せず層間絶縁膜として使用する方法である。
【００２０】まず、図３（ａ）に示すように、基板３１
上に下部導電層３２を形成し、上記下部導電層３２を含
んだ全面に第１絶縁層３３を形成する。次に、第１フォ
トレジスト（図示せず）を塗布した後パターニングす
る。前記パターニングされた第１フォトレジストをマス
クとして下部導電層３２の表面が一部分露出されるよう
に前記絶縁層３３を選択的に除去して、後工程で形成さ
れる上部導電層との電気的連結のためのコンタクトホー
ル３４を形成する。
上に下部導電層３２を形成し、上記下部導電層３２を含
んだ全面に第１絶縁層３３を形成する。次に、第１フォ
トレジスト（図示せず）を塗布した後パターニングす
る。前記パターニングされた第１フォトレジストをマス
クとして下部導電層３２の表面が一部分露出されるよう
に前記絶縁層３３を選択的に除去して、後工程で形成さ
れる上部導電層との電気的連結のためのコンタクトホー
ル３４を形成する。
【００２１】次に、図３（ｂ）に示すように、露出され
た下部導電層３２を含んだ全面に第１導電性物質層３５
を形成した後、選択的にエッチングする。第１導電性物
質層３５は後工程で形成される上部導電層を構成する物
質の拡散を防止し、且つ上部導電層を成長させるための
シード層として使用する。そして、その物質としてはＴ
ｉＮやＴｉＷやＷ等の金属化合物または金属物質を使用
し、スパッタリング法またはＣＶＤ法で形成する。
た下部導電層３２を含んだ全面に第１導電性物質層３５
を形成した後、選択的にエッチングする。第１導電性物
質層３５は後工程で形成される上部導電層を構成する物
質の拡散を防止し、且つ上部導電層を成長させるための
シード層として使用する。そして、その物質としてはＴ
ｉＮやＴｉＷやＷ等の金属化合物または金属物質を使用
し、スパッタリング法またはＣＶＤ法で形成する。
【００２２】次に、図３（ｃ）に示すように、第１絶縁
層３３を含んだ第１導電性物質層３５上に第２絶縁層３
６を形成する。そして、第１導電性物質層３５の表面が
露出されるようにＴＥＯＳ酸化膜のような第２絶縁層３
６を選択的にエッチングして、上部導電層パターンのた
めのトレンチ３７を形成する。
層３３を含んだ第１導電性物質層３５上に第２絶縁層３
６を形成する。そして、第１導電性物質層３５の表面が
露出されるようにＴＥＯＳ酸化膜のような第２絶縁層３
６を選択的にエッチングして、上部導電層パターンのた
めのトレンチ３７を形成する。
【００２３】次に、図３（ｄ）に示すように、第１導電
性物質層３５上に第２導電性物質層を選択的に成長させ
てコンタクトホール３４とトレンチ３７内に充填するこ
とにより、埋込層と上部導電層３８を同時に形成して、
本発明の第２実施形態による半導体装置の配線形成工程
を完了する。第２導電性物質３８としてはＡｌやＡｇや
Ｃｕ等の金属またはこれらの金属合金を使用する。第２
導電性物質３８としてアルミニウム（Ａｌ）を使用する
場合には、ＭＯＣＶＤ装置を用いる。この際、ＤＭＥＡ
Ａ(Dimethylethylamine alane)、即ち〔（ＣＨ3）2（Ｃ
Ｈ3ＣＨ2）Ｎ〕ＡｌＨ3を有機金属ソースとして、バブ
ラーを用いてキャリヤガスを介して混入させる。この
際、圧力は０．５〜５ｔｏｒｒ、流量は１００〜１００
０ｓｃｃｍ、温度は１３０〜１７０℃とする。尚、銅
（Ｃｕ）を適用する場合、そのソースとしては（ｈｆａ
ｃ）Ｃｕ（ＴＭＶＳ）(hexafluroacetylacetonate Cu t
rimethylvinylsilane)のような液体ソース、またはＣｕ
（ｈｆａｃ）2等のような固体ソースを用いてＭＯＣＶ
Ｄ法で形成する。
性物質層３５上に第２導電性物質層を選択的に成長させ
てコンタクトホール３４とトレンチ３７内に充填するこ
とにより、埋込層と上部導電層３８を同時に形成して、
本発明の第２実施形態による半導体装置の配線形成工程
を完了する。第２導電性物質３８としてはＡｌやＡｇや
Ｃｕ等の金属またはこれらの金属合金を使用する。第２
導電性物質３８としてアルミニウム（Ａｌ）を使用する
場合には、ＭＯＣＶＤ装置を用いる。この際、ＤＭＥＡ
Ａ(Dimethylethylamine alane)、即ち〔（ＣＨ3）2（Ｃ
Ｈ3ＣＨ2）Ｎ〕ＡｌＨ3を有機金属ソースとして、バブ
ラーを用いてキャリヤガスを介して混入させる。この
際、圧力は０．５〜５ｔｏｒｒ、流量は１００〜１００
０ｓｃｃｍ、温度は１３０〜１７０℃とする。尚、銅
（Ｃｕ）を適用する場合、そのソースとしては（ｈｆａ
ｃ）Ｃｕ（ＴＭＶＳ）(hexafluroacetylacetonate Cu t
rimethylvinylsilane)のような液体ソース、またはＣｕ
（ｈｆａｃ）2等のような固体ソースを用いてＭＯＣＶ
Ｄ法で形成する。
【００２４】
【発明の効果】以上説明した本発明の半導体装置の配線
形成方法は、次の効果がある。第１に、埋込層と上部導
電層を同時に形成するので工程が単純化される。第２
に、埋込層と上部導電層との間に異種物質が形成されな
いので、配線の接触抵抗が少なくなるとともに信頼性が
改善される。第３に、別途の層間絶縁膜を使用しないの
で、工程の効率性を向上させることができる。
形成方法は、次の効果がある。第１に、埋込層と上部導
電層を同時に形成するので工程が単純化される。第２
に、埋込層と上部導電層との間に異種物質が形成されな
いので、配線の接触抵抗が少なくなるとともに信頼性が
改善される。第３に、別途の層間絶縁膜を使用しないの
で、工程の効率性を向上させることができる。
【図１】 従来の技術による半導体装置の配線形成方法
を示す工程断面図である。
を示す工程断面図である。
【図２】 本発明の第１実施形態による半導体装置の配
線形成方法を示す工程断面図である。
線形成方法を示す工程断面図である。
【図３】 本発明の第２実施形態による半導体装置の配
線形成方法を示す工程断面図である。
線形成方法を示す工程断面図である。
２０ 基板 ２１ 下部導電線 ２２ 第１絶縁層 ２３ コンタクトホール ２４ 第１導電性物質層 ２５ 第２絶縁層 ２６ 第２導電性物質層 ２７ 上部導電線
Claims (5)
- 【請求項１】 下部導電層の形成された基板上に第１絶
縁層を形成する工程と、 前記第１絶縁層を選択的に除去してコンタクトホールを
形成し、コンタクトホールを含む領域にシード層を形成
する工程と、 前記シード層を含んだ第１絶縁層上に第２絶縁層を形成
した後第２絶縁層を選択的に除去して、前記コンタクト
ホールから延長される上部導電層パターンを形成する工
程と、 前記コンタクトホールと上部導電層のパターンに第２導
電性物質層を形成する工程とを有することを特徴とする
半導体装置の配線形成方法。 - 【請求項２】 前記シード層は上部導電層の拡散を防止
し、上部導電層を成長させるための導電層であることを
特徴とする請求項１記載の半導体装置の配線形成方法。 - 【請求項３】 下部導電層の形成された基板上に第１絶
縁層を形成する工程と、 前記第１絶縁層を選択的に除去して第１コンタクトホー
ルを形成し、そのコンタクトホールを含む全面に第１導
電性物質層を形成する工程と、 前記第１導電性物質層上に第２絶縁層を形成した後、第
２絶縁層を選択的に除去して、前記第１コンタクトホー
ルから延長され、第１コンタクトホールより広い幅を有
する第２コンタクトホールを形成する工程と、 前記第１導電性物質層上に第２絶縁層と同一の高さに第
２導電性物質層を形成して上部導電層を形成する工程
と、 前記第２絶縁層を除去し、露出された第１導電層物質層
を除去する工程とを有することを特徴とする半導体装置
の配線形成方法。 - 【請求項４】 第１導電性物質層は上部導電層の拡散を
防止し且つ上部導電層を成長させるためのシード層であ
ることを特徴とする請求項９記載の半導体装置の配線形
成方法。 - 【請求項５】 下部導電層の形成された基板上に第１絶
縁層を形成する工程と、 前記第１絶縁層を選択的に除去して第１コンタクトホー
ルを形成し、そのコンタクトホールを含む全面に第１導
電性物質層を形成する工程と、 前記第１導電性物質層を選択的に除去した後、第１導電
層物質層を含んだ全面に第２絶縁層を形成する工程と、 前記第２絶縁層を選択的に除去して、前記第１コンタク
トホールから延長されるとともに、第１コンタクトホー
ルより広い幅を有する第２コンタクトホールを形成する
工程と、 前記第１導電性物質層上に第２導電性物質層を成長さ
せ、第２絶縁層と同一の高さを有する上部導電層を形成
する工程とを有することを特徴とする半導体装置の配線
形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960016461A KR100186509B1 (ko) | 1996-05-16 | 1996-05-16 | 반도체장치의 배선 형성방법 |
| KR16461/1996 | 1996-05-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09306993A true JPH09306993A (ja) | 1997-11-28 |
Family
ID=19458916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8353935A Pending JPH09306993A (ja) | 1996-05-16 | 1996-12-19 | 半導体装置の配線形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH09306993A (ja) |
| KR (1) | KR100186509B1 (ja) |
| DE (1) | DE19713501C2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980077525A (ko) * | 1997-04-21 | 1998-11-16 | 문정환 | 배선 형성 방법 |
| KR100269878B1 (ko) | 1997-08-22 | 2000-12-01 | 윤종용 | 반도체소자의금속배선형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0218950A (ja) * | 1988-07-07 | 1990-01-23 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04298030A (ja) * | 1991-03-27 | 1992-10-21 | Sony Corp | メタルプラグの形成方法 |
| US5354712A (en) * | 1992-11-12 | 1994-10-11 | Northern Telecom Limited | Method for forming interconnect structures for integrated circuits |
| JPH07235596A (ja) * | 1994-02-22 | 1995-09-05 | Sony Corp | 半導体装置の配線構造及びその形成方法 |
| JPH0817918A (ja) * | 1994-06-29 | 1996-01-19 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1996
- 1996-05-16 KR KR1019960016461A patent/KR100186509B1/ko not_active IP Right Cessation
- 1996-12-19 JP JP8353935A patent/JPH09306993A/ja active Pending
-
1997
- 1997-04-01 DE DE19713501A patent/DE19713501C2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0218950A (ja) * | 1988-07-07 | 1990-01-23 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077205A (ko) | 1997-12-12 |
| DE19713501A1 (de) | 1997-11-20 |
| KR100186509B1 (ko) | 1999-04-15 |
| DE19713501C2 (de) | 2002-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2832824B2 (ja) | 半導体装置の配線形成方法 | |
| EP1247292B1 (en) | Method of forming copper interconnections and thin films using chemical vapor deposition with catalyst | |
| US20070059925A1 (en) | Method of forming metal wiring layer of semiconductor device | |
| JPH10189733A (ja) | 多孔性誘電体の金属被覆法 | |
| JPH08204014A (ja) | 半導体装置とその製造方法 | |
| JPH1041390A (ja) | 電子マイクロ回路の上の孔および接触体プラグの充填方法 | |
| US6043149A (en) | Method of purifying a metal line in a semiconductor device | |
| US6077768A (en) | Process for fabricating a multilevel interconnect | |
| JP2001237311A (ja) | 半導体素子の配線形成方法 | |
| US5783485A (en) | Process for fabricating a metallized interconnect | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| JP3050187B2 (ja) | 半導体装置の製造方法 | |
| KR100282232B1 (ko) | 반도체장치의 배선 형성방법 | |
| KR100221656B1 (ko) | 배선 형성 방법 | |
| JPS6390838A (ja) | 電気的相互接続部の製造方法 | |
| JPH09306993A (ja) | 半導体装置の配線形成方法 | |
| KR100283110B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| US20090026624A1 (en) | Semiconductor device and method for manufacturing metal line thereof | |
| KR100196228B1 (ko) | 반도체 집적회로의 배선 형성방법 | |
| KR100294973B1 (ko) | 반도체장치의플러그형성방법 | |
| JP3119198B2 (ja) | 半導体装置の製造方法 | |
| KR100396684B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR0179293B1 (ko) | 반도체 소자의 금속배선 구조 및 형성방법 | |
| KR0161882B1 (ko) | 반도체장치의 제조방법 | |
| KR100396687B1 (ko) | 반도채장치의금속배선형성방법 |