JP3050187B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3050187B2
JP3050187B2 JP9288292A JP28829297A JP3050187B2 JP 3050187 B2 JP3050187 B2 JP 3050187B2 JP 9288292 A JP9288292 A JP 9288292A JP 28829297 A JP28829297 A JP 28829297A JP 3050187 B2 JP3050187 B2 JP 3050187B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
gas
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9288292A
Other languages
English (en)
Other versions
JPH11121619A (ja
Inventor
和己 菅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9288292A priority Critical patent/JP3050187B2/ja
Priority to US09/175,932 priority patent/US6083832A/en
Priority to CN98120670A priority patent/CN1110083C/zh
Priority to KR1019980044089A priority patent/KR100278490B1/ko
Publication of JPH11121619A publication Critical patent/JPH11121619A/ja
Application granted granted Critical
Publication of JP3050187B2 publication Critical patent/JP3050187B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、詳しくは、多層構造を有する半導体装置
の配線用の金属膜や、金属膜同士を電気的に接続するビ
アプラグ、各素子の電極と金属膜とを電気的に接続する
コンタクトプラグを形成する半導体装置の製造方法に関
する。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置は、近年、高集積
化、高密度化及び処理速度の高速化が進められるのに伴
って、素子や金属配線を半導体基板の垂直方向に幾層も
重ねる多層構造とされる傾向にある。このような多層構
造の半導体装置では、下層に形成されたトランジスタや
ダイオード等の各素子を動作させるために、各素子の電
極と上層に形成された金属配線とを接続する必要がある
が、そのために各層を電気的に絶縁するために形成され
ている層間絶縁膜に形成される穴をコンタクトホール
（contact hole）という。このコンタクトホール内に金
属材料が埋め込まれて形成される金属柱をコンタクトプ
ラグ（contact plug）といい、このコンタクトプラグを
介して各素子の電極と上層の金属配線とが接続される。
また、多層構造の半導体装置では、下層の金属配線と上
層の金属配線とを相互接続する必要があるが、そのため
に層間絶縁膜に形成される穴をビアホール（via hole）
といい、このビアホール内に金属材料を埋め込んで形成
される金属柱をビアプラグ（via plug）といい、このビ
アプラグを介して下層の金属配線と上層の金属配線とが
相互接続される。
【０００３】ところで、半導体装置の高集積化、高密度
化及び処理速度の高速化は、最近では、上記したコンタ
クトホールやビアホールの径を縮小化する段階にまで達
している。一方、層間絶縁膜の膜厚は、半導体基板上に
形成される容量部の構造の複雑化や化学機械研磨（ＣＭ
Ｐ: Chemical and Mechanical Polishing）法等による
層間絶縁膜の平坦化により逆に厚くなる傾向にある。こ
のため、コンタクトホールやビアホールの径（横寸法）
とコンタクトホールやビアホールの深さ（縦寸法）の比
を表すアスペクト比（aspect ratio）は、例えば、メモ
リ容量が４MbitのＤＲＡＭの場合は２程度しかないが、
メモリ容量が２５６MbitのＤＲＡＭの場合には４以上に
もなってしまう。このようにアスペクト比が増大する
と、それに対応して、良好な段差被覆性（ステップカバ
レッジ: step coverage）でコンタクトホールやビアホ
ールを埋め込んでコンタクトプラグやビアプラグを形成
する方法が必要になってくる。
【０００４】この要求に応える方法として、R. Fiordal
ice等が発表した"A low temperature CVD Al plug and
interconnect process for 0.25 μm metallization te
chnologies.", 1996 Symposium on VLSI Technology Di
gest of Technical Papers,p. 42, 1996に開示されてい
る方法がある。以下、この方法について図３を参照して
説明する。まず、シリコン（Ｓｉ）基板等からなる半導
体基板１上に、シリコン酸化（ＳｉＯ2）膜等からなる
層間絶縁膜２を形成した後、レジスト塗布、露光、エッ
チング及びレジスト剥離の工程を経て、図３（ａ）に示
すように、コンタクトホール３を開口する。なお、図３
では、説明を簡単にするために、半導体基板１の内部及
び表面には素子が何も図示されていないが、実際には、
トランジスタ等の各種素子が形成されており、その上に
層間絶縁膜２が形成される。次に、スパッタ法等の物理
気相成長（ＰＶＤ: Physical Vepor Deposition）法に
より、チタン（Ｔｉ）膜等からなる障壁金属（バリヤメ
タル）膜（図示略）を形成した後、図３（ｂ）に示すよ
うに、同じくＰＶＤ法によりアルミニウム（Ａｌ）膜
（以下、ＰＶＤ−Ａｌ膜という）４を形成する。ここ
で、バリヤメタル膜とは、ＰＶＤ−Ａｌ膜４と層間絶縁
膜２との密着性を改善したり、後述するコンタクトプラ
グ６を形成するために化学気相成長（ＣＶＤ: Chemical
Vepor Deposition）法で用いる原料ガスと半導体基板
１との反応によって生じる相互拡散に基づく接合破壊を
防止するために、下地として形成する膜である。次に、
同一の装置内において真空状態を保持したまま、図３
（ｃ）に示すように、ＣＶＤ法によりＡｌ膜（以下、Ｃ
ＶＤ−Ａｌ膜という）５をＰＶＤ−Ａｌ膜４の全面に形
成すると、ＣＶＤ−Ａｌ膜５がＰＶＤ−Ａｌ膜４上にエ
ピタキシャル成長し、コンタクトホール３にＡｌが埋め
込まれてコンタクトプラグ６が形成される。
【０００５】
【発明が解決しようとする課題】ところで、上記した従
来の半導体装置の製造方法においては、ＰＶＤ−Ａｌ膜
４の形成時に、図３（ｂ）に示すように、ＰＶＤ−Ａｌ
膜４がコンタクトホール３の開口部３ａにおいて、コン
タクトホール３の径を狭めるように堆積する。この現象
をオーバーハング（overhang）といい、このようなＰＶ
Ｄ−Ａｌ膜４の形状部分をオーバーハング部４ａと呼ぶ
ことにする。このオーバーハング４ａが形成されている
ために、ＣＶＤ−Ａｌ膜５の形成時には、コンタクトホ
ール３の内部に完全にＡｌが埋め込まれる前に、図３
（ｃ）に示すように、開口部３ａがＣＶＤ−Ａｌ膜５で
塞がれてしまい、コンタクトホール３の内部に空隙（ボ
イド: void）７が発生する。このボイド７の発生によ
り、コンタクトプラグ６の断面積が小さくなり、コンタ
クトプラグ６内を流れる電流の電流密度が増加し、それ
に起因する発熱による断線やエレクトロマイグレーショ
ン（electromigration）による断線が生じてしまう。こ
こで、エレクトロマイグレーションとは、特に半導体装
置において、２つの金属膜の間に絶縁膜を介して電圧が
印加されている場合に、一方の金属膜から他方の金属膜
に向かって、絶縁膜の表面又は内部に導電性がある通路
が形成され、それに沿って金属イオンが移動する現象を
いう。この現象は、電流密度が高く、配線温度が高いほ
どその量が増加し、進行すると、絶縁劣化又は短絡を招
くことがある。この結果、半導体装置の歩留まりや信頼
性が低下してしまうという問題があった。
【０００６】この発明は、上述の事情に鑑みてなされた
もので、コンタクトホールやビアホールをボイドが発生
することなく、完全にアルミニウムを含む金属を埋め込
むことができる半導体装置の製造方法を提供することを
目的としている。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明に係る半導体装置の製造方法
は、多層構造を有する半導体装置の各層に形成される複
数の金属配線、金属配線同士を層間絶縁膜を介して電気
的に接続するビアプラグ、あるいは上記半導体装置を構
成する各素子の電極と上記金属配線とを層間絶縁膜を介
して電気的に接続するコンタクトプラグを形成する半導
体装置の製造方法であって、上記半導体基板上に下層の
金属配線又は上記電極を形成する第１の工程と、上記半
導体基板の表面全面に層間絶縁膜を形成する第２の工程
と、物理気相成長法により上記層間絶縁膜の表面全面に
アルミニウムを含む第１の金属膜を形成する第３の工程
と、上記第１の金属膜及び上記層間絶縁膜をエッチング
して上記ビアプラグ又は上記コンタクトプラグを形成す
べきホールを開口し、上記下層の金属配線又は上記電極
の表面を露出させる第４の工程と、選択化学気相成長法
により、第１の金属膜の表面に形成された自然酸化膜を
マスクとして、上記ホールにアルミニウムを含む金属を
埋め込んで上記ビアプラグ又は上記コンタクトプラグを
形成する第５の工程と、エッチングにより、上記自然酸
化膜を除去する第６の工程と、化学気相成長法により、
上記第１の金属膜及び上記ビアプラグ又は上記コンタク
トプラグの表面全面にアルミニウムを含む第２の金属膜
を形成する第７の工程とからなることを特徴としてい
る。
【０００８】請求項２記載の発明は、請求項１記載の半
導体装置の製造方法に係り、上記第１の工程では、上記
下層の金属配線又は上記電極の少なくとも上面にバリヤ
メタル膜を形成することを特徴としている。
【０００９】請求項３記載の発明は、請求項２記載の半
導体装置の製造方法に係り、上記バリヤメタル膜は、タ
ングステン膜やチタン膜の単独の膜、それぞれの化合物
からなる膜、あるいはこれらの膜を積層した積層膜であ
ることを特徴としている。
【００１０】請求項４記載の発明は、請求項１乃至３の
いずれか１に記載の半導体装置の製造方法に係り、上記
第３の工程では、直流スパッタ法により、基板温度を１
００゜Ｃ、アルゴンガスの流量を標準状態時換算で毎分
５０〜３００cc、上記アルゴンガスのガス圧を１〜１０
mTorr、直流電力を５〜３０kWとし、膜厚１０００オン
グストロームのアルミニウム膜を形成することを特徴と
している。
【００１１】請求項５記載の発明は、請求項１乃至４の
いずれか１に記載の半導体装置の製造方法に係り、上記
第５の工程では、基板温度１００゜Ｃ〜２７０゜Ｃ、装
置内圧力０．１〜１０Torrとし、原料ガスの液体原料に
キャリアガスとして水素ガスを標準状態時換算で毎分５
０〜２０００ccの流量でバブリングして装置内に導入す
ることを特徴としている。
【００１２】請求項６記載の発明は、請求項１乃至５の
いずれか１に記載の半導体装置の製造方法に係り、上記
第７の工程では、基板温度１００゜Ｃ〜３００゜Ｃ、装
置内圧力０．１〜３０Torrとし、原料ガスの液体原料に
キャリアガスとして水素ガスを標準状態時換算で毎分５
０〜２０００ccの流量でバブリングして装置内に導入す
ることを特徴としている。
【００１３】請求項７記載の発明は、請求項１乃至６の
いずれか１に記載の半導体装置の製造方法に係り、上記
第５又は第７の工程では、原料ガスとして、ジメチルア
ルミニウムハイドライド、アルキルアルミニウム、ある
いはアルミニウムハイドライドアミンアダクツのいずれ
か１つを用いることを特徴としている。
【００１４】請求項８記載の発明は、請求項１乃至７の
いずれか１に記載の半導体装置の製造方法に係り、上記
第６の工程では、塩素や三塩化ホウ素の塩素系ガスを用
いたドライエッチングにより、上記自然酸化膜を除去す
ることを特徴としている。
【００１５】請求項９記載の発明は、請求項１乃至８の
いずれか１に記載の半導体装置の製造方法に係り、上記
第７の工程は、上記第６の工程と同一の装置内において
真空状態を保持したまま処理を行うことを特徴としてい
る。
【００１６】
【作用】この発明の構成の半導体装置の製造方法によれ
ば、ボイドを発生させずに、コンタクトホールやビアホ
ールに完全にアルミニウムを含む金属を埋め込むことが
できる。また、物理気相成長法により第１の金属膜を形
成した後、化学気相成長法により第２の金属膜を形成し
ているので、結晶配向性の良好な第１の金属膜上に結晶
配向性も平滑性も共に良好な第２の金属膜がエピタキシ
ャル成長する。これにより、半導体装置の歩留まりや信
頼性を向上させることができる。
【００１７】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は、実施例を用い
て具体的に行う。図１及び図２は、この発明の一実施例
である半導体装置の製造方法を示す工程図である。以
下、順を追ってその製造工程を説明する。まず、図１
（ａ）に示すように、シリコン基板等からなる半導体基
板１１上には、標準的な半導体集積回路の製造方法によ
り、その内部及び表面に図示せぬトランジスタ等の各種
素子が形成された後、その全面にシリコン酸化膜等から
なる層間絶縁膜１２が、その一部にＡｌ膜１３及びバリ
ヤメタル膜１４からなる下層の金属配線が順に形成さ
れ、さらにその全面にシリコン酸化膜等からなる層間絶
縁膜１５が形成されている。バリヤメタル膜１４として
は、例えば、膜厚５００オングストロームの窒化チタン
（ＴｉＮ）膜及び膜厚３００オングストロームのＴｉ膜
が積層されたものを用いる。なお、Ａｌ膜１３と層間絶
縁膜１２との間にも、バリヤメタル膜を形成しても良
い。また、Ａｌ膜１３及びバリヤメタル膜１４の成膜方
法は、ＰＶＤ法でもＣＶＤ法でも良い。
【００１８】次に、図１（ｂ）に示すように、スパッタ
法等のＰＶＤ法により、膜厚１０００オングストローム
のＰＶＤ−Ａｌ膜１６を形成する。直流（ＤＣ）スパッ
タ法を用いる場合、例えば、基板温度を１００゜Ｃ、ア
ルゴン（Ａｒ）ガスの流量を５０〜３００sccm（standa
rd cubic centimeter per minute、これは標準状態時換
算で毎分５０〜３００ccの流量を意味する）、Ａｒガス
のガス圧を１〜１０mTorr、直流電力を５〜３０kWとす
る。そして、この工程を経た半製品をＰＶＤ装置から取
り出すと、半製品が大気に曝されるので、半製品の上層
に形成されたＰＶＤ−Ａｌ膜１６が大気中の酸素によっ
て酸化され、その表面には、膜厚が１００オングストロ
ーム程度の酸化アルミニウム（Ａｌ2Ｏ3）膜が形成され
る。この酸化アルミニウム膜は、自然の過程で形成され
るので、自然酸化膜と呼ばれる。次に、通常のリソグラ
フィ（lithography）技術を用いて、半製品上に形成す
べきビアホールのレジストパターンを形成した後、ＰＶ
Ｄ−Ａｌ膜１６をエッチングする。この後、層間絶縁膜
１５をエッチングしてビアホール１７を開口し、バリヤ
メタル膜１４の上層のＴｉＮ膜又はＴｉ膜を露出させる
（図１（ｃ）参照）。
【００１９】次に、図２（ａ）に示すように、選択ＣＶ
Ｄ法によりバリヤメタル膜１４上のみにＡｌからなるビ
アプラグ１８を形成する。この選択ＣＶＤ法において
は、原料ガスにジメチルアルミニウムハイドライド（Ｄ
ＭＡＨ: dimethylaluminum hydride）（ＣＨ3）2ＡｌＨ
を用い、その液体原料にキャリアガスである水素
（Ｈ2）ガスを流量５０〜２０００sccmで投入すること
によりバブリング（bubbling）してガス化させた後、Ｃ
ＶＤ装置内に導入する。この場合、基板温度１００゜Ｃ
〜２７０゜Ｃ、ＣＶＤ装置内の圧力０．１〜１０Torrと
することにより、ビアホール１７の底部のバリヤメタル
膜１４からボイドが発生しないビアプラグ１８が形成さ
れる。このように、ビアプラグ１８が選択的に形成され
るのは、自然酸化膜である酸化アルミニウム膜がＡｌの
選択成長に対して不活性であるので、この酸化アルミニ
ウム膜がいわばマスクの役割を果たすためと考えられ
る。
【００２０】次に、塩素（Ｃｌ2）や三塩化ホウ素（Ｂ
Ｃｌ3）等の塩素系ガスを用いたドライエッチングによ
り、ＰＶＤ−Ａｌ膜１６の表面に形成された酸化アルミ
ニウム膜を除去した後、同一の装置内において真空状態
を保持したまま、ＣＶＤ法により、ＣＶＤ−Ａｌ膜１９
をＰＶＤ−Ａｌ膜１６の全面に形成すると、ＣＶＤ−Ａ
ｌ膜１９がＰＶＤ−Ａｌ膜１６上にエピタキシャル成長
する。ドライエッチングとしては、反応性イオンエッチ
ング（ＲＩＥ: Reactive IonEtching）などにより行
う。また、ＣＶＤ法においては、原料ガスにジメチルア
ルミニウムハイドライドを用い、その液体原料に水素ガ
スを流量５０〜２０００sccmで投入することによりバブ
リングしてガス化させた後、ＣＶＤ装置内に導入する。
この場合、基板温度１００゜Ｃ〜３００゜Ｃ、ＣＶＤ装
置内の圧力０．１〜３０Torrとする。
【００２１】このように、この例の構成によれば、Ａｌ
の選択成長に対して不活性な自然酸化膜がマスクの役割
を果たすので、選択ＣＶＤ法を用いて、ビアプラグ１８
をビアホール１７の底部のバリヤメタル膜１４からボイ
ドが発生することなく選択的に形成することができる。
また、上記実施例の構成によれば、ＰＶＤ法、特に、ス
パッタ法により形成されたＰＶＤ−Ａｌ膜１６は、良好
な結晶配向性で格子面（１１１）面に配向されているの
で、自然酸化膜が除去された表面にＣＶＤ法を用いてＣ
ＶＤ−Ａｌ膜１９を形成すると、ＣＶＤ−Ａｌ膜１９が
格子面（１１１）面を配向面としてＰＶＤ−Ａｌ膜１６
上にエピタキシャル成長する。これにより、結晶配向性
も平滑性も共に良好なＣＶＤ−Ａｌ膜１９が形成でき
る。これは、上層に形成される薄膜の成長速度は下層の
薄膜の結晶配向性に依存するが、結晶配向性が良好な薄
膜の上では凹凸を生じることなく、薄膜が形成されるか
らである。したがって、次の製造工程であるリソグラフ
ィ工程でのアライメント（alignment）が良好にでき
る。また、上記のように、ＰＶＤ−Ａｌ膜１６もＣＶＤ
−Ａｌ膜１９も共に格子面（１１１）面を配向面として
配向されるので、エレクトロマイグレーションに対する
耐性が高い。これは、格子面（１１１）面に配向された
薄膜は、エレクトロマイグレーションに対する耐性が一
般的に高いからである。
【００２２】以上、この発明の実施例を図面を参照して
詳述してきたが、具体的な構成はこの実施例に限られる
ものではなく、この発明の要旨を逸脱しない範囲の設計
の変更等があってもこの発明に含まれる。例えば、上述
の実施例においては、ビアプラグ１８及びＣＶＤ−Ａｌ
膜１９を選択ＣＶＤ法及びＣＶＤ法により形成する際
に、原料ガスとしてジメチルアルミニウムハイドライド
を用いた例を示したが、これに限定されない。例えば、
トリイソブチルアルミニウム（tri-isobutylaluminum）
（Ｃ4Ｈ9）3Ａｌなどのアルキルアルミニウム（alkyl a
luminum）やアルミニウムハイドライドアミンアダクツ
（aluminum hydride amine adduct）（（ＣＨ3）3ＮＡ
ｌＨ3、（ＣＨ3）3ＮＡｌＨ3Ｎ（ＣＨ3）3、（ＣＨ3）2
（Ｃ2Ｈ5）ＮＡｌＨ3）を用いても同様の効果が得られ
る。また、上述の実施例においては、バリヤメタル膜１
４は、ＴｉＮ膜とＴｉ膜との積層膜により構成した例を
示したが、これに限定されず、タングステン（Ｗ）膜や
Ｔｉ膜などの単独の高融点金属膜やその化合物からなる
膜、あるいはこれらの膜を積層した積層膜の中から、抵
抗値やＡｌ膜との反応性等を考慮して選択し、構成する
ことができる。さらに、上述の実施例においては、ビア
プラグ１８を形成する例を示したが、これに限定され
ず、コンタクトプラグを形成する場合にも同様な効果が
得られるのは、もちろんである。
【００２３】
【発明の効果】以上説明したように、この発明の半導体
装置の製造方法によれば、ボイドを発生させずに、コン
タクトホールやビアホールに完全にアルミニウムを含む
金属を埋め込むことができる。また、物理気相成長法に
より第１の金属膜を形成した後、化学気相成長法により
第２の金属膜を形成しているので、結晶配向性の良好な
第１の金属膜上に結晶配向性も平滑性も共に良好な第２
の金属膜がエピタキシャル成長する。これにより、半導
体装置の歩留まりや信頼性を向上させることができる。
【図面の簡単な説明】
【図１】この発明の一実施例である半導体装置の製造方
法を示す工程図である。
【図２】この発明の一実施例である半導体装置の製造方
法を示す工程図である。
【図３】従来の半導体装置の製造方法を示す工程図であ
る。
【符号の説明】
１１ 半導体基板 １２，１５ 層間絶縁膜 １３ Ａｌ膜 １４ バリヤメタル膜 １６ ＰＶＤ−Ａｌ膜 １７ ビアホール １８ ビアプラグ １９ ＣＶＤ−Ａｌ膜

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 多層構造を有する半導体装置の各層に形
    成される複数の金属配線、金属配線同士を層間絶縁膜を
    介して電気的に接続するビアプラグ、あるいは、前記半
    導体装置を構成する各素子の電極と前記金属配線とを層
    間絶縁膜を介して電気的に接続するコンタクトプラグを
    形成する半導体装置の製造方法であって、 前記半導体基板上に下層の金属配線又は前記電極を形成
    する第１の工程と、 前記半導体基板の表面全面に層間絶縁膜を形成する第２
    の工程と、 物理気相成長法により前記層間絶縁膜の表面全面にアル
    ミニウムを含む第１の金属膜を形成する第３の工程と、 前記第１の金属膜及び前記層間絶縁膜をエッチングして
    前記ビアプラグ又は前記コンタクトプラグを形成すべき
    ホールを開口し、前記下層の金属配線又は前記電極の表
    面を露出させる第４の工程と、 選択化学気相成長法により、第１の金属膜の表面に形成
    された自然酸化膜をマスクとして、前記ホールにアルミ
    ニウムを含む金属を埋め込んで前記ビアプラグ又は前記
    コンタクトプラグを形成する第５の工程と、 エッチングにより、前記自然酸化膜を除去する第６の工
    程と、 化学気相成長法により、前記第１の金属膜及び前記ビア
    プラグ又は前記コンタクトプラグの表面全面にアルミニ
    ウムを含む第２の金属膜を形成する第７の工程とからな
    ることを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記第１の工程では、前記下層の金属配
    線又は前記電極の少なくとも上面にバリヤメタル膜を形
    成することを特徴とする請求項１記載の半導体装置の製
    造方法。
  3. 【請求項３】 前記バリヤメタル膜は、タングステン膜
    やチタン膜の単独の膜、それぞれの化合物からなる膜、
    あるいはこれらの膜を積層した積層膜であることを特徴
    とする請求項２記載の半導体装置の製造方法。
  4. 【請求項４】 前記第３の工程では、直流スパッタ法に
    より、基板温度を１００゜Ｃ、アルゴンガスの流量を標
    準状態時換算で毎分５０〜３００cc、前記アルゴンガス
    のガス圧を１〜１０mTorr、直流電力を５〜３０kWと
    し、膜厚１０００オングストロームのアルミニウム膜を
    形成することを特徴とする請求項１乃至３のいずれか１
    に記載の半導体装置の製造方法。
  5. 【請求項５】 前記第５の工程では、基板温度１００゜
    Ｃ〜２７０゜Ｃ、装置内圧力０．１〜１０Torrとし、原
    料ガスの液体原料にキャリアガスとして水素ガスを標準
    状態時換算で毎分５０〜２０００ccの流量でバブリング
    して装置内に導入することを特徴とする請求項１乃至４
    のいずれか１に記載の半導体装置の製造方法。
  6. 【請求項６】 前記第７の工程では、基板温度１００゜
    Ｃ〜３００゜Ｃ、装置内圧力０．１〜３０Torrとし、原
    料ガスの液体原料にキャリアガスとして水素ガスを標準
    状態時換算で毎分５０〜２０００ccの流量でバブリング
    して装置内に導入することを特徴とする請求項１乃至５
    のいずれか１に記載の半導体装置の製造方法。
  7. 【請求項７】 前記第５又は第７の工程では、原料ガス
    として、ジメチルアルミニウムハイドライド、アルキル
    アルミニウム、あるいはアルミニウムハイドライドアミ
    ンアダクツのいずれか１つを用いることを特徴とする請
    求項１乃至６のいずれか１に記載の半導体装置の製造方
    法。
  8. 【請求項８】 前記第６の工程では、塩素や三塩化ホウ
    素の塩素系ガスを用いたドライエッチングにより、前記
    自然酸化膜を除去することを特徴とする請求項１乃至７
    のいずれか１に記載の半導体装置の製造方法。
  9. 【請求項９】 前記第７の工程は、前記第６の工程と同
    一の装置内において真空状態を保持したまま処理を行う
    ことを特徴とする請求項１乃至８のいずれか１に記載の
    半導体装置の製造方法。
JP9288292A 1997-10-21 1997-10-21 半導体装置の製造方法 Expired - Lifetime JP3050187B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9288292A JP3050187B2 (ja) 1997-10-21 1997-10-21 半導体装置の製造方法
US09/175,932 US6083832A (en) 1997-10-21 1998-10-20 Method of manufacturing semiconductor device
CN98120670A CN1110083C (zh) 1997-10-21 1998-10-21 半导体器件的制造方法
KR1019980044089A KR100278490B1 (ko) 1997-10-21 1998-10-21 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9288292A JP3050187B2 (ja) 1997-10-21 1997-10-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11121619A JPH11121619A (ja) 1999-04-30
JP3050187B2 true JP3050187B2 (ja) 2000-06-12

Family

ID=17728276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9288292A Expired - Lifetime JP3050187B2 (ja) 1997-10-21 1997-10-21 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6083832A (ja)
JP (1) JP3050187B2 (ja)
KR (1) KR100278490B1 (ja)
CN (1) CN1110083C (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020004539A (ko) * 2000-07-06 2002-01-16 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
US6458416B1 (en) 2000-07-19 2002-10-01 Micron Technology, Inc. Deposition methods
US7192888B1 (en) 2000-08-21 2007-03-20 Micron Technology, Inc. Low selectivity deposition methods
US7094690B1 (en) 2000-08-31 2006-08-22 Micron Technology, Inc. Deposition methods and apparatuses providing surface activation
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
US7368014B2 (en) * 2001-08-09 2008-05-06 Micron Technology, Inc. Variable temperature deposition methods
KR100798270B1 (ko) * 2002-07-30 2008-01-24 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
CN103165483B (zh) * 2013-02-20 2015-08-19 上海华力微电子有限公司 一种减少铝衬垫表面缺陷的方法
CN103280411A (zh) * 2013-05-23 2013-09-04 上海华力微电子有限公司 铝衬垫形成方法
CN104733310B (zh) * 2013-12-18 2017-11-03 中芯国际集成电路制造(北京)有限公司 鳍式场效应管的形成方法
CN107622974A (zh) * 2017-08-28 2018-01-23 武汉华星光电半导体显示技术有限公司 Tft基板的制作方法及tft显示装置的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976970A (en) * 1996-03-29 1999-11-02 International Business Machines Corporation Method of making and laterally filling key hole structure for ultra fine pitch conductor lines

Also Published As

Publication number Publication date
JPH11121619A (ja) 1999-04-30
CN1110083C (zh) 2003-05-28
KR19990037262A (ko) 1999-05-25
CN1215227A (zh) 1999-04-28
KR100278490B1 (ko) 2001-02-01
US6083832A (en) 2000-07-04

Similar Documents

Publication Publication Date Title
US7811926B2 (en) Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics
JP3031301B2 (ja) 銅配線構造およびその製造方法
JP3175195B2 (ja) 多層配線の形成方法
US20020167089A1 (en) Copper dual damascene interconnect technology
JP3050187B2 (ja) 半導体装置の製造方法
JP2007287816A (ja) 半導体装置の製造方法
JP4122792B2 (ja) 半導体素子の製造方法
JP3277909B2 (ja) 半導体装置及びその製造方法
JP2002064139A (ja) 半導体装置の製造方法
JP3085247B2 (ja) 金属薄膜の形成方法
JP2000286252A (ja) 半導体装置の製造方法
JP3036499B2 (ja) 配線用アルミニウム膜の形成方法及びアルミニウム配線を有する半導体装置
JP2702007B2 (ja) 半導体装置の製造方法
JPH11186390A (ja) 半導体装置の製造方法
JPH053170A (ja) ブランケツトタングステンプラグ形成法
JPH09275136A (ja) 半導体装置及びその製造方法
JP3620520B2 (ja) 半導体装置の製造方法
CN115295483A (zh) 半导体器件及其制作方法
JPH08203899A (ja) 半導体装置の製造方法
JP2023516859A (ja) 低抵抗タングステン膜および製造方法
JPH07153841A (ja) 半導体装置およびその製造方法
JP2606080B2 (ja) 半導体装置の製造方法
JPH09306993A (ja) 半導体装置の配線形成方法
JPH06268077A (ja) 半導体装置の製造方法
JPH0425159A (ja) 電極配線の形成方法