KR100294973B1 - 반도체장치의플러그형성방법 - Google Patents

반도체장치의플러그형성방법 Download PDF

Info

Publication number
KR100294973B1
KR100294973B1 KR1019980040426A KR19980040426A KR100294973B1 KR 100294973 B1 KR100294973 B1 KR 100294973B1 KR 1019980040426 A KR1019980040426 A KR 1019980040426A KR 19980040426 A KR19980040426 A KR 19980040426A KR 100294973 B1 KR100294973 B1 KR 100294973B1
Authority
KR
South Korea
Prior art keywords
forming
plug
layer
contact hole
wiring layer
Prior art date
Application number
KR1019980040426A
Other languages
English (en)
Other versions
KR20000021388A (ko
Inventor
류재식
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980040426A priority Critical patent/KR100294973B1/ko
Publication of KR20000021388A publication Critical patent/KR20000021388A/ko
Application granted granted Critical
Publication of KR100294973B1 publication Critical patent/KR100294973B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 플러그 형성방법에 관한 것으로서, 특히, 각각 상이한 층에 형성되는 배선간의 연결을 위한 플러그를 접촉홀 내에만 선택적으로 형성시키므로서 공정의 단순화와 이물질 발생을 방지하고 고집적 소자에 적합하도록 한 반도체장치의 플러그 형성 방법에 관한 것이다.
본 발명에 따른 반도체장치의 플러그 형성방법은 기판 표면에 형성된 제 1 배선층 위에 층간절연막을 형성하는 단계와, 층간절연막의 소정 부위를 제거하여 제 1 배선층의 소정 부위를 노출시키는 콘택홀을 형성하는 단계와, 콘택홀에 의하여 노출된 제 1 배선층에 불순물이온 매몰층을 형성하는 단계와, 불순물이온을 성장 씨드로 이용하는 도전물질로 콘택홀을 매립하는 플러그를 형성하는 단계를 포함하여 이루어진다.

Description

반도체장치의 플러그 형성방법
본 발명은 반도체장치의 플러그 형성방법에 관한 것으로서, 특히, 각각 상이한 층에 형성되는 배선간의 연결을 위한 플러그를 접촉홀 내에만 선택적으로 형성시키므로서 공정의 단순화와 이물질 발생을 방지하고 고집적 소자에 적합하도록 한 반도체장치의 플러그 형성 방법에 관한 것이다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 플러그 형성방법을 도시하는 공정도이다.
도 1a를 참조하면, 층간절연층이 상측 표면에 형성된 반도체 기판(1) 위에 하부배선층(2)을 형성한 후, 기판(1) 상에 층간절연층(3)을 형성한다. 그리고, 층간절연층(3)의 소정 부분을 포토리쏘그래피 방법으로 패터닝하여 하부배선층(2)을 노출시키는 접촉홀을 형성한다. 상기에서, 기판(1)은 불순물 확산영역(도시되지 않음)이 형성된 반도체기판이거나, 또는, 하부의 배선일 수도 있다.
도 1b를 참조하면, 층간절연층(3) 상에 접촉홀을 통해 하부배선층(2)과 접촉되도록 질화티타늄(TiN) 등을 스퍼터링 방법으로 순차적으로 증착하여 확산장벽층(4)을 형성한다.
도 1c를 참조하면, 확산장벽층(4) 상에 SiF4, H2 및 WF6 등의 가스를 흘리면서 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 텅스텐(W) 등을 접촉홀을 채우도록 증착하여 플러그층(5)을 형성한다.
도 1d를 참조하면, 플러그층(5)을 SiF6 가스를 이용한 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함) 방법으로 확산장벽층(4) 표면이 노출되도록 에치백(etchback)한다. 이 때, 플러그층(5)의 접촉홀 내에 잔류하는 부분은 플러그(5)가 된다.
도 1e를 참조하면, 플러그층(5) 표면을 포함하는 확산장벽층(4) 표면에 상부배선층(6)을 형성하여 층간 배선을 전기적으로 연결한다.
그러나, 상술한 플러그 형성방법은 플러그를 형성하기 위한 에치백시 플러그층을 이루는 텅스텐은 확산장벽층을 이루는 질화티타늄(TiN) 보다 식각 속도가 빠르므로 텅스텐의 손실에 의해 접촉홀 내의 플러그는 상부의 가운데 부분이 움푹파여 이 후에 형성되는 금속 배선의 평탄도 및 신뢰성이 저하되고, 이물질이 다량 발생하며, 소자가 고집적화됨에 따라 종횡비가 커지므로 확산방지층의 질화티타늄막의 증착이 곤란한 문제점이 있다.
따라서, 본 발명의 목적은 각각 상이한 층에 형성되는 배선간의 연결을 위한 플러그를 접촉홀 내에만 선택적으로 형성시키므로서 공정의 단순화와 이물질 발생을 방지하고 고집적 소자에 적합하도록 한 반도체장치의 플러그 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 플러그 형성방법은 기판 표면에 형성된 제 1 배선층 위에 층간절연막을 형성하는 단계와, 층간절연막의 소정 부위를 제거하여 제 1 배선층의 소정 부위를 노출시키는 콘택홀을 형성하는 단계와, 콘택홀에 의하여 노출된 제 1 배선층에 불순물이온 매몰층을 형성하는 단계와, 불순물이온을 성장 씨드로 이용하는 도전물질로 콘택홀을 매립하는 플러그를 형성하는 단계를 포함하여 이루어진다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체장치의 플러그 형성방법을 도시하는 공정도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 플러그 형성 방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 플러그 형성방법을 도시하는 공정도이다.
도 2a를 참조하면, 층간절연층이 상측 표면에 형성된 반도체 기판(21) 위에 하부배선층(22)을 형성한 후, 기판(21) 상에 층간절연층(23)을 형성한다. 그리고, 층간절연층(23)의 소정 부분을 포토리쏘그래피 방법으로 패터닝하여 하부배선층(22)을 노출시키는 접촉홀을 형성한다. 상기에서, 기판(21)은 불순물 확산영역(도시되지 않음)이 형성된 반도체기판이거나, 또는, 하부의 배선일 수도 있다.
도 2b를 참조하면, 노출된 하부배선층(22)에 실리콘 이온 매몰층을 형성하기 위하여 기판의 전면에 실리콘 이온주입을 실시하여 매몰층(24)을 접촉홀 하부에 위치한 하부배선층(22)에 형성한다.
도 2c를 참조하면, 노출된 하부배선층(22) 상에 SiF4, H2 및 WF6 등의 가스를 흘리면서 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 텅스텐(W) 등을 접촉홀을 채우도록 증착하여 플러그층(25)을 형성한다. 이때, 플러그층(25)은 매몰층(24)에 있는 실리콘을 선택적 성장 씨드(seed)로 이용하여 텅스텐이 성장하도록 하므로서 형성되며, 이러한 선택적 성장 때문에 텅스텐층이 콘택홀에만 형성되므로 추후 에치백공정이 필요하지 않다.
도 2d를 참조하면, 플러그층(25) 표면을 포함하는 층간절연층(23) 표면에 상부배선층(26)을 형성하여 층간 배선을 전기적으로 연결한다.
따라서, 본 발명은 각각 상이한 층에 형성되는 배선간의 연결을 위한 플러그를 접촉홀 내에만 실리콘을 성장 씨드로 이용하여 선택적으로 형성시키므로서 공정의 단순화와 이물질 발생을 방지하고 고집적 소자에 적합하도록 한 장점이 있다.

Claims (4)

  1. 기판 표면에 형성된 제 1 배선층을 형성하는 단계와, 상기 제 1배선층 위에 층간절연층을 형성하는 단계와, 상기 층간절연층에 상기 제 1배선층의 소정 부위를 노출시키는 콘택홀을 형성하는 단계와, 상기 층간절연층을 마스크로 하여 상기 상기 콘택홀에 의하여 노출된 상기 제 1 배선층에 실리콘이온을 주입하여 실리콘이온 매몰층을 형성하는 단계와, 상기 콘택홀 내에 상기 실리콘이온 매몰층과 접촉되도록 텅스텐층을 형성하는 단계와, 상기 실리콘이온이 상기 도전층과 반응하면서 성장씨드로 적용하여 상기 텅스텐층이 선택성장됨으로써 상기 콘택홀을 매립시키는 플러그가 형성되는 단계로 이루어진 반도체장치의 플러그 형성방법.
  2. 청구항 1에 있어서, 상기 제 1 배선층은 텅스텐으로 형성하는 것이 특징인 반도체장치의 플러그 형성방법.
  3. 청구항 1에 있어서, 상기 텅스텐층은 상기 접촉홀에 SiF4, H2 및 WF6 등의 가스를 흘리면서 화학기상증착방법으로 텅스텐 등을 접촉홀을 채우도록 증착하여 형성된 것이 특징인 반도체장치의 플러그 형성방법.
  4. 청구항 1에 있어서, 상기 플러그를 형성한 후에 상기 플러그 표면을 포함하는 상기 층간절연막 위에 제 2 배선층을 형성하는 단계를 더 포함하여 이루어진 것이 특징인 반도체장치의 플러그 형성방법.
KR1019980040426A 1998-09-29 1998-09-29 반도체장치의플러그형성방법 KR100294973B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980040426A KR100294973B1 (ko) 1998-09-29 1998-09-29 반도체장치의플러그형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980040426A KR100294973B1 (ko) 1998-09-29 1998-09-29 반도체장치의플러그형성방법

Publications (2)

Publication Number Publication Date
KR20000021388A KR20000021388A (ko) 2000-04-25
KR100294973B1 true KR100294973B1 (ko) 2001-10-26

Family

ID=19552303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980040426A KR100294973B1 (ko) 1998-09-29 1998-09-29 반도체장치의플러그형성방법

Country Status (1)

Country Link
KR (1) KR100294973B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000066124A (ko) * 1999-04-13 2000-11-15 김영환 반도체 장치의 층간배선 형성방법
US11469139B2 (en) * 2019-09-20 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-up formation of contact plugs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645210A (ja) * 1992-07-27 1994-02-18 Nec Corp 多層配線の形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645210A (ja) * 1992-07-27 1994-02-18 Nec Corp 多層配線の形成方法

Also Published As

Publication number Publication date
KR20000021388A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
KR100215846B1 (ko) 반도체장치의 배선형성방법
US6090700A (en) Metallization method for forming interconnects in an integrated circuit
KR100220935B1 (ko) 메탈 콘택 형성방법
US5284799A (en) Method of making a metal plug
KR100715389B1 (ko) 높은 어스팩트비의 반도체 디바이스용 붕소-도핑 티타늄질화물층
KR100283109B1 (ko) 반도체소자의 금속배선 형성방법
US5607878A (en) Contact plug forming method
US6083832A (en) Method of manufacturing semiconductor device
JP3027946B2 (ja) 半導体装置およびその製造方法
KR100294973B1 (ko) 반도체장치의플러그형성방법
KR100221656B1 (ko) 배선 형성 방법
KR0137978B1 (ko) 반도체 소자 제조방법
KR100186509B1 (ko) 반도체장치의 배선 형성방법
KR100196228B1 (ko) 반도체 집적회로의 배선 형성방법
JP2729769B2 (ja) 半導体装置の製造方法
KR100339026B1 (ko) 반도체소자의금속배선형성방법
KR20020058430A (ko) 반도체소자의 배선 형성방법
KR100396684B1 (ko) 반도체장치의금속배선형성방법
KR0168162B1 (ko) 반도체 소자의 금속배선 형성방법
JPH03280449A (ja) 半導体装置の製造方法
KR100260817B1 (ko) 반도체장치의플러그형성방법
KR100236071B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
JPH06268077A (ja) 半導体装置の製造方法
JPH0499317A (ja) 半導体装置の製造方法
JPH0380533A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090406

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee