KR0152922B1 - 반도체 소자의 배선 형성방법 - Google Patents

반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR0152922B1
KR0152922B1 KR1019950007656A KR19950007656A KR0152922B1 KR 0152922 B1 KR0152922 B1 KR 0152922B1 KR 1019950007656 A KR1019950007656 A KR 1019950007656A KR 19950007656 A KR19950007656 A KR 19950007656A KR 0152922 B1 KR0152922 B1 KR 0152922B1
Authority
KR
South Korea
Prior art keywords
film
forming
insulating film
sacrificial
contact hole
Prior art date
Application number
KR1019950007656A
Other languages
English (en)
Other versions
KR960039284A (ko
Inventor
전영권
김태각
전유찬
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950007656A priority Critical patent/KR0152922B1/ko
Publication of KR960039284A publication Critical patent/KR960039284A/ko
Application granted granted Critical
Publication of KR0152922B1 publication Critical patent/KR0152922B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고집적화된 반도체 소자의 배선 형성방법에 관한 것으로, 기판 위에 하부절연막을 형성하는 공정과; 상기 하부절연막의 하부 배선층 영역 위에 핵생성막 및 희생막을 형성하는 공정과; 상기 핵생성막 및 희생막이 형성된 절연막 상에 상부절연막을 형성하는 공정과; 상기 상부절연막을 식각하여 제1콘택홀을 형성하는 공정과; 상기 상부절연막, 희생막, 핵생성막 및, 하부절연막을 선택식각하여 제2콘택홀을 형성하는 공정과; 상기 제1 및 제2콘택홀을 통하여 상기 희생막을 제거하는 공정 및; 상기 제1 및 제2콘택홀, 그리고 제거된 희생막 영역에 전도성물질을 형성하는 공정을 포함하여 반도체 소자의 배선 제조공정을 완료하므로써, 동일공정에서 동일한 전도성물질로 플러그와 배선층을 형성할 수 있게 되어 열적 변동에 따른 스트레스를 최소화할 수 있을 뿐 아니라 물질 유동(flux)의 연속성(continuity)을 유지할 수 있게 되어 반도체 소자의 신뢰성을 향상시킬 수 있는 배선 구조를 구현할 수 있게 된다.

Description

반도체 소자의 배선 형성방법
제1(a)도 내지 제1(j)도는 본 발명의 제1실시예에 따른 반도체 소자의 배선 형성방법을 도시한 공정수순도.
제2(a)도 내지 제2(j)도는 본 발명의 제2실시예에 따른 반도체 소자의 배선 형성방법을 도시한 공정수순도.
제3(a)도 내지 제3(i)도는 본 발명의 제3실시예에 따른 반도체 소자의 배선 형성방법을 도시한 공정수순도.
제4(a)도 내지 제4(i)도는 본 발명의 제4실시예에 따른 반도체 소자의 배선 형성방법을 도시한 공정수순도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 하부절연막
3 : 핵생성막 4 : 희생막
5 : 상부절연막 6 : 감광막
7,7' : 제1콘택홀 8 : 제2콘택홀
9 : 전도성물질 10 : 과성장된 플러그
11 : 함몰된 플러그 12 : 절연막
13 : 절연막 플러그 14 : 배선층
본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 특히 다층 배선구조를 갖는 고집적화된 반도체 집적회로의 신뢰성을 개선시킬 수 있는 반도체 소자의 배선 형성방법에 관한 것이다.
일반적으로 이용되고 있는 반도체 소자의 금속배선 형성 공정은 기판 상에 알루미늄을 스퍼터링하여 하부 배선층을 형성한 후 상기 하부 배선층이 형성된 기판 상에 절연막을 증착하여 콘택 홀을 형성하고, 이어서 상기 콘택 홀이 형성된 기판 상에 전도성 물질인 텅스텐을 전면증착(blanket deposition)한 후 에치백(etch back)하여 플러그를 형성하거나 또는 선택증착(selective deposition)으로 상기 콘택 홀 내에 텅스텐을 채워넣어 플러그를 형성한 뒤, 이후 상기 패턴이 형성된 기판 상에 다시 알루미늄을 스퍼터링하여 상부 배선층을 형성하므로써 배선형성 공정을 완료하도록 하고 있다.
그러나 상기와 같은 공정을 거쳐 반도체 소자의 금속배선을 형성할 경우에는 텅스텐과 알루미늄이 이종재료로서 열팽창율 및 전기저항 특성이 서로 상이하여 반도체 웨이퍼(기판)가 열적변화를 거치는 경우, 텅스텐 플러그와 알루미늄 배선막 사이에 열적 스트레스(thermal stress)가 발생하게 되어 스트레스 마이그레이션(migration)의 발생요인이 되는 단점을 가지게 된다.
또한 전류가 흐를때는 전류집중(current crowding)현상이 발생할 뿐 아니라 이로 인하여 줄열(joule heat)이 발생하게 되어 알루미늄 원자의 유동 불연속성(flux discontinuity)이 나타나게 되는데 이는 일렉트로마이그레이션(electromigration)의 요인이 된다.
따라서, 최근에는 소자의 미세화 경향에 따라 다층배선 공정 진행시 배선폭이 감소할 뿐 아니라 콘택 홀(contact hole)의 크기가 감소하고, 절연막의 평탄화 공정에 의해 그 깊이도 증가하게 되므로, 기존의 배선형성 방법인 알루미늄 스퍼터링(sputtering)법에 의한 배선층 형성과 함께 화학기상증착(chemical vapor deposition)법을 도입하여 콘택 홀 내에 도전성 전도막을 채워넣어 플러그 구조를 형성하도록 하고 있다.
그러나 상기와 같이 알루미늄 스퍼터링법과 화학기상증착법을 적용하여 금속배선을 형성할 경우에는 배선과 플러그 형성공정이 별도의 단계로 이루어져 플러그와 배선의 계면이 존재하게 되므로 알루미늄 원자의 유동 다이버전스(flux divergence)가 나타나게 되어 이 역시 일렉트로마이그레이션의 요인이 된다.
즉, 종래의 배선형성 공정은 언급된 바와 같이 플러그와 배선재료가 별도의 공정 또는 이종재료로서 형성되므로 열적 스트레스나 유동 불연속성 및 유동 다이버전스 등이 발생될 뿐 아니라 이로 인한 일렉트로마이그레이션으로 반도체 소자의 신뢰성이 저하되는 단점을 가지게 된다.
이에 본 발명은 상기와 같은 단점을 개선하고자 이루어진 것으로, 플러그와 배선층을 동일공정으로 동일한 전도성물질을 이용하여 형성하므로써 열적 스트레스를 감소시킬 수 있을 뿐 아니라 금속배선 구조의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법은 기판 위에 하부절연막을 형성하는 공정과; 상기 하부절연막의 하부 배선층 영역 위에 핵생성막 및 희생막을 형성하는 공정과; 상기 핵생성막 및 희생막이 형성된 절연막 상에 상부절연막을 형성하는 공정과; 상기 상부절연막을 식각하여 제1콘택홀을 형성하는 공정과; 상기 상부절연막, 희생막, 핵생성막 및, 하부절연막을 선택식각하여 제2콘택홀을 형성하는 공정과; 상기 제1 및 제2콘택홀을 통하여 상기 희생막을 제거하는 공정 및; 상기 제1 및 제2콘택홀, 그리고 제거된 희생막 영역에 전도성물질을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 소자의 배선 형성방법은 기판 위에 하부절연막을 형성하는 공정과; 상기 하부절연막의 하부 배선층 영역 위에 핵생성막 및 희생막을 형성하는 공정과; 상기 핵생성막 및 희생막이 형성된 절연막 위에 상부절연막을 형성하는 공정과; 상기 상부절연막을 식각하여 복수개의 제1콘택홀을 형성하는 공정과; 상기 상부절연막과 희생막 및 핵생성막을 식각하여 제2콘택홀을 형성하는 공정과; 상기 제1 및 제2콘택홀을 통하여 상기 희생막을 제거하는 공정과; 상기 복수개의 제1콘택홀과, 제2콘택홀 및, 제거된 희생막 영역에 전도성물질을 형성하는 공정과; 상기 제2콘택홀의 전도성물질 상부에 절연막 플러그를 형성하는 공정 및; 상기 절연막 플러그와 제1콘택홀을 포함하는 상부절연막 상에 상부배선층을 형성하는 공정을 구비하여 이루어짐을 특징으로 한다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명의 또 다른 실시예에 따른 반도체 소자의 배선 형성방법은 기판 위에 하부절연막을 형성하는 공정과; 상기 하부절연막의 하부 배선층 영역 위에 희생막을 형성하는 공정과; 상기 희생막이 형성된 절연막 위에 상부절연막을 형성하는 공정과; 상기 상부절연막과 희생막 및 하부절연막을 선택식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀을 통하여 희생막을 제거하는 공정 및; 상기 콘택홀 및 제거된 희생막 영역에 전도성물질을 형성하는 공정을 구비하여 이루어짐을 특징으로 한다.
상기 배선형성 공정 결과, 플러그와 배선층을 동일한 전도성물질로 동일공정으로 형성할 수 있게 되어 반도체 소자의 신뢰성을 향상시킬 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
본 발명은 플러그와 배선층을 동일물질 동일공정으로 형성하여 반도체 소자의 열적 스트레스를 감소시키고, 물질 유동의 연속성을 유지시키므로 해서 배선 구조의 신뢰성을 개선시키는데 주안점을 둔것으로, 제1도 내지 제4도에 도시된 각각의 실시예를 참조하여 본 발명에 따른 반도체 소자의 배선 형성방법을 살펴본다.
제1(a)도 내지 제1(j)도는 본 발명의 제1실시예에 따른 반도체 소자의 배선 형성방법을 도시한 공정수순도를 나타낸 것으로, 상기 공정수순도를 이용하여 그 제조공정을 설명하면 아래와 같다.
먼저, 제1(a)도에 도시된 바와 같이 소자가 형성될 반도체 기판(1) 위에 하부절연막(2)으로 산화막을 증착하고, 연이어 선택증착에 필요한 핵생성(seed)막(3) 및 희생막(4)을 연속적으로 증착한다.
이때 상기 핵생성막(3)은 텅스텐과 같은 단금속막이나 TiSi, TiN 등과 같은 합금막을 스퍼터링법 또는 화학기상증착법으로 1000Å 이하의 두께를 가지도록 형성하며, 상기 희생막(4)은 하부절연막(2) 및 핵생성막(3)과 식각선택성(etch selectivity)이 있는 재질의 금속 예컨대, 질화 실리콘막을 이용하여 증착한다.
그후 제1(b)도에 도시된 바와 같이 상기 희생막(4)과 핵생성막(3)을 차례로 식각하여 하부배선층을 형성하고, 제1(c)도에 도시된 바와 같이 상기 패턴이 형성된 하부절연막(2) 위에 산화막으로 이루어진 상부절연막(5)을 형성한다.
그 다음 제1(d)도에 도시된 바와 같이 상기 상부절연막(5) 위에 감광막(6)을 증착한 후 이를 패터닝하여 감광막 패턴을 형성하고, 상기 감광막 패턴(6)을 마스크로하여 희생막(4)의 표면 일부가 드러나도록 상부절연막(5)을 식각하여 제1콘택홀(VIA)(7)을 형성한뒤 상기 감광막 패턴(6)을 제거한다.
이어서 제1(e)도에 도시된 바와 같이 제1콘택홀(7)이 형성된 상부 절연막(5) 위에 다시 감광막(6)을 증착한 후 이를 패터닝하여 감광막 패턴을 형성하고, 상기 감광막 패턴(6)을 마스크로하여 상기 기판(1)의 표면 일부가 선택적으로 드러나도록 상부절연막(5), 희생막(4), 핵생성막(3) 및 하부절연막(2)을 차례로 건식식각하여 제2콘택홀(8)을 형성한뒤 상기 감광막 패턴(6)을 제거한다.
그후 제1(f)도에 도시된 바와 같이 상기 제1 및 제2콘택홀(7),(8)을 통하여 상기 희생막(4)을 습식식각등의 등방성식각법으로 제거한다. 이때 상기 희생막(4)이 질화실리콘막으로 증착되었을 경우에는 인산(H3PO4)등이 포함된 습식용액을 이용하여 제거한다.
다음 제1(g)도에 도시된 바와 같이 표면이 드러난 기판(1) 일부와 핵생성막(3)을 매개로 상기 제1 및 제2콘택홀(7),(8), 그리고 제거된 희생막 영역에 유기 및 무기가스를 이용한 화학기상증착법으로 전도성 물질(9)을 증착하여 하부배선 및 전도성물질의 플러그를 형성한다.
이때 상기 전도성물질은 텅스텐 또는 알루미늄, 구리등과 같은 저저항 금속물질 중 선택된 어느 하나를 이용하여 증착하며, 그 가스 스스로는 WF6, T1BA, DMAH, Cu(I,II)(hfac) 등의 무기 및 유기소스와 반응가스로서 S1H6, Si2H6, H2등의 무기소스가 이용된다.
상기 공정 결과, 제1콘택홀(7)에는 과성장(overgrowth) 플러그(10)가, 제2콘택홀(8)에는 함몰된(recess) 플러그가 형성되는데, 이것은 홀의 깊이 차이에 따라 증착 결과에 편차가 나타나기 때문이다.
그후 제1(h)도에 도시된 바와 같이 상기 제1 및 제2콘택홀(7),(8)을 포함하는 상부절연막(5) 위에 상기 제2콘택홀의 함몰된 부분을 채울 수 있는 정도의 두께로 절연막을 증착한다.
그 다음 제1(i)도에 도시된 바와 같이 이방성 건식식각법으로 상기 산화막(13)을 에치백하여 상기 제2콘택홀의 전도성물질 상부에 절연막 플러그(13)를 형성함과 동시에 제1콘택홀(7)의 과성장된 플러그(10)가 부분적으로 노출되도록 한다.
이후 제1(j)도에 도시된 바와 같이 상기 패턴이 형성된 상부절연막(5) 상에 전도성물질을 증착하고, 상기 제1콘택홀의 과성장된 플러그(10)의 표면이 드러나도록 식각하여 상부 배선층(14)을 형성하므로써 본 공정을 완료한다.
제2(a)도 내지 제2(j)도는 본 발명의 제2실시예에 따른 배선 형성방법을 도시한 공정수순도를 나타낸 것으로, 상기 실시예는 제1콘택홀(7)과 제2콘택홀(8)을 동시에 형성한다는 점에서 제1실시예와 차이가 있다.
여기서, 제2(a)도 내지 제2(c)도에 도시된 공정은 제1(a)도 내지 제1(c)도에 도시된 공정과 동일한 수순에 의해 실시되므로 설명을 생략한다.
그후 제2(d)도에 도시된 바와 같이 제1콘택홀(7)을 형성할때 제2콘택홀(8)도 함께 형성하기 위하여 먼저, 제1 및 제2콘택홀(7),(8)을 정의하고, 감광막 패턴(6)을 마스크로하여 상기 제1 및 제2콘택홀의 상부절연막(5)을 제거한다. 이후 상기 제2콘택홀(8) 부분에 잔존해 있는 희생막(4), 핵생성막(3) 및, 하부절연막(2)을 차례로 제거하여 제2(e)도와 같이 패터닝한다.
후속 공정은 제2(f)도 내지 제2(j)도에 도시된 바와 같이 제1실시예와 동일한 수순을 거쳐 배선 공정을 완료한다.
한편, 제3도 및 제4도는 본 발명의 제3실시예 및 제4실시예에 따른 반도체 소자의 배선 형성방법을 도시한 공정수순도를 나타낸 것으로, 상기 실시예에서는 희생막 제거와 전도성물질의 선택증착에 의한 필링(filling) 특성을 개선시키기 위하여 제1콘택홀(7) 형성시 더미 콘택홀(7')도 동시에 형성하도록 하고 있다. 즉, 제1콘택홀(7),(7')을 동일공정으로 복수개 형성하는데 주안점이 있다.
먼저 제3실시예로서, 제3(a)도 내지 제3(i)도에 도시된 공정수순도를 참조하여 배선을 형성 공정을 설명한다.
제3(a)도 내지 제3(c)도에 도시된 공정은 상기 도면에서 알수 있듯이 제1 및 제2실시예와 동일한 수순에 따라 진행되므로 설명을 생략한다.
그후 제3(d)도에 도시된 바와 같이 상부절연막(5) 위에 감광막(6)을 증착하고, 이를 패터닝하여 상기 감광막 패턴(6)을 마스크로 상기 희생막(4)의 표면 일부가 드러나도록 상부절연막을 식각하여 복수개의 제1콘택홀(7),(7')을 동시에 형성한 후 상기 감광막 패턴(6)을 제거한다.
이어서 제3(e)도에 도시된 바와 같이 상기 복수개의 제1콘택홀(7),(7')을 포함하는 상부절연막(5) 위에 증착된 감광막 패턴(5)을 마스크로 상기 기판의 표면 일부가 드러나도록 상부절연막(5), 희생막(4), 핵생성막(3) 및, 하부절연막(2)을 제거하여 제2콘택홀(8)을 형성한 후 상기 감광막(6)을 제거한다.
그 다음 제3(f)도에 도시된 바와 같이 상기 복수개의 제1콘택홀(7),(7')과, 제2콘택홀(8)을 통해 희생막(4)을 제거하고, 제3(g)도에 도시된 바와 같이 복수개의 제1콘택홀과 제2콘택홀 및 제거된 희생막 영역에 전도성물질(9)을 선택적으로 증착하여 복수개의 제1콘택홀에는 과성장된 플러그(10)를 형성하고, 제2콘택홀(8)에는 함몰된 플러그(11)를 형성한다.
그후 제3(g)도에 도시된 바와 같이 감광막 패턴(6)을 마스크로 하여 상기 복수개의 제1콘택홀(7),(7') 중 더미 콘택홀(7')에 해당하는 부분에 증착된 전도성물질(9)을 부분적으로 식각하여 리세스시킨 후 상기 감광막 패턴(6)을 제거한다.
계속해서 제3(i)도에 도시된 바와 같이 복수개의 상기 제1콘택홀(7),(7')과, 제2콘택홀(8)을 포함하는 상부절연막(5) 위에 상기 제2콘택홀의 함몰된 부분을 채울 수 있을 정도의 두께로 절연막을 증착하고, 이방성 건식식각법으로 상기 절연막을 에치백하여 상기 제2콘택홀(8)의 전도성물질 상부와 제1콘택홀인 더미 콘택홀(7')의 전도성물질 상부에 절연막 플러그(13)를 형성함과 동시에 제1콘택홀(7)의 과성장된 플러그(10)가 부분적으로 노출되도록 한다.
이후 상기 절연막 플러그(13)와 제1콘택홀(7)을 포함하는 상부절연막(5) 상에 전도성물질을 증착하고, 식각하여 상부배선층을 형성하므로써 본 공정을 완료한다.
제4(a)도 내지 제4(i)도는 본 발명의 제4실시예에 따른 배선 형성방법을 도시한 공정수순도를 나타낸 것으로, 상기 실시예는 제4(a)도 내지 제4(g)도에 도시된 바와 같이 전도성물질(9)을 이용하여 복수개의 제1콘택홀(7),(7')과, 제2콘택홀(8)에 과성장된 플러그(10) 및 함몰된 플러그(11)를 형성하는 단계까지는 제3실시예와 동일한 수순에 따라 진행된다.
그후 제4(h)도에 도시된 바와 같이 복수개의 제1콘택홀(7),(7')과, 제2콘택홀(8)을 포함하는 상기 상부절연막(5) 위에 절연막(12)을 소정 두께 이상으로 증착하여 제2콘택홀(8)을 매립하고, 상기 절연막(12)을 에치백하여 제2콘택홀의 전도성물질(9) 상에 절연막 플러그(13)를 형성한다. 이때 상기 복수개의 제1콘택홀(10)에는 상기 에치백 공정에 의해 과성장된 플러그(10)가 부분적으로 노출된다.
그 다음 제4(i)도에 도시된 바와 같이 상기 절연막 플러그(13) 및 복수개의 제1콘택홀(7),(7')을 포함한 상부절연막(5) 상에 전도성물질을 증착하고 감광막 패턴을 마스크로 제1콘택홀(7)에 형성된 과성장된 플러그(10)의 표면 일부가 드러나도록 상부배선층(14)을 형성하여 본 공정을 완료한다.
상술한 바와 같이 본 발명에 의하면, 동일공정에서 동일한 전도성 물질로 플러그와 하부배선층을 형성할 수 있게 되어 열적 변동에 따른 스트레스를 최소화할 수 있을 뿐 아니라 물질 유동(flux)의 연속성(continuity)을 유지하므로써 반도체 소자의 신뢰성을 향상시킬 수 있게 된다.

Claims (12)

  1. 기판 위에 하부절연막을 형성하는 공정과; 상기 하부절연막의 하부 배선층 영역 위에 핵생성막 및 희생막을 형성하는 공정과; 상기 핵생성막 및 희생막이 형성된 절연막 위에 상부절연막을 형성하는 공정과; 상기 상부절연막을 식각하여 제1콘택홀을 형성하는 공정과; 상기 상부절연막, 희생막, 핵생성막 및, 하부절연막을 선택식각하여 제2콘택홀을 형성하는 공정과; 상기 제1 및 제2콘택홀을 통하여 상기 희생막을 제거하는 공정 및; 상기 제1 및 제2콘택홀, 그리고 제거된 희생막 영역에 전도성물질을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 반도체 소자의 배선 형성방법.
  2. 제1항에 있어서, 상기 핵생성막은 텅스텐과 같은 단금속막이나 TiSi, TiN 등의 합금막 중 선택된 어느 하나로 형성됨을 특징으로 하는 반도체 소자의 배선 형성방법.
  3. 제1항에 있어서, 상기 희생막은 하부절연막 및 핵생성막에 대해 식각선택성이 있는 물질로 형성됨을 특징으로 하는 반도체 소자의 배선 형성방법.
  4. 제1항에 있어서, 상기 희생막은 질화실리콘으로 형성됨을 특징으로 하는 반도체 소자의 배선 형성방법.
  5. 제1항에 있어서, 상기 전도성물질은 텅스텐이나 알루미늄, 구리등의 저저항 금속 중 선택된 어느 하나로 형성됨을 특징으로 하는 반도체 소자의 배선 형성방법.
  6. 제1항에 있어서, 상기 전도성물질은 선택적 화학기상증착법으로 증착됨을 특징으로 하는 반도체 소자의 배선 형성방법.
  7. 제1항에 있어서, 상기 제1 및 제2콘택홀의 상부 절연막은 동시에 식각되는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  8. 기판 위에 하부절연막을 형성하는 공정과; 상기 하부절연막의 하부 배선층 영역 위에 핵생성막 및 희생막을 형성하는 공정과; 상기 핵생성막 및 희생막이 형성된 절연막 위에 상부절연막을 형성하는 공정과; 상기 상부절연막을 식각하여 복수개의 제1콘택홀을 형성하는 공정과; 상기 상부절연막 희생막 및 핵생성막을 식각하여 제2콘택홀을 형성하는 공정과; 상기 복수개의 제1콘택홀과, 제2콘택홀을 통하여 상기 희생막을 제거하는 공정과; 상기 복수개의 제1콘택홀과, 제2콘택홀 및, 제거된 희생막 영역에 전도성물질을 형성하는 공정과; 상기 제2콘택홀의 전도성물질 상부에 절연막 플러그를 형성하는 공정 및; 상기 절연막 플러그와 복수개의 제1콘택홀을 포함하는 상부절연막 상에 상부 배선층을 형성하는 공정을 구비하여 이루어짐을 특징으로 하는 반도체 소자의 배선 형성방법.
  9. 제8항에 있어서, 상기 절연막 플러그는 복수개의 제1콘택홀 중 더미 콘택홀에 해당하는 부분에도 형성됨을 특징으로 하는 반도체 소자의 배선 형성방법.
  10. 제8항에 있어서, 상기 전도성물질은 복수개의 제1콘택홀에는 과성장된 플러그를 형성되고 제2콘택홀에는 함몰된 플러그가 형성되도록 증착하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  11. 제8항에 있어서, 상기 절연막 플러그는 제2콘택홀의 함몰된 부분을 매립할 수 있을 정도의 두께로 절연막을 증착한 후 증착한 두께 이상으로 에치백하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  12. 기판 위에 하부절연막을 형성하는 공정과; 상기 하부절연막의 하부 배선층 영역 위에 희생막을 형성하는 공정과; 상기 희생막이 형성된 절연막 위에 상부절연막을 형성하는 공정과; 상기 상부절연막과 희생막 및 하부절연막을 선택식각하여 콘택홀을 형성하는 공정과; 상기 콘택홀을 통하여 희생막을 제거하는 공정 및; 상기 콘택홀 및 제거된 희생막 영역에 전도성물질을 형성하는 공정을 구비하여 이루어짐을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1019950007656A 1995-04-01 1995-04-01 반도체 소자의 배선 형성방법 KR0152922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007656A KR0152922B1 (ko) 1995-04-01 1995-04-01 반도체 소자의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007656A KR0152922B1 (ko) 1995-04-01 1995-04-01 반도체 소자의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR960039284A KR960039284A (ko) 1996-11-25
KR0152922B1 true KR0152922B1 (ko) 1998-12-01

Family

ID=19411408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007656A KR0152922B1 (ko) 1995-04-01 1995-04-01 반도체 소자의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR0152922B1 (ko)

Also Published As

Publication number Publication date
KR960039284A (ko) 1996-11-25

Similar Documents

Publication Publication Date Title
KR100215846B1 (ko) 반도체장치의 배선형성방법
KR100212614B1 (ko) 반도체 장치 및 그 제조 방법
JP3057054B2 (ja) 銅線の多層相互接続を形成する方法
JPS63205951A (ja) 安定な低抵抗コンタクト
JPH07211776A (ja) 半導体基板に導体路を形成する方法
US6064119A (en) Wiring structure and formation method thereof for semiconductor device
KR100338850B1 (ko) 매입배선구조 및 그 형성방법
KR100621548B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP3391933B2 (ja) 半導体素子とその製造方法
KR100495856B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
JP2000012688A (ja) 半導体装置及びその製造方法
KR0152922B1 (ko) 반도체 소자의 배선 형성방법
US5948705A (en) Method of forming interconnection line
KR100909176B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100196228B1 (ko) 반도체 집적회로의 배선 형성방법
KR100784106B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100268899B1 (ko) 반도체소자의금속배선및그형성방법
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
KR100396687B1 (ko) 반도채장치의금속배선형성방법
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
KR100230032B1 (ko) 다층배선 구조체
KR100205341B1 (ko) 반도체 장치의 배선형성 방법
KR100260817B1 (ko) 반도체장치의플러그형성방법
JP2002176098A (ja) 多層配線構造を有する半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee