JPH07211776A - 半導体基板に導体路を形成する方法 - Google Patents

半導体基板に導体路を形成する方法

Info

Publication number
JPH07211776A
JPH07211776A JP6337039A JP33703994A JPH07211776A JP H07211776 A JPH07211776 A JP H07211776A JP 6337039 A JP6337039 A JP 6337039A JP 33703994 A JP33703994 A JP 33703994A JP H07211776 A JPH07211776 A JP H07211776A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
forming
semiconductor substrate
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6337039A
Other languages
English (en)
Inventor
Donald S Gardner
ドナルド・エス・ガードナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH07211776A publication Critical patent/JPH07211776A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 信頼性の高い電気的な相互接続路を形成する
製造可能な方法を提供する。 【構成】 まず、半導体基板上の絶縁層の中に、絶縁層
の中の凹領域として、電気的な相互接続路のパターンを
形成する。その後、主に銅からなる導電層を絶縁層の表
面全体および凹領域の中に付着させる。次に、この導電
層をリフローさせて、凹領域の中に空隙がほとんど残ら
ないように絶縁層の凹領域を満たす。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体プロセスに関し、
特に半導体デバイスに銅の相互接続路を形成する方法に
関するものである。
【０００２】
【従来の技術】安価で、処理速度が早く、消費電力が低
いマイクロプロセッサの要求が高まるにつれ、集積回路
のデバイス実装密度の増加が急務となっている。この要
求増大に応えるため、超大規模集積回路（ＶＬＳＩ）技
術の開発が絶え間なく進められてきた。集積回路のデバ
イスサイズを全体的に小さくするためには、集積回路の
あらゆるアスペクトをスケールダウンしなければならな
い。ドランジスタのサイズ縮小はいうに及ばず、完全な
回路を形成するためにトランジスタなどの半導体デバイ
スをマイクロチップ上に集積するための電気的な相互接
続路の寸法も縮小する必要がある。
【０００３】現在、ＶＬＳＩ集積回路の電気的な相互接
続路の導電性材料として最も一般的に使用されているの
はアルミニウム合金である。アルミニウムおよびアルミ
ニウム合金を導体路として使用する用法は既に完全に確
立されおり、アルミニウムによる導体路の形成を助ける
多くの技術が開発されている。アルミニウムは電気抵抗
が低く、二酸化ケイ素（ＳｉＯ２）との接着力が強いた
め、導体路の材料として非常に魅力的であるが、ＶＬＳ
Ｉのサイズ縮小がさらに進んで微小サブミクロンのＵＬ
ＳＩの工程に達するにつれて、アルミニウムおよびアル
ミニウム合金の欠陥が優れた性能の達成を制限する要因
になってきた。たとえば、電気的な相互接続路の幅が狭
くなるにつれてアルミニウムの抵抗は無視できないもの
になり、回路の抵抗−容量（ＲＣ）時間遅延にかなりの
悪影響を与え始めている。さらにサイズの縮小に伴い、
電気移動法、ストレスによるボイドの形成、ヒロックサ
プレッション、電流密度の制限など、アルミニウムの相
互接続路の信頼性に対する懸念から、設計規則が益々厳
しくなっている。
【０００４】これらの理由から、マイクロエレクトロニ
クス業界は、最近、より丈夫で導電率の高い金属（銅
（Ｃｕ）など）を相互接続技術に使用する可能性の調査
に乗り出している。ＣｕはＡｌよりも約４０％も抵抗が
小さく、電気移動法などに関する信頼性の問題にも抵抗
力が強い。Ｃｕとその合金がこれまであまり相互接続に
使用されなかったのは、主として、標準的な写真平版技
術を用いてＣｕをベースとする材料をパターン化できる
製造可能なドライ−エッチプロセスがまだ実証されてい
ないためである。したがって、Ｃｕをマイクロエレクト
ロニクスの相互接続材料として使用するために、従来技
術に代わるパターン作成技術の開発が必要となってい
る。
【０００５】この技術の一つにダマシーン（damascene
）と呼ばれる技術がある。ダマシーンでは、基板上に
絶縁層を付着させ、パターン化し、絶縁層の中にエッチ
ングされた溝、バイアなどの凹領域が所要の金属相互接
続パターンを形成するように絶縁層をエッチバックす
る。次に、デバイスの表面全体に導電性材料を付着さ
せ、凹領域をこの導電性材料で満たし、絶縁層の表面全
体を覆う。その後、この導電性材料の層をエッチバック
して除去し、絶縁層の中に形成されている凹領域の中だ
けに導電性材料が電気的に分離されるようにする。
【０００６】このダマシーンの流れの中で、凹領域への
導電性材料の充填が不適切であるとボイドやトンネルが
できてしまう。このボイドは半導体デバイスの歩留りを
大幅に低下させ、総製造コストを増加させる原因とな
る。図１ａは、半導体基板１０５の表面に絶縁層１００
および１０１を付着させたところである。絶縁層１００
には溝１０２が彫り込まれている。図１ｂは、図１ａの
半導体基板の表面に導電層１０３を付着させたところで
ある。導電層１０３の中にギャップ１０４が形成されて
いる点に注意されたい。
【０００７】図１ｂの基板に導電性材料を付着させる
際、この導電性材料は、ギャップ１０４の底部よりも、
導電層１０３の表面および表面近くの壁の方に早く付着
すると思われる。これは、ギャップ１０４の壁が狭くな
ればなるるほど、導電性材料がギャップ１０４の壁に
“接触”して付着せずにギャップの底に到達することが
困難になるためである。ギャップ１０４の入口近くに付
着する導電性材料の量は、導電性材料が基板と接触した
ときに、どの位の率で基板に付着するかによって決ま
る。スパッタリングのように粘着率が高いと、ギャップ
１０４の入口近くの導電性材料の付着量と比べて底部の
付着量が少なくなり、ギャップ１０４の入口に図１ｂに
示すような膨らみまたは尖頭効果が発生する。基板の一
番上の面をこの地点までエッチバックして除去すると溝
１０２の中にギャップ１０４が残り、後に説明する問題
が発生するだけでなく、電気的な相互接続路の電流容量
が制限されてしまう。したがって、溝１０２を導電性材
料で満たすために、導電層１０３をさらに付着させ続け
る必要がある。
【０００８】図１ｃは、粘着率が高い状態で、さらに導
電性材料を付着させ続けた結果を示すものである。ギャ
ップ１０４の入口で壁が接触して尖頭を形成している点
に注意されたい。この結果、ギャップの底部が基板表面
から隔絶され、ギャップは溝１０２に沿って走るトンネ
ルとなる。この種のトンネルをボイドと呼ぶ。ギャップ
とボイドは半導体の製造プロセスに重大な問題をもたら
し、スパッタリングや蒸着で薄膜を形成する際にも無視
できない問題となっている。ギャップとボイドが困るの
は、これらが不純物を取り込み、これが後続のプロセス
工程で半導体デバイスに害をなす点である。たとえば、
図１ｄは、図１ｃの半導体基板から導電層１０３の表面
を除去して絶縁層１００の溝１０２の中に導電層の一部
１０３を分離した後の半導体基板を示すものである。分
離された導電層１０３がデバイスの電気的な相互接続路
となる。相互接続路１０３の内部に依然としてボイド１
０４が存在する点に注意されたい。ボイドが形成されな
かった場合でも、相互接続路１０３の内部に開口ギャッ
プが依然として残る。
【０００９】また、何等かのケミカルエッチプロセスを
用いて図１ｃの導電層１０３を除去すると、エッチング
用の薬品がギャップまたは中空ボイド１０４の中に取り
込まれて残り、基板表面から薬品を除去した後にも相互
接続路１０３がさらに腐食される恐れがある。さらに、
ギャップ内に残ったエッチング用の薬品が後に半導体デ
バイスを汚染し、信頼性を低下させる可能性もある。ま
た、ギャップ内に残った薬品がその後も電気的な相互接
続路１０３を腐食し続け、相互接続路１０３の幅が狭ま
ったり、相互接続路が分離されて電気的な接続が途絶え
たりして故障が発生する可能性がある。相互接続路が細
くなると、電気移動法や電流容量の制限など、信頼性に
関わる問題が発生する恐れがある。さらに、半導体基板
が後続の高温処理工程に進んだ時点で、取り込まれた不
純物が膨張する恐れもある。この種の膨張は、半導体デ
バイスの隣接表面特性に重大なダメージを与える原因と
なる。最後に、取り込まれた不純物が、たとえば、後続
処理工程中に拡散して、処理室内の他のすべての半導体
デバイスを汚染してしまうことも考えられる。
【００１０】比較的粘着率が高いデポジションプロセス
を使って、一つの基板上に彫り込まれている複数の溝を
同一接続レベルに同時に充填しようとすると、ボイドが
形成される可能性は飛躍的に増大する。これは、この種
のデポジションプロセスが、通常、特定の幅の溝を最良
の形で充填するように最適化されているためである。こ
のような最適化技術は半導体基板上に彫り込まれた特定
の幅の相互接続路を充填するには適しているが、そのプ
ロセスが目的とする以外の幅の溝についてはボイドを形
成してしまう危険性が高い。したがって、個々のデバイ
スのレイアウトに応じて相互接続技術を使い分けざるを
得なくなる。このようなデバイスのレイアウトへの従属
性は、これらのプロセスの製造能力を低下させる。
【００１１】現在望ましいと考えられているのは、ＣＶ
Ｄではなく、スパッタリングによって半導体基板上に銅
の相互接続路を形成することである。スパッタリングが
好まれる理由は、一つにはＣｕのＣＶＤにかなりコスト
がかかるためである。ＣＶＤでＣｕの層を形成するため
に必要な装置は現在開発中で、まだ大量生産環境に容易
に利用できる段階には至っていない。さらに、ＣＶＤで
Ｃｕの層を形成するために必要な材料はまだ調査中で高
価である上、非常に高純度の絶縁膜を得るには至ってい
ない。したがって、ＣｕのＣＶＤは高価につき、半導体
デバイスの総製造コストをかなり押し上げてしまう。ま
た、ＣＶＤシステムを用いてある一定の重要なＣｕ合金
を蒸着できるかどうかは、まだ不明である。粘着率の低
いある種のＣＶＤ技術を利用すればボイドの形成を抑え
ることができるが、この方法では溝の中のＣＶＤ層の中
心に沿って滑らかな連続したシーム（継ぎ目）ができて
しまう。これらのシームは、たとえば、導電層の粒子サ
イズや取り込まれた不純物に対する感度に悪影響を及ぼ
すため好ましくないと思われる。さらに、粘着率が低い
ＣＶＤ技術は蒸着率も低い。したがって製造能力の点か
ら、通常は、処理時間を短縮するために粘着率の高いＣ
ＶＤプロセスが用いられている。しかし、粘着率が高い
ＣＶＤプロセスには前述のような欠点がある。
【００１２】ＣｕおよびＣｕ合金の層は、既存のスパッ
タデポジションシステムを用いて、容易かつ安価に付着
させることができる。しかし、前述のダマシーンの流れ
の中で凹領域を充填するには、スパッタデポジションシ
ステムにはかなりの限界がある。このため、ダマシーン
にスパッタデポジションシステムを採用することはでき
ない。
【００１３】
【発明が解決しようとする課題】本発明は、進んだ半導
体デバイスのための高性能で信頼性が高い電気的な相互
接続路を形成する製造可能な方法を提供することを課題
とするものである。
【００１４】
【課題を解決するための手段】まず、半導体基板上の絶
縁層の中に溝を形成する。この絶縁層の表面上にバリヤ
ー層を形成するかまたはせずに、銅またはその合金を基
板の表面全体に下の絶縁層の溝によって銅の層に開口ギ
ャップが形成されるようにスパッタする。銅の層のスパ
ッタリング工程から後続のリフロープロセス工程に至る
間、真空を維持して銅の層の酸化を防ぐ。リフロープロ
セスでは、高真空ないし超特高真空条件下で銅の層を高
温に晒す。リフロープロセス中に、絶縁層の溝は銅でほ
ぼ埋り、ギャップ、ボイドおよびシームがほとんど除去
される。その後、絶縁層の溝の中にだけ銅が残るよう
に、銅の層の表面を化学的および機械的に研磨除去す
る。銅を含むこれらの溝がデバイスの電気的な相互接続
路として働く。
【００１５】
【実施例】本発明による信頼性の高い電気接続路は、高
度ＶＬＳＩおよびＵＬＳＩに特に適している。以下、本
発明をより完全に理解できるように、添付図面を参照し
つつ、層の厚さ、プロセスシーケンス、時間、温度など
の詳細を説明して行く。しかし、本発明がこれらの詳細
に必ずしも従わなくても実現可能なことは、この技術分
野に精通している人々には明らかであろう。また、本発
明の説明だけに重点を置くために、公知のプロセスや処
理技術については詳述を省くこととする。
【００１６】図２、図３は本発明の望ましい実施例を示
すものであるが、これらの図は本発明の限界を示すもの
ではない。ここで説明するプロセスは、本発明の理解を
助け、望ましいデバイスを形成するために本発明を実現
する望ましい実施例を説明するにすぎない。半導体基板
は、半導体デバイスの製造に用いられるあらゆる種類の
単一または複数の材料からなる基板とすることができ
る。基板とは、その上に、または、それに対して、処理
工程を実行する支持構造物のことである。
【００１７】本発明に準拠する方法において、図２ａの
層２０５は半導体基板であり、半導体、絶縁層または導
電層を含むことができる。半導体基板２０５は複数の能
動デバイスを含み、これらのデバイスは本発明のプロセ
スによって基板上に集積が可能である。図２ａの層２０
１は、後続の工程で付着させる導電層２０３を半導体デ
バイスの残り部分から物理的および電気的に分離するた
めに使われる絶縁層である。図２ａの層２００はもう一
層の絶縁層であり、この層も後続の工程で付着させる導
電層２０３を半導体デバイスの残り部分から物理的およ
び電気的に分離する役割を果す。本発明のプロセスによ
って形成される電気的な相互接続路は、マルチレベルの
相互接続デバイスにおいて、たとえば、金属１、金属
２、金属３またはその他の相互接続層として働くことが
できる。
【００１８】図２ａでは、基板２０５の上に絶縁層２０
０および２０１が形成されている。絶縁層２００および
２０１は標準的にはＳｉＯ２（酸化物）であるが、窒化
ケイ素（窒化物）、オキシ窒化ケイ素、ＢＳＧ、ＰＳ
Ｇ、ＢＰＳＧ、炭化ケイ素、ポリイミド樹脂などのその
他の有機絶縁体、または半導体製造技術に使用可能なそ
の他の絶縁体とすることができる。本発明の他の実施例
においては、絶縁層２００および２０１は、絶縁体と、
恐らく、半導電性または導電性を有するその他の材料と
を含む多層スタックを含むことが可能である。また、絶
縁層２００と絶縁層２０１を同じ材料で構成してもかま
わない。後者の場合、絶縁層２００と２０１は、単一の
層として、または、多層スタックとして、半導体基板２
０５の上に形成することができる。
【００１９】図２ｂは図２ａと同一の領域を示すもので
あるが、絶縁層２００の一部をエッチングして、絶縁層
の中に凹領域または溝２０２を形成してある。凹領域２
０２を（図２ｂに対してほぼ垂直に走る）大きな溝の一
部として、一層の電気的な相互接続路を形成することが
できる。溝２０２は、ＲＩＥ、スパッタエッチング、イ
オンミリング、ウェットケミカルエッチングなど、多数
の公知エッチングプロセスのいずれかによって形成する
ことができる。絶縁層２０１を層２００のドライエッチ
ングのエッチングストップとして用いて、溝２０２を形
成するのも一つの方法である。絶縁層２００と絶縁層２
０１を同一材料で構成した場合には定時間エッチングが
適切である。本発明の他の実施例では、エッチングによ
って層２００の中に溝２０２を彫り込んで図２ｂの状態
を形成するのではなく、溝２０２の周囲に層２００を選
択的に成長または付着させて図２ｂの状態を形成した。
また、クロスレベルの電気的分流器を形成する本発明の
他の実施例では、凹領域を分離して垂直なバイア、プラ
グまたはコンタクトを形成し、この領域を深く陥没させ
て下の電気的な相互接続層と接触させることも可能であ
る。ここでは、バイア、プラグ、コンタクト、電気的な
相互接続層および電流容量をもつその他の構造を総称的
に導電層と呼ぶことにする。
【００２０】溝２０２の幅は、約１．５ミクロンから極
く狭い０．２５ミクロン以下までの範囲とすることがで
きる。溝２０２の縦横比（深さ／幅）は、約０．５から
４までの範囲とすることができる。本発明の他の実施例
においては、これよりも縦横比が大きい溝を形成するこ
とができる。一般に、縦横比が０．５未満の溝は、以下
で説明するリフロープロセスの助けを借りなくても、ス
パッタリングなどの従来のデポジション技術で適切に充
填できるが、この場合でもリフロープロセスを併用すれ
ば、このような幅広のラインのステップカバレージと全
般的な膜品質がさらに向上する。リフロープロセスは適
切に充填された幅広の溝にはほとんど干渉しないので、
本発明は単一基板表面上に幅が大きく異なる複数の電気
的な相互接続路を同時に作成するのに適している。溝２
０２の深さ（したがって、絶縁層２００の厚さ）は約５
００ｎｍである。しかし、溝２０２の深さは約２００ｎ
ｍから３０００ｎｍまでの範囲とすることができる。た
とえば、垂直な深いバイアまたはコンタクトを収容する
ために凹領域を非常に深くする必要がある場合には、凹
領域の深さを約５０００ｎｍとすることも可能である。
標準的には、溝２０２の壁をほぼ垂直にして側面寸法を
最小に抑え、実装密度を上げるのが普通である。
【００２１】図２ｃは、図２ｂと同一の領域に導電層２
０３を付着させた後の断面図である。導電層２０３はほ
とんどが一次元素としてのＣｕから成り、これにＣｕの
バナジウム合金、ニオブ合金、パラジウム合金などの銅
合金を含めてもよい。さらに、導電層２０３には、たと
えば、バリヤー層（バリヤー層については以下で詳述す
る）として用いるその他の材料を含めることもできる。
銅に、バナジウム、ニオブまたはパラジウムを添加材と
して加えて導電層２０３を構成する本発明の実施例にお
いて、これらの添加材は導電材料の約０．０１−２原子
パーセントを占める。この他、Ｃｕはその他の元素を任
意の量だけ含む合金とすることができる。たとえば、導
電層２０３にアウミニウムを混ぜて層の腐食を予防する
ことができる。製造コストを削減しつつ半導体デバイス
の品質を向上させるため、本発明の望ましい実施例にお
いては、公知のスパッタデポジションプロセスを使用し
て導電層２０３を付着させた。本発明の他の実施例にお
いては、ＣＶＤ、蒸着、または、これらの方法と基板を
バイアスさせる方法または導電材料の原子をイオン化さ
せる技術またはその両方を組み合わせた方法を使用し
て、導電層２０３の少なくとも一部を付着させることが
できる。
【００２２】導電層２０３にはギャップ２０４が形成さ
れている。本発明の望ましい実施例においては、基板全
体にギャップ２０４が開口状態に保たれる程度の厚さで
導電層２０３を付着させた。たとえば、溝２０４の深さ
が約５００ｎｍの実施例では、導電層２０３の厚さを約
１．６ミクロンとすれば、ギャップ２０４が閉ざされて
内部にボイドが形成されることなく導電層を付着させる
ことができる。前述の通り、一定点を越えてさらに厚く
層を付着させるとギャップの壁上部に尖頭ができてギャ
ップが閉ざされ、ギャップの底にボイドが残ってしま
う。本発明の望ましい実施例によれば、ギャップ２０４
は後続のリフロー工程によって完全に塞がれ充填され
る。このリフロー工程は、導電層２０３の中のあらゆる
ギャップ、ボイドまたはシームを除去する。しかし、導
電層２０３を付着させた時点で実際にボイドが形成され
てしまうと、後続のリフロー工程でこのギャップを適切
に塞げないことがある。図２ｄにリフロー工程を実施し
た結果を示す。
【００２３】リフロー工程は、導電層２０３を“平滑に
して”ほぼ傷跡を残さずにギャップ２０４を埋めつくす
のに必要な時間だけ、導電層２０３を真空下で高温に晒
す処理工程である。リフロー工程に必要な温度は、たと
えば、放射線、炉、ランプ、マイクロ波、高温ガスなど
のエネルギー源で基板を熱して得ることができる。たと
えば、本発明に準拠するある方法では、約３×１０-9ｔ
ｏｒｒの真空下で３０分間約４００℃の高温に導電層を
晒すリフロー工程によって所要の成果が得られた。導電
層を低温（約１５０℃未満）で付着させると、膜の後続
リフロー特性が改良されることが判明している。たとえ
ば、導電層２０３を低温でスパッタしておくと、後続の
リフロープロセスによってギャップ２０４をより完全に
塞ぐことができる。導電層２０３を高温で付着させる場
合には、部分的なリフローと高温付着処理を同時に行っ
てリフロー時間を短縮することができるが、この方法で
は溝２０２が完全に充填されずボイドが形成される恐れ
がある。
【００２４】リフロー工程実施中に導電層２０３の表面
から凹凸が減少するのは、表面の自由エネルギーが最小
になるためであると考えられる。これは、分子レベルで
は、表面領域を作成するために結合を破壊するのに必要
なエネルギーとみなすことができる。作成する表面領域
が大きくなればなるほど、破壊される結合の数が多くな
る。したがって、表面領域が大きければ表面エネルギー
も大きいことになる。粘性流、表面拡散、体積拡散、蒸
発−凝縮または蒸気を介しての移行など、表面を平滑化
させるメカニズムはいくつか存在する。粘性流はアモル
ファス材料（ガラスなど）に適し、体積拡散は高温で重
要となる。本発明に関しては、表面拡散と何等かの体積
拡散がリフロー工程を働かせる二つのメカニズムになっ
ていると考えられる。表面拡散および蒸発−凝縮は酸化
物の層の形成によって阻害されるので、リフローは真空
下または純粋不活性雰囲気下で実施することが望まし
い。
【００２５】このため、本発明の望ましい実施例では、
導電層２０３の少なくとも一部を付着させる間、およ
び、後続のリフロープロセス実施中、導電層２０３を特
高真空ないし超特高真空条件下に保った。本発明の他の
実施例においては、導電層２０３の付着からリフロー工
程の実施に至る臨界期間中、導電層２０３を不活性雰囲
気下に保った。本発明のさらに他の実施例においては、
この臨界期間中、導電層２０３を少なくとも高真空条件
下に保ち、不活性雰囲気下にも保った。また、導電層の
付着とリフロープロセスの二つの工程を同一真空システ
ム内で、真空条件を大きく変化させずに実施して、本発
明の製造能力を向上させることもできる。一般に、真空
の度合いについては、高真空が約１×１０-3ｔｏｒｒ〜
１×１０-6ｔｏｒｒ、特高真空が約１×１０-6ｔｏｒｒ
〜１×１０-9ｔｏｒｒ、超真空が約１×１０-9ｔｏｒｒ
〜１×１０-12 ｔｏｒｒ、超特高真空が約１×１０-12
ｔｏｒｒ〜１×１０-15 ｔｏｒｒとみなされている。銅
のための不活性雰囲気には、窒素またはアルゴンなどの
貴ガスが含まれていてもかまわない。このようにすれ
ば、導電層２０３の表面にリフロープロセスの妨げとな
る酸化物の層が形成される可能性は大幅に軽減される
か、または、完全に払拭される。
【００２６】リフロープロセス工程の望ましい実施例に
おいては、導電層２０３は約５００℃未満の温度に晒す
こととする。しかし、この温度は約２００℃〜８００℃
の範囲とすることができ、約３００℃〜６５０℃の範囲
が望ましい。ギャップを完全に塞ぐために、様々な温度
傾斜を使ってリフロープロセスを制御することができ
る。しかし、リフローの速度があまり早いとボイドが形
成されてしまう恐れがある。一般に、導電層を晒す温度
の上限は導電層の下の基板の材料によって変わってく
る。たとえば、下の基板にアルミニウムの層が含まれて
いる場合、リフローの温度は、アルミニウム層が溶けた
り（６６０℃）、そのバリヤー層が消滅したり、接合の
スパイキングが発生したり、破損ヒロックが形成された
り、デバイスにその他のダメージが発生したり、信頼性
の著しい低下が起こったりする最低温度よりも低く維持
すべきである。また、リフローの温度は、たとえば、導
電層の下に先行して付着させてある酸化物の層自体がリ
フローしない程度に低く維持することが重要である。こ
のようにリフロー温度を低く保つ必要があるため、銅が
銅の融点１３５６°Ｋの半分以下の約６７３°Ｋ未満の
温度（実際の推定表面温度）でリフローすることは、実
に幸いでもあり驚きでもある。リフロープロセスに関し
てここに示したすべての温度は、特に断らない限り、熱
電対での測定に基づくものであり、必ずしも基板の実際
の表面温度を反映するものではない。
【００２７】図２ｄは、図２ｃにリフロー工程を実施し
た後の断面図である。リフロー工程によって、図２ｃの
ギャップ２０４が完全に塞がれている点に注意された
い。図１ｂのギャップ１０４または図１ｃのボイドと対
比して見れば、従来技術に対して本発明がいかに優れて
いるかが分かる。溝２０２は、導電層２０３をさらに厚
く付着させ続けて満たしたときよりも、リフロー工程に
よる方が導電層２０３によってより完全に満たさる。図
２ｃのギャップ２０４は事実上消えてなくなり、ギャッ
プ、ボイド、シームにまつわる問題（これらの問題のい
くつかについては既に説明した）も払拭される。これ
で、導電層２０３をエッチバックして導電層２０３を溝
２０２の中だけに限定する用意が整ったことになる。
【００２８】図２ｅは、図２ｄから導電層２０３をエッ
チバックして除去した後の断面図である。本発明の望ま
しい実施例においては、公知の化学的−機械的な研磨プ
ロセスを使用して、絶縁層２００の上部表面から導電層
２０３を除去した。このようにして、実質的に溝２０２
の外に存在する導電層２０３の部分を取り除き、導電層
２０３を溝２０２の中だけに分離した。本発明の望まし
い実施例においては、実質的に溝２０２の外に存在する
導電層２０３の大部分を完全に除去するために、オーバ
ーエッチングプロセスの一環として絶縁層２００の上部
も併せて除去した。本発明の他の実施例においては、ウ
ェットケミカルエッチング、ＲＩＥ、バックスパッタ、
イオンミル、機械的研磨などのエッチングプロセスを用
いて、実質的に溝２０２の外に存在する導電層２０３の
部分を除去することができる。研磨などのエッチング技
術は、基板の表面をさらに平滑化する役割も果す。
【００２９】図３ａ−ｅは図２ａ−ｅに示した本発明の
望ましい実施例のさらに詳細な説明図であり、導電層の
一部としてバリヤー層を付加してある。図３ａは図２ｂ
と同様の図で、基板３０６の一部の上に絶縁層３００お
よび３０１が形成されているところを示している。絶縁
層３００は、その中に凹領域または溝３０２を形成する
ために、エッチングするか、選択的に成長させるか、ま
たは、選択的に付着させてある。図３ａの基板を形成す
る方法およびその推奨される材料について詳しくは、前
述の実施例の説明を参照されたい。
【００３０】図３ｂは図３ａと同一の領域を示すもので
あるが、バリヤー層３０３が形成されている点が異な
る。このバリヤー層は一つまたは二つ以上の役割を果す
ことができる。たとえば、このバリヤー層は、後に形成
する層と別の層の間の粘着力を高めるために使用するこ
とができる。このようにしておけば、たとえば、処理中
の層間はく離または分離をかなり防ぐことができる。層
間はく離は歩留りや信頼性を大幅に低下させる原因とな
り得る。さらに、バリヤー層は、たとえば、後に形成す
る層の中に含まれていた材料が半導体デバイスの他の領
域を汚染するのを防いだり、層の表面を均してその上に
後続の層を形成することによってプロセスをよりよくモ
デル化し可変性を減少させたり、後に形成する導電層と
別の導電層の間の電気接点を改良したり、後に形成する
層のウェッテイングおよびアグロメレーション特性を改
善したり、リフローに使用する放射線によるダメージか
ら基板を守ったり、その下の層または後に形成される層
の表面に酸化物の層を成長形成したりするために役立
つ。
【００３１】本発明のこの実施例では、図３ｂのバリヤ
ー層３０３は溝３０２の壁に沿って（形状に沿って）付
着させてある。本発明の他の実施例においては、溝３０
２の底と絶縁層３００の上部表面だけにバリヤー層３０
３を付着させ、溝３０２の壁に沿ってはほとんど付着さ
せなくてもかまわない。次に示す材料を一つまたは二つ
以上使ってバリヤー層を作成すれば、前述の所要特性を
一つまたは二つ以上得ることができる。 酸化物、窒化物、オキシ窒化ケイ素、炭化ケイ素、Ｍ
ｏ、ＭｏＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｖ、ＶＮ、Ｎ
ｂ、ＮｂＮ、Ｔｉ、および、ＴｉＮ。
【００３２】図３ｃは図３ｂと同一の領域を示すもので
あるが、導電層３０４がギャップ３０５を形成させて覆
った後のものである。導電層３０４を形成する方法およ
び導電層の推奨される材料について詳しくは、前述の実
施例の説明を参照されたい。図３ｄは、図３ｃにリフロ
ー工程を実施した後の断面図である。リフロープロセス
によって図３ｃに示されていたギャップ３０５が塞が
れ、ギャップの底にボイドまたはトンネルが形成されて
いない点に注意されたい。導電層３０４をリフローでき
る実施例について詳しくは、前述の実施例の説明を参照
されたい。図３ｅは、図３ｄにエッチバック（層の除
去）プロセスを実施して絶縁層３００の上部表面から導
電層３０４とバリヤー層３０３を取り除いた後の断面図
である。本発明の他の実施例では、エッチバックプロセ
ス完了後に、絶縁層３００の上部表面にバリヤー層３０
３の少なくとも一部を残した。ここでも、エッチバック
プロセスについて詳しくは、前述の実施例の説明を参照
されたい。
【００３３】
【発明の効果】以上説明したように、本発明のリフロー
プロセスと銅のドライエッチングプロセスを併用するこ
とによって、導電層のステップカバレージを改良するこ
とができる。たとえば、半導体基板の上に銅またはその
合金を付着させる。次に、この銅の層に本発明のリフロ
ープロセスに準拠したリフロープロセスを実施すれば、
銅の層のステップカバレージが改良される。その後、た
とえば、写真平版技術を用いて銅の層をパターン化し、
さらに、たとえば、ＲＩＥ、スパッタまたはイオンミル
エッチングプロセスを使ってエッチングする。このよう
にすれば、同一の銅の層の中にバイアと相互接続路を形
成することができる。
【００３４】本発明による電気的な相互接続路の新しい
製造方法によれば、半導体デバイスの製造能力、品質、
信頼性および性能を改良することができる。本発明の方
法は高度ＶＬＳＩおよびＵＬＳＩプロセス技術に使用で
きる。
【図面の簡単な説明】
【図１】 本発明を使用しない従来技術の説明図であ
る。
【図２】 本発明の実施例の説明図である。
【図３】 本発明の実施例のさらなる説明図である。
【符号の説明】
２００、２０１ 絶縁層、２０２ 溝、２０３ 導電
層、２０４ ギャップ、２０５ 半導体基板

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板に電気の導体路を形成する方
    法において、（ａ） 前記半導体基板の上の第一の層に
    凹領域を形成する工程と、（ｂ） 前記第一の層の上に
    実質的に銅からなる第二の層を、その第二の層の少なく
    とも一部が前記凹領域の中に形成されるように形成する
    工程（ｃ） 前記第二の層をリフローさせる工程とを含
    むことを特徴とする方法。
  2. 【請求項２】 前記第一の層の少なくとも一部と前記第
    二の層の少なくとも一部の間にバリヤー層を形成する工
    程をさらに含むことを特徴とする請求項１の方法。
  3. 【請求項３】 前記第二の層が前記凹領域の中に実質的
    に隔離されるように、前記凹領域の外側の前記第二の層
    の少なくとも一部をエッチングによって除去する工程を
    さらに含むことを特徴とする請求項１の方法。
  4. 【請求項４】 半導体基板に電気の導体路を形成する方
    法において、（ａ） 前記半導体基板の上の絶縁材料か
    らなる第一の層に凹領域を形成する工程と、（ｂ） 前
    記第一の層の上に実質的に銅からなる第二の層をその少
    なくとも一部が前記凹領域の中に付着するようにスパッ
    タリングによって付着させる工程と、（ｃ） 前記第二
    の層を高真空ないし超特高真空条件下で約２００℃〜８
    ００℃の範囲の温度に晒して前記第二の層をリフローさ
    せる工程とを含むことを特徴とする方法。
  5. 【請求項５】 前記第一の層の少なくとも一部と前記第
    二の層の少なくとも一部の間にバリヤー層を形成する工
    程をさらに含むことを特徴とする請求項４の方法。
  6. 【請求項６】 前記第二の層が前記凹領域の中に実質的
    に隔離されるように、前記凹領域の外側の前記第二の層
    の少なくとも一部を化学的−機械的なエッチングによっ
    て除去する工程をさらに含むことを特徴とする請求項４
    の方法。
  7. 【請求項７】 前記第二の層が前記凹領域の中に実質的
    に隔離されるように、前記凹領域の外側の前記第二の層
    の少なくとも一部を化学的−機械的なエッチングによっ
    て除去する工程をさらに含むことを特徴とする請求項５
    の方法。
  8. 【請求項８】 半導体基板に電気の導体路を形成する方
    法において、（ａ） 前記半導体基板の上に実質的に銅
    からなる第一の層を形成する工程と、（ｂ） 前記第一
    の層をリフローさせる工程と、（ｃ） 前記第一の層に
    パターンを作成する工程と、（ｄ） 前記第一の層をエ
    ッチングする工程とを含むことを特徴とする方法。
JP6337039A 1993-12-28 1994-12-27 半導体基板に導体路を形成する方法 Pending JPH07211776A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/175,200 US6475903B1 (en) 1993-12-28 1993-12-28 Copper reflow process
US175200 1993-12-28

Publications (1)

Publication Number Publication Date
JPH07211776A true JPH07211776A (ja) 1995-08-11

Family

ID=22639352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6337039A Pending JPH07211776A (ja) 1993-12-28 1994-12-27 半導体基板に導体路を形成する方法

Country Status (2)

Country Link
US (2) US6475903B1 (ja)
JP (1) JPH07211776A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154709A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 半導体装置の製造方法
US6437440B1 (en) 1995-06-30 2002-08-20 International Business Machines Corporation Thin film metal barrier for electrical interconnections
JP2006040959A (ja) * 2004-07-22 2006-02-09 Renesas Technology Corp 半導体装置の製造方法
US7163854B2 (en) 1996-11-07 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
JP2010206212A (ja) 2010-04-22 2010-09-16 Internatl Business Mach Corp <Ibm> 集積回路チップ上の電気めっき相互接続構造

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335570B1 (en) * 1990-07-24 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) * 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
US6355571B1 (en) * 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
US6487047B1 (en) * 1999-06-02 2002-11-26 Maxtor Corporation Trace interconnect array having increased bandwidth by selective etching of traces and dielectric substrate
US6927160B1 (en) * 1999-06-09 2005-08-09 National Semiconductor Corporation Fabrication of copper-containing region such as electrical interconnect
US7101626B1 (en) * 2000-02-23 2006-09-05 Osram Gmbh Photo-luminescence layer in the optical spectral region and in adjacent spectral regions
US6696360B2 (en) * 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
US8053352B2 (en) * 2005-10-13 2011-11-08 International Business Machines Corporation Method and mesh reference structures for implementing Z-axis cross-talk reduction through copper sputtering onto mesh reference planes
US20120086649A1 (en) * 2010-10-12 2012-04-12 Innovation & Infinity Global Corp. Conductive circuits for a touch panel and the manufacturing method thereof
KR20120124634A (ko) * 2011-05-04 2012-11-14 삼성전자주식회사 반도체 장치의 제조 방법 및 이를 포함하는 반도체 패키지의 제조 방법
CN103620746A (zh) * 2011-09-30 2014-03-05 株式会社爱发科 半导体装置的制造方法及半导体装置
US8492274B2 (en) 2011-11-07 2013-07-23 International Business Machines Corporation Metal alloy cap integration
US9269612B2 (en) * 2011-11-22 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms of forming damascene interconnect structures
US10665503B2 (en) * 2012-04-26 2020-05-26 Applied Materials, Inc. Semiconductor reflow processing for feature fill
US20140103534A1 (en) * 2012-04-26 2014-04-17 Applied Materials, Inc. Electrochemical deposition on a workpiece having high sheet resistance
KR20140104778A (ko) 2013-02-21 2014-08-29 삼성전자주식회사 관통전극을 갖는 반도체 소자의 제조방법
US9165824B2 (en) 2013-09-27 2015-10-20 Intel Corporation Interconnects with fully clad lines
TWI621161B (zh) 2015-06-05 2018-04-11 東京威力科創股份有限公司 用於內連線的釕金屬特徵部填補
US9741812B1 (en) 2016-02-24 2017-08-22 International Business Machines Corporation Dual metal interconnect structure
US10672649B2 (en) 2017-11-08 2020-06-02 International Business Machines Corporation Advanced BEOL interconnect architecture
US10541199B2 (en) 2017-11-29 2020-01-21 International Business Machines Corporation BEOL integration with advanced interconnects
US10269698B1 (en) 2017-12-20 2019-04-23 International Business Machines Corporation Binary metallization structure for nanoscale dual damascene interconnects
US10886225B2 (en) 2018-03-05 2021-01-05 International Business Machines Corporation BEOL alternative metal interconnects: integration and process
JP7030626B2 (ja) * 2018-06-21 2022-03-07 三菱電機株式会社 アルミニウム膜の形成方法
KR102605619B1 (ko) 2019-07-17 2023-11-23 삼성전자주식회사 기판 관통 비아들을 포함하는 반도체 소자 및 그 제조 방법
US11222816B2 (en) 2020-06-16 2022-01-11 Applied Materials, Inc. Methods and apparatus for semi-dynamic bottom up reflow
US11527437B2 (en) 2020-09-15 2022-12-13 Applied Materials, Inc. Methods and apparatus for intermixing layer for enhanced metal reflow
CN116153861B (zh) * 2023-04-19 2023-07-11 武汉楚兴技术有限公司 一种半导体结构及制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
DE3682195D1 (de) * 1985-09-27 1991-11-28 Unisys Corp Verfahren zur herstellung einer konischen kontaktoeffnung in polyimid.
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JP2544396B2 (ja) * 1987-08-25 1996-10-16 株式会社日立製作所 半導体集積回路装置の製造方法
US4914046A (en) * 1989-02-03 1990-04-03 Motorola, Inc. Polycrystalline silicon device electrode and method
JPH0338044A (ja) * 1989-07-05 1991-02-19 Toshiba Corp 半導体装置の製造方法
RU2082237C1 (ru) * 1990-03-19 1997-06-20 Асахи Касеи Когио Кабусики Кайся Композиция
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
US5213638A (en) * 1990-07-27 1993-05-25 Olin Corporation Surface modified copper alloys
US5032233A (en) * 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
US5124780A (en) * 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
US5654232A (en) * 1994-08-24 1997-08-05 Intel Corporation Wetting layer sidewalls to promote copper reflow into grooves
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
US6184137B1 (en) * 1998-11-25 2001-02-06 Applied Materials, Inc. Structure and method for improving low temperature copper reflow in semiconductor features

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437440B1 (en) 1995-06-30 2002-08-20 International Business Machines Corporation Thin film metal barrier for electrical interconnections
JPH10154709A (ja) * 1996-09-25 1998-06-09 Toshiba Corp 半導体装置の製造方法
US7163854B2 (en) 1996-11-07 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
US7470580B2 (en) 1996-11-07 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of a semiconductor device
JP2006040959A (ja) * 2004-07-22 2006-02-09 Renesas Technology Corp 半導体装置の製造方法
JP2010206212A (ja) 2010-04-22 2010-09-16 Internatl Business Mach Corp <Ibm> 集積回路チップ上の電気めっき相互接続構造

Also Published As

Publication number Publication date
US6475903B1 (en) 2002-11-05
US20030139033A1 (en) 2003-07-24
US6599828B1 (en) 2003-07-29

Similar Documents

Publication Publication Date Title
JPH07211776A (ja) 半導体基板に導体路を形成する方法
US5654232A (en) Wetting layer sidewalls to promote copper reflow into grooves
KR100475931B1 (ko) 반도체 소자의 다층 배선 형성방법
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US6465888B2 (en) Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US5231051A (en) Method for formation of contact plugs utilizing etchback
US20090169760A1 (en) Copper metallization utilizing reflow on noble metal liners
US5985751A (en) Process for fabricating interconnection of semiconductor device
JPH09306988A (ja) 多層配線の形成方法
JPH0212917A (ja) 半導体装置の製造方法
KR20110001894A (ko) 비아 가우징 구성요소를 갖는 인터커넥트 구조 및 그 제조방법
JPH1187353A (ja) 半導体装置及びその製造方法
US5693564A (en) Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
US5891803A (en) Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits
JP2006049900A (ja) 半導体素子の金属配線形成方法
KR20000048295A (ko) 반도체 장치의 배선 구조 및 그 제조 방법
US6849541B1 (en) Method of fabricating a dual damascene copper wire
JP2970757B2 (ja) 金属スペーサを用いた相互接続およびその形成方法
US20040214436A1 (en) Method of fabricating a semiconductor work object
JP2573621B2 (ja) 電気的相互接続部の製造方法
KR100563817B1 (ko) 반도체 소자의 구리 배선 형성 방법
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
US20010017416A1 (en) Device having metal interconnects with reduced or eliminated metal recess in vias
JPH10229086A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060913

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827