JPS6276535A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6276535A
JPS6276535A JP21538985A JP21538985A JPS6276535A JP S6276535 A JPS6276535 A JP S6276535A JP 21538985 A JP21538985 A JP 21538985A JP 21538985 A JP21538985 A JP 21538985A JP S6276535 A JPS6276535 A JP S6276535A
Authority
JP
Japan
Prior art keywords
wiring
layer
groove
wiring layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21538985A
Other languages
English (en)
Inventor
Atsuo Hattori
敦夫 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP21538985A priority Critical patent/JPS6276535A/ja
Publication of JPS6276535A publication Critical patent/JPS6276535A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、集積回路装置等の半導体装置における配線
構造の改良に関するものである。
〔発明の概要〕
この発明は、半導体基板の表面に設けた溝に絶縁膜を介
して金属配線層を埋設したことにより集積度の向上7図
ったものである。
〔従来の技術〕
従来、半導体集積回路装置等にあっては、半導体基板の
表面にトランジスタ、キャパシタ等の回路素子乞形成す
ると共に、これらの回路素子?おおって絶縁膜ン形成し
、この絶縁膜の上に配線層を設けて各回路素子への′電
圧供給乃至回路素子間の信号伝送を達成するようにして
いる。そして、集積度乞向上させるために、配線の微細
化及び多層化が進められているのが現状である。
〔発明が解決しようとする問題点〕
配線の微細化を図るためには、ステッパー、X線露光装
置、イオンビーム露光装置等の高価で大型な装置が必要
であり、しかも多層レジスト等の高度で複雑なプロセス
技術が必要である。また、配1vSlを微細化すると、
エレクトロマイグレーンヨン等による信頼性低下が生じ
やすく、配線抵抗が増大するという問題もあるう特に電
源配線では、抵抗ケ十分に下げるために線幅を犬きく設
定しなければならず、大きな配線面積ケ必要としていた
一方、配線の多層化を行なうには、断線乞防止するため
の平坦化技術が不可欠である。これ才で、エッチバンク
法、ガラスフロー法、樹脂塗布m等のいくつかの平坦化
技術が提案されているが、いずれも工程が複雑で、完全
に平坦化できないために多層化に限界があった。
〔問題点を解決するための手段〕
この発明の目的は、高価々装置や複雑なプロセス技術7
用いることなく集積度馨向上芒せることにある。
この発明による半導体装置は、半導体基板の表面に配線
埋込用の溝乞設けると共に、この溝内に絶縁膜7介して
金属配線層を埋設したことを特徴とするものである。
〔作用〕
この発明の構成によれば、金属配線層が基板に設けた溝
内に埋設されるので、基板上面を有効に活用でさると共
に、溝ケ深くすることで配線面積7減らすことができ、
集積度が向上する。
〔実施例〕
第1図は、この発明の一実施例による集積回路装置の配
線構造7示すもので、そのII−II線に沿う断面図は
、第2図に示嘔れている。これらの図において、10は
半導体基板であり、その表面にはトランジスタ等を含む
回路素子領域12A及び12Bが形成されている。
半導体基板100表面には、配線埋込用の溝が形成され
ており、この溝内には絶縁膜14χ介して金属配線層1
6が埋設されている。回路素子領域12A及び12B内
の回路素子は、金属配線層16から分岐した配線層16
A及び16Bにそれぞれ接続てれている。
第3図乃至第6図は、上記した配線構造の製作工程χ示
すものである。
1ず、第3図に示すようにホトレジスト層18ヲマスク
として半導体基板100表面を選択的にウェット又はド
ライエッチすることにより配線埋込用の溝2oを形成す
る。そして、必要であれば、ホトレJス)418乞マス
クとして溝加の底部にボロンイオン等を注入してチャン
ネル阻止領域を形成してもよい。
次に、ホトレジスト層18乞除去した後、第4図の工程
では、シリコンオキサイド、シリコンナイトライド等の
絶縁膜14をCVD(ケミカル・4−パー・デポジショ
ン)法等により溝加内及び基板上面に形成する。
次に、第5図の工程では、真空蒸着、スパッタリング、
・マイアス・スパッタリング等の方法によりAl又はA
1合金等の配線用金属ハ;710 M ’l溝加内及び
基板上面に形成する。この場合、金属層16Mは、その
上面がほぼ平坦になるように十分に厚く形成する。
次に、第6図の工程では、ウェット又はドライエツチン
グにより金属層16Mの上層部Z除去し、金M4層16
Mを所望の厚さで残存させる。この後は、残存する金属
N416 M上に所望の配線パターンにしたがってホト
レジスト層を形成し、これ乞マスクとしてウェット又は
ドライエツチングを実施することにより第1図及び第2
図に示したような配線1幀16.16A、16By!l
−得る。
第7図は、溝形成工程の変形例を示すもので、この工程
は、第3図の工程の代りに用いることができるものであ
る。すなわち、ドライエッチングニヨリ?21¥20乞
形成する場合において、ホトレジスト層18と半導体基
板10との選択比が十分でないときは、半導体基板10
に対して十分大きな選択比が得られる金属、絶縁物等の
マスク層22乞スパツタ法、CVD法等により形成した
後、ホトレジスト層18ン形成する。そして、ホトレジ
スト層18’(Jマスクとしてマスク層22馨ドライエ
ツチし、ひきつづいてホトレジスト18及びマスク層2
2ヲマスクとして半導体基板10をドライエッチして溝
20’4形成する。なお、マスク層ρは、ホトレジスト
層18の除去につづいてエッチ除去するが、絶縁物から
なるものは残しておいて表面保護膜として利用してもよ
いつ 第8図は、回路素子接続部の変形例を示すものであり、
第2図におけると同様の部分には同様の符号乞付して示
す。第6図の例では、金属層16Mの一部乞基板上面に
残存させることにより配線層1.6 A Y形成したが
、第8図の例では、金属層16M乞溝加の開口端近傍せ
でエッチ除去した後、絶縁膜14及び金属配線層16ン
おおって他の絶縁膜24乞形成し、しかる後コンタクト
孔形成、金属被着、配線バターニング等の工程により配
線層16 A 馨形成したものである。
なお、上記実施例では、金属配線層16と回路素子とを
接続するための配線層として、16A等の金属配線層音
用いたが、これは基板上面ε・C設けられたポリシリコ
ン配線層、基板表面又は基板内に設けられた高不純物濃
度の半導体配線層等であってもよく、特にN+型等の埋
込配線層は溝加の底面の一部に絶縁膜14ン設けないこ
とによって金属配線層16の底部に接続されるようにし
てもよい。
〔発明の効果〕
以上のように、この発明によれば、半導体基板の表面に
設けた溝内に絶縁膜を介して金属配線層乞埋設するよう
にしたので、次のような浸れた作用効果が得られる。
(11高価な装置や複雑なプロセス技術χ用いることな
く集積度を向上させることができる。
(2)溝乞深くすることで配線の断面積ン容易に大きく
することができ、低抵抗でマイグレーションが起きにく
い配線ヲ実現することができる。
(3)埋込構造であるため配線層が厚くても平坦化が容
易であり、溝内又は溝の上方で多層配線乞実現すること
もできる。
(4)埋込配線層は底面及び両側面が絶縁膜を介して基
板と対向するので、基板との間に相当大きな靜を芥蓋乞
形成する。このため、埋込配線層乞電源配線として用い
ると、ノイズ¥減らすことができ、特にダイナミックな
回路に有効である。
【図面の簡単な説明】
第1図は、この発明の一実施例による集積回路装置の配
線構造乞示す平面図、 第2図は、第1図の■−■純に沿う基板断面図、第3図
乃至第6図は、上記配線構造の製作工程を示す基板断面
図、 第7図は、溝形成工程の変形例を示す基板断面図、 第8図は、回路素子接続部の変形例乞示す基板断面図で
ある。 ■0・・・半導体基板、?2A、12B・・・回路索字
饋′城、14 、24・・・絶縁膜、16・・・金属配
線層、16A、16B・・・配線層、加・・・配線埋込
用溝。 出願人   日本業器製造株式会社 代理人   升埋士 伊 沢 敏昭 第1図(配線構造の平面図) b 第2図(II −X thMf1図) 第3図 (清形へ) 第4図(超稼PL形人) 第5図(/17萬堆積) 第6図(#A層シルア4−

Claims (1)

    【特許請求の範囲】
  1. 半導体基板の表面に配線埋込用の溝を設けると共に、こ
    の溝内に絶縁膜を介して金属配線層を埋設したことを特
    徴とする半導体装置。
JP21538985A 1985-09-28 1985-09-28 半導体装置 Pending JPS6276535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21538985A JPS6276535A (ja) 1985-09-28 1985-09-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21538985A JPS6276535A (ja) 1985-09-28 1985-09-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS6276535A true JPS6276535A (ja) 1987-04-08

Family

ID=16671496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21538985A Pending JPS6276535A (ja) 1985-09-28 1985-09-28 半導体装置

Country Status (1)

Country Link
JP (1) JPS6276535A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237746A (ja) * 1986-04-08 1987-10-17 Agency Of Ind Science & Technol 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237746A (ja) * 1986-04-08 1987-10-17 Agency Of Ind Science & Technol 半導体集積回路

Similar Documents

Publication Publication Date Title
US4617193A (en) Planar interconnect for integrated circuits
US5691238A (en) Subtractive dual damascene
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
US5391521A (en) Method for fabricating low resistance contacts of semiconductor device
US5025303A (en) Product of pillar alignment and formation process
JPH0360055A (ja) 集積回路の製造方法
US5109267A (en) Method for producing an integrated circuit structure with a dense multilayer metallization pattern
US5747383A (en) Method for forming conductive lines and stacked vias
US5924006A (en) Trench surrounded metal pattern
US5525544A (en) Semiconductor device with a MOS structure and a manufacturing method thereof
EP0289089B1 (en) Method of manufacturing a semiconductor device having interconnections located both above a semiconductor region and above an isolation region adjoining it
US4544941A (en) Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device
JPS6276535A (ja) 半導体装置
US5293061A (en) Semiconductor device having an isolation layer region on the side wall of a groove
JPH08306780A (ja) 半導体装置の製造方法
JPH03108359A (ja) 配線構造及びその形成方法
JPH0856024A (ja) 集積回路の製造方法
JP3114196B2 (ja) 半導体装置
KR100364819B1 (ko) 반도체 소자의 제조방법
KR0167243B1 (ko) 반도체 소자 및 그 제조방법
KR100232230B1 (ko) 반도체 소자의 제조방법
KR970000693B1 (ko) 반도체 소자의 오버랩 여유 확보방법
JPH08316312A (ja) 半導体装置の製造方法
JPH04348054A (ja) 半導体装置の製造方法
JPH01310537A (ja) 半導体装置およびその製造方法