JPH08316312A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08316312A JPH08316312A JP7118094A JP11809495A JPH08316312A JP H08316312 A JPH08316312 A JP H08316312A JP 7118094 A JP7118094 A JP 7118094A JP 11809495 A JP11809495 A JP 11809495A JP H08316312 A JPH08316312 A JP H08316312A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- insulating layer
- manufacturing
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
チングにより開孔し、同時に金属材料を埋め込むことに
より、製造期間の短期化による製造コストの削減を目的
とする。 【構成】半導体基板1 中に不純物層3 を形成し、トラン
ジスタを形成する。次に半導体基板1 上に、第1の絶縁
層11を形成し、第1の絶縁層11上に、選択的に配線層13
を形成する。配線層13上に第2の絶縁層17を形成し、第
2 の絶縁層17、第1 の絶縁層11を連続してエッチングし
て凹部19、21を形成する。次に凹部19、21に選択的に金
属材料23、25を埋め込むことを特徴とする。
Description
導体装置の製造方法に関するものであり、特にスル−ホ
−ルの開孔方法と、開孔したスルーホ−ルへの金属材料
の埋め込み方法に関する。
の規模は大きくなり半導体装置の高集積化が必要となっ
た。高集積化に伴い多層構造化の必要が生じ、微細加工
が必要となる。サブミクロン世代以降、多層構造を有す
る半導体装置の工程数が増加しており、工程時間の増大
が問題になってきている。この問題を解決するために
は、工程の合理化を行って工程数を削減することが望ま
しい。
る現在、従来の製造方法では、コンタクトホ−ル、ビア
ホ−ルを別々にエッチングにより開孔し、別々に金属材
料を埋め込んでいた。これは、通常ビアホ−ルをエッチ
ングする際、第1配線層がエッチングストッパーとな
り、コンタクトホ−ルまで同時にエッチングすることは
不可能である。このため、大幅な製造コスト、製造期間
の増大を招いた。
造方法を、図4 に示す。図4 (a)、(b)、(c)、
(d)はコンタクトホ−ルの開孔からホ−ルへの金属材
料の埋め込み、第2層目の金属配線層形成までの、従来
技術を説明するためのものであり、主な製造工程におけ
る基板の断面を順に追って摸式的に示す。
えば選択成長法によりフィールド酸化膜102 を形成す
る。次に半導体基板101 上にポリシリコン層を形成し、
エッチングし、ゲート電極層107 を形成する。次にN型
半導体基板101 中に例えばホウ素をイオン注入し、熱拡
散し、ソース拡散層103 、ドレイン拡散層105 を形成
し、トランジスタを形成する。次にプラズマ化学堆積気
層法により、層間絶縁層109 として例えば酸化膜を形成
する。次に層間絶縁層109 をフォトエッチングにより凹
部を形成し、ソース拡散層105 、ドレイン拡散層105 を
露出し、コンタクトホール111 を開孔する。この状態を
図4(a)に示めす。
、例えばタングステンをプラズマ化学堆積気層法によ
り埋めこむ。次に金属材料125 及び層間絶縁層109 上に
蒸着した例えばアルミニウムをフォトエッチングし、第
1配線層層113 形成をする。この状態を図4 (b)に示
す。
層109 上に第2の層間絶縁層117 をプラズマ化学堆積気
層法により形成する。次に第2の層間絶縁層117 をフォ
トエッチングし、ビアホール121 を開孔し、第1の配線
層113 を露出する。この状態を図4 (c)に示す。
て例えばタングステンをスパッタ法により埋めこむ。次
に金属材料123 及び第2 の層間絶縁層109 上に、例えば
アルミニウムを蒸着し、フォトエッチングし、第2の配
線層127 を形成し、半導体装置のコンタクトホールとビ
アホールの開孔及び金属材料の埋め込みを行う。この状
態を図2(d)に示す。
パーとなってしまいコンタクトホールとビアホールの開
孔が同時に行うことが出来なかった。そのため製造工程
の増加により費用と時間が余計にかかった。
置が主流となっている現在、従来の製造方法では、コン
タクトホ−ル、ビアホ−ルを別々にエッチングにより開
孔し、別々に金属材料を埋め込んでいた。これは、通常
ビアホ−ルををエッチングするさいのエッチングスット
パ−膜は第1配線層であり、コンタクトホ−ルまで同時
にエッチングすることは不可能である。このため、大幅
な製造コスト、製造期間の増大を招いた。
アホ−ルを同時にエッチングにより開孔し、同時に金属
材料を埋め込むことにより、製造期間の短期化による製
造コストの削減を目的とする。
り、製造工程数は増大した。そこで製造工程数の削減が
大きな課題となっている。本発明者は、コンタクトホー
ルとビアホールの開孔を同時に行い製造工程数を削減す
ることに着目した。いかにその手段について示す。
ジスタを形成する。次に半導体基板上に、第1の絶縁層
を形成し、第1の絶縁層上に、選択的に配線層を形成す
る。次に配線層上に第2の絶縁層を形成し、第2 の絶縁
層、第1 の絶縁層を連続してエッチングして凹部を形成
し、凹部に選択的に金属材料を埋め込むことを特徴とす
る。
するようパタ−ン形成したため、半導体基板上及び下層
配線層へのスル−ホ−ルを同時に開孔出来、同時に金属
材料の埋めこみが出来る。
発明に示す製造方法の実施例を断面図により示す。まず
例えばN型半導体基板1上に例えば選択成長法によりフ
ィールド酸化膜9 を形成する。次に半導体基板1 上にポ
リシリコン層を形成し、フォトエッチングし、ゲート電
極層7 を形成する。次に半導体基板1 中に例えばホウ素
をイオン注入し、熱拡散し、ソース拡散層3 、ドレイン
拡散層5 を形成し、半導体基板1 中にトランジスタを形
成する。次に半導体基板1 上にプラズマ化学堆積気層法
により第1の層間絶縁層11を形成する。次に層間絶縁層
11上に例えばアルミニウム層12を蒸着する。この状態を
図1(a)に示めす。
ングし、開孔部15を形成し、層間絶縁層9 を露出し、第
1配線層13とする。ここでいう、所定領域とは、コンタ
クトホールを開孔する領域である。この状態を図1(b)に
示めす。
9 上に、第2の層間絶縁層17を例えばプラズマ化学堆積
気層法により形成する。この状態を図1(c)に示めす。次
に第2の層間絶縁層17及び第1の層間絶縁層11を連続し
てエッチングして、半導体基板1 及び第1の配線層13を
露出し、コンタクトホール19、バイアホール21を開孔す
る。なお本実施例では、層間絶縁間層として例えば酸化
珪素とのエッチング選択比を30程度にすれば、第1配線
層13として例えばアルミニウムをエッチングストッパー
とすることが出来る。その結果、半導体基板1 へのコン
タクトホール19と、第1配線層13へのビアホール21を同
時に開孔することが出来る。この状態を図1(d)に示め
す。
ール21中に、プラズマ化学堆積気層法により金属材料と
して例えばタングステンを埋め込む。コンタクトホール
19に埋め込む金属材料25とバイアホールに埋め込む金属
材料23は金属材料を埋め込む高さが異なるが、プラズマ
化学堆積気層法では個別の深さを埋め込むことが出来
る。この状態を図1(e)に示めす。
法により、エッチングにより除去した絶縁層を形成す
る。次に第2の層間絶縁層及び金属材料23上に図示せぬ
上層構造を形成し、半導体装置のコンタクトホールとバ
イアホールの開孔及び金属材料の埋め込みを終了する。
この状態を図2(f)に示めす。
面図である。図2(a)に半導体基板1上に形成した第1の
配線層13を示す。コンタクトホール開孔領域15を除去し
た形状である。
している。次に図3 に本発明の他の実施例を製造工程を
断面図を例に示す。まず、半導体基板1 中にトランジス
タを形成し、半導体基板上にゲート電極層7 を形成す
る。次に半導体基板1 及びゲート電極層7 上にプラズマ
化学堆積気層法により第1の層間絶縁層11を形成する。
次に第1の層間絶縁層11をフォトエッチングし、コンタ
クトホールを開孔し、金属材料25をプラズマ化学堆積気
層法により埋め込む。次に金属材料25及び第1の層間絶
縁層11上に第1の配線層27をアルミニウムの蒸着により
形成する。次に第1の配線層27及び第1 の層間絶縁層11
上に、第2の層間絶縁層29をプラズマ化学堆積気層法に
より形成する。次に第2の層間絶縁層29上に、アルミニ
ウムを蒸着し、フォトエッチング法により所定領域33を
除去した、第2の配線層31を形成する。この所定領域33
とは第2の配線層31より上層の配線層から第1の配線層
27へのスルーホールを開孔する領域である。この状態を
図3(a)に示めす。
気層法により、第3の層間絶縁層35を形成する。この状
態を図3(b)に示めす。次に第3の層間絶縁層35をフォト
エッチングし、第1配線層27へのバイアホール43、第2
配線層31へのバイアホール45を開孔する。このとき絶縁
層として例えば酸化珪素と、配線層として例えばアルミ
ニウムのエッチング選択比は30とする。そうすれば、コ
ンタクトホール45を開孔する際、第2配線層31がエッチ
ングストッパーとなり、バイアホール43とバイアホール
45が同時に開孔することが出来る。この状態を図3(c)に
示めす。
ズマ化学堆積気層法により金属材料として例えばタング
ステン39、41を埋め込む。本実施例ではプラズマ化学堆
積気層法では個々に高さの異なるコンタクトホールにタ
ングステンを埋め込むことが出来る。次に第3配線層37
及び金属材料39、41上に絶縁層43を形成し、半導体装置
の異層間のビアホールを同時に開孔することが出来る。
ル、ビアホ−ルを別々に開孔していたため、エッチン
グ、レジスト除去、金属材料選択埋め込みの工程が2度
必要であった。本発明を用いることにより製造工程の短
期化が図れ、製造コストの削減となる。
製造方法を示す断面図である。
製造方法を示す上面図である。
置の製造方法を示す断面図である。
図である。
Claims (3)
- 【請求項1】半導体基板中に不純物層を形成する工程
と、 この半導体基板上に、第1の絶縁層を形成する工程と、 この第1の絶縁層上に、選択的に配線層を形成する工程
と、 この配線層上に第2の絶縁層を形成する工程と、 この第2 の絶縁層、前記第1 の絶縁層を連続してエッチ
ングし、前記不純物層表面に凹部を形成する工程と、 この凹部に選択的に導電材料を埋め込む工程とを有する
ことを特徴とする半導体装置の製造方法。 - 【請求項2】前記凹部は前記半導体基板に達する第1の
凹部と、前記配線層に達する第2の凹部とからなること
を特徴とする請求項1記載の半導体装置の製造方法。 - 【請求項3】前記選択的に配線層を形成する領域は、前
記不純物層表面に凹部を形成する領域上を除いて形成す
ることを特徴とする請求項1記載の半導体装置の製造方
法。 【請求項4 】半導体基板上に、第1の絶縁層を形成する
工程と、 前記第1の絶縁層上に、選択的に第1の配線層を形成す
る工程と、 前記配線層上に、第1の層間絶縁層を形成する工程と、 前記第1の層間絶縁層上に、選択的に第2の配線層を形
成する工程と、 前記第2の配線層上に、第2の層間絶縁層を形成する工
程と、 前記第2の層間絶縁層、第1の層間絶縁層をエッチング
して前記第1の配線層に凹部を形成する工程と、 前記凹部に導電材料を埋め込む工程とを有することを特
徴とする半導体装置の製造方法。 【請求項5 】前記凹部は、第1の配線層に達する第1の
凹部と、第2の配線層まで達する第2の凹部とからなる
ことを特徴とする請求項4 記載の半導体装置の製造方
法。 【請求項6 】前記第2の配線層は、前記第1の配線層へ
のビアホールを開孔する領域上を除いて形成することを
特徴とする請求項4 記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7118094A JPH08316312A (ja) | 1995-05-17 | 1995-05-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7118094A JPH08316312A (ja) | 1995-05-17 | 1995-05-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08316312A true JPH08316312A (ja) | 1996-11-29 |
Family
ID=14727858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7118094A Pending JPH08316312A (ja) | 1995-05-17 | 1995-05-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08316312A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001110902A (ja) * | 1999-09-16 | 2001-04-20 | Samsung Electronics Co Ltd | 自己整列コンタクトをもつ半導体素子及びその製造方法 |
JP2021122050A (ja) * | 2015-03-30 | 2021-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
-
1995
- 1995-05-17 JP JP7118094A patent/JPH08316312A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001110902A (ja) * | 1999-09-16 | 2001-04-20 | Samsung Electronics Co Ltd | 自己整列コンタクトをもつ半導体素子及びその製造方法 |
JP2021122050A (ja) * | 2015-03-30 | 2021-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
US11574944B2 (en) | 2015-03-30 | 2023-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device including step of simultaneous formation of plurality of contact openings |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08227938A (ja) | 半導体装置及びその製造方法 | |
KR100554210B1 (ko) | 자기 정렬 상호접속 비아를 이용하는 이중 다마신법 | |
KR950012918B1 (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법 | |
US5600170A (en) | Interconnection structure of semiconductor device | |
JPH06163578A (ja) | 接続孔形成法 | |
US6677193B2 (en) | Method of producing semiconductor device and its structure | |
JPH08316312A (ja) | 半導体装置の製造方法 | |
KR20030009126A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100474953B1 (ko) | 반도체장치및그제조방법 | |
JPH0536623A (ja) | 半導体装置の製造方法 | |
KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
JPS6484722A (en) | Manufacture of semiconductor device | |
JPH10326896A (ja) | 半導体装置及びその製造方法 | |
JPH0758062A (ja) | 半導体装置の製造方法 | |
JPH10106973A (ja) | 半導体装置およびその製造方法 | |
JPS6230494B2 (ja) | ||
JPH06104334A (ja) | 半導体装置 | |
JPH0322474A (ja) | 半導体装置の製造方法 | |
KR0156122B1 (ko) | 반도체장치의 제조방법 | |
JPH0582518A (ja) | コンタクト形成方法 | |
JP2855981B2 (ja) | 半導体装置の製造方法 | |
KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
JPH1187492A (ja) | 半導体装置の製造方法 | |
JP2574910B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090613 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100613 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110613 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120613 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |