JP2001110902A - 自己整列コンタクトをもつ半導体素子及びその製造方法 - Google Patents
自己整列コンタクトをもつ半導体素子及びその製造方法Info
- Publication number
- JP2001110902A JP2001110902A JP2000275536A JP2000275536A JP2001110902A JP 2001110902 A JP2001110902 A JP 2001110902A JP 2000275536 A JP2000275536 A JP 2000275536A JP 2000275536 A JP2000275536 A JP 2000275536A JP 2001110902 A JP2001110902 A JP 2001110902A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- conductive
- conductive line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims description 143
- 238000005530 etching Methods 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 61
- 230000008569 process Effects 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 description 15
- 239000010410 layer Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 241001174990 Boros Species 0.000 description 1
- DASQIKOOFDJYKA-UHFFFAOYSA-N CCIF Chemical compound CCIF DASQIKOOFDJYKA-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005108 dry cleaning Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 自己整列コンタクトをもつ半導体素子及びそ
の製造方法を提供する。 【解決手段】 本発明による自己整列コンタクトをもつ
半導体素子は、導電領域３１、導電ライン３４、及び前
記導電ライン３４と前記導電領域３１とを電気的に接続
させるコンタクトプラグ４４を含む。前記導電ライン３
４は、前記コンタクトプラグ４４の側壁を通じて電気的
に接続され、前記導電領域３１は、前記コンタクトプラ
グ４４の底部を通じて電気的に接続され、前記コンタク
トプラグ４４の平断面の面積は、上部から下部にいくほ
ど縮小する。これによれば、下部に形成される導電領域
と上部に形成される導電ライン３４とをコンタクトプラ
グ４４を使って接続させる際に、コンタクトプラグ４４
を導電ライン３４の形成後に自己整列方式で形成する。
の製造方法を提供する。 【解決手段】 本発明による自己整列コンタクトをもつ
半導体素子は、導電領域３１、導電ライン３４、及び前
記導電ライン３４と前記導電領域３１とを電気的に接続
させるコンタクトプラグ４４を含む。前記導電ライン３
４は、前記コンタクトプラグ４４の側壁を通じて電気的
に接続され、前記導電領域３１は、前記コンタクトプラ
グ４４の底部を通じて電気的に接続され、前記コンタク
トプラグ４４の平断面の面積は、上部から下部にいくほ
ど縮小する。これによれば、下部に形成される導電領域
と上部に形成される導電ライン３４とをコンタクトプラ
グ４４を使って接続させる際に、コンタクトプラグ４４
を導電ライン３４の形成後に自己整列方式で形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子及びその
製造方法に関し、詳細には、自己整列コンタクトをもつ
半導体素子及びその製造方法に関する。
製造方法に関し、詳細には、自己整列コンタクトをもつ
半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】半導体素子を製造するには、各種の物質
からなるパターン、例えば、金属膜パターン、半導体物
質膜パターン、絶縁膜パターンなどを所定の順番で半導
体基板上に積層しなければならない。前述のようなパタ
ーンを半導体基板上に形成するときには、下部膜パター
ンを基準としてマスクを整列させ、かつ、写真エッチン
グ工程を施すことで上部膜パターンを形成することが一
般的である。近年、半導体素子の集積度が高くなるに従
い、写真エッチング工程でのマスク整列マージンが減少
され、その結果、下部膜パターンと上部膜パターンを正
確に整列することが困難になりつつある。前記マスク整
列マージンの減少は半導体素子の集積度の向上を妨げ、
実際に半導体素子の動作特性にも悪影響を与える虞があ
る。
からなるパターン、例えば、金属膜パターン、半導体物
質膜パターン、絶縁膜パターンなどを所定の順番で半導
体基板上に積層しなければならない。前述のようなパタ
ーンを半導体基板上に形成するときには、下部膜パター
ンを基準としてマスクを整列させ、かつ、写真エッチン
グ工程を施すことで上部膜パターンを形成することが一
般的である。近年、半導体素子の集積度が高くなるに従
い、写真エッチング工程でのマスク整列マージンが減少
され、その結果、下部膜パターンと上部膜パターンを正
確に整列することが困難になりつつある。前記マスク整
列マージンの減少は半導体素子の集積度の向上を妨げ、
実際に半導体素子の動作特性にも悪影響を与える虞があ
る。
【０００３】したがって、以下では、図面を参照しなが
ら、従来の技術により下部膜パターンと上部膜パターン
を整列させる場合に発生する問題点を詳細に説明する。
ら、従来の技術により下部膜パターンと上部膜パターン
を整列させる場合に発生する問題点を詳細に説明する。
【０００４】図１及び図２を参照すれば、半導体基板１
０の上部に層間絶縁膜１２を形成する。次に、層間絶縁
膜１２内に、半導体素子のジョンクション領域１４、例
えば、ソース領域またはドレイン領域とコンタクトする
コンタクトプラグ１６を下部膜パターンで形成する。次
に、コンタクトプラグ１６が形成された半導体基板１０
の上部に導電膜を形成した後、写真エッチング工程を施
して上部膜パターンで導電ライン１８を形成する。しか
し、導電ライン１８をパターニングするための写真エッ
チング工程において、極小の整列マージンの影響によっ
て、最終的にパターニングされた導電ライン１８とコン
タクトプラグ１６が好ましいコンタクト（図１の２０参
照）を形成できず、誤整列して形成される。
０の上部に層間絶縁膜１２を形成する。次に、層間絶縁
膜１２内に、半導体素子のジョンクション領域１４、例
えば、ソース領域またはドレイン領域とコンタクトする
コンタクトプラグ１６を下部膜パターンで形成する。次
に、コンタクトプラグ１６が形成された半導体基板１０
の上部に導電膜を形成した後、写真エッチング工程を施
して上部膜パターンで導電ライン１８を形成する。しか
し、導電ライン１８をパターニングするための写真エッ
チング工程において、極小の整列マージンの影響によっ
て、最終的にパターニングされた導電ライン１８とコン
タクトプラグ１６が好ましいコンタクト（図１の２０参
照）を形成できず、誤整列して形成される。
【０００５】図１に示すように、下部膜パターンである
コンタクトプラグ１６と上部膜パターンである導電ライ
ン１８が正確に整列されないと、半導体素子の動作特性
に影響を及ぼすことになる。すなわち、コンタクトプラ
グ１６と導電ライン１８との間のコンタクト面積の減少
はコンタクト抵抗を上昇させ、その結果半導体素子の動
作速度が損なわれる。また、下部膜パターンと上部膜パ
ターンを好ましい整列マージン内で整列させる技術的な
手段が提供されない限り、今後の半導体素子の集積度の
向上に限界がある。
コンタクトプラグ１６と上部膜パターンである導電ライ
ン１８が正確に整列されないと、半導体素子の動作特性
に影響を及ぼすことになる。すなわち、コンタクトプラ
グ１６と導電ライン１８との間のコンタクト面積の減少
はコンタクト抵抗を上昇させ、その結果半導体素子の動
作速度が損なわれる。また、下部膜パターンと上部膜パ
ターンを好ましい整列マージン内で整列させる技術的な
手段が提供されない限り、今後の半導体素子の集積度の
向上に限界がある。
【０００６】
【発明が解決しようとする課題】本発明は上記事情に鑑
みて成されたものであり、その目的は、自己整列コンタ
クトをもつ半導体素子を提供することである。
みて成されたものであり、その目的は、自己整列コンタ
クトをもつ半導体素子を提供することである。
【０００７】さらに、本発明の他の目的は、写真エッチ
ング工程の整列マージンに影響されない半導体素子の製
造方法を提供することである。
ング工程の整列マージンに影響されない半導体素子の製
造方法を提供することである。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、本発明による自己整列コンタクトをもつ半導体素子
は、導電領域、導電ライン、及び前記導電ラインと導電
領域とを電気的に接続させるコンタクトプラグを含む半
導体素子に関するものであって、前記導電ラインは前記
コンタクトプラグの側壁を通じて電気的に接続され、前
記導電領域は前記コンタクトプラグの底部を通じて電気
的に接続され、前記コンタクトプラグの平断面の面積は
上部から下部に向かって縮小する。
に、本発明による自己整列コンタクトをもつ半導体素子
は、導電領域、導電ライン、及び前記導電ラインと導電
領域とを電気的に接続させるコンタクトプラグを含む半
導体素子に関するものであって、前記導電ラインは前記
コンタクトプラグの側壁を通じて電気的に接続され、前
記導電領域は前記コンタクトプラグの底部を通じて電気
的に接続され、前記コンタクトプラグの平断面の面積は
上部から下部に向かって縮小する。
【０００９】導電ラインの幅方向と同じ方向への前記コ
ンタクトプラグの底部の幅は、前記導電ラインの線幅に
よって自己整列された幅であることが好ましい。
ンタクトプラグの底部の幅は、前記導電ラインの線幅に
よって自己整列された幅であることが好ましい。
【００１０】導電ラインの幅方向と同じ方向への前記コ
ンタクトプラグの上部の幅は、前記導電ラインの線幅よ
り大きいことが好ましい。
ンタクトプラグの上部の幅は、前記導電ラインの線幅よ
り大きいことが好ましい。
【００１１】前記導電領域は、ビットラインコンタクト
パッド、ワードラインコンタクトパッド、ソース領域、
ドレイン領域、ゲート電極または層間配線でありうる。
パッド、ワードラインコンタクトパッド、ソース領域、
ドレイン領域、ゲート電極または層間配線でありうる。
【００１２】前記導電ラインは、ビットライン、ワード
ラインまたは層間配線でありうる。
ラインまたは層間配線でありうる。
【００１３】前記他の目的を達成するために、本発明に
よる半導体素子の製造方法の一態様は、先ず、半導体基
板上に導電領域を形成する。前記導電領域は、ビットラ
インコンタクトパッド、ワードラインコンタクトパッ
ド、ソース領域、ドレイン領域、ゲート電極、または多
層配線構造を備える半導体集積回路素子の層間配線であ
る。次に、導電領域が形成された半導体基板の全面に第
１層間絶縁膜を形成する。次に、前記第１層間絶縁膜上
に前記導電領域と接続される導電ラインを形成する。前
記導電ラインは、半導体集積回路素子の層間配線、ワー
ドラインまたはビットラインなどである。その後、前記
導電領域の上部に形成された前記第１層間絶縁膜、前記
導電ライン及び前記第２層間絶縁膜を除去して前記導電
領域を露出させるコンタクトホールを形成する。それか
ら、前記コンタクトホールの内部に導電物質を充填して
前記導電ラインと前記導電領域とを接続させる。
よる半導体素子の製造方法の一態様は、先ず、半導体基
板上に導電領域を形成する。前記導電領域は、ビットラ
インコンタクトパッド、ワードラインコンタクトパッ
ド、ソース領域、ドレイン領域、ゲート電極、または多
層配線構造を備える半導体集積回路素子の層間配線であ
る。次に、導電領域が形成された半導体基板の全面に第
１層間絶縁膜を形成する。次に、前記第１層間絶縁膜上
に前記導電領域と接続される導電ラインを形成する。前
記導電ラインは、半導体集積回路素子の層間配線、ワー
ドラインまたはビットラインなどである。その後、前記
導電領域の上部に形成された前記第１層間絶縁膜、前記
導電ライン及び前記第２層間絶縁膜を除去して前記導電
領域を露出させるコンタクトホールを形成する。それか
ら、前記コンタクトホールの内部に導電物質を充填して
前記導電ラインと前記導電領域とを接続させる。
【００１４】前記導電ラインは、ダマシン工程を行って
形成することもできる。まず、前記第１層間絶縁膜上
に、前記導電ラインが形成されるための開口をもつ絶縁
膜パターンを形成する。次に、前記開口内に前記導電ラ
インを形成する。
形成することもできる。まず、前記第１層間絶縁膜上
に、前記導電ラインが形成されるための開口をもつ絶縁
膜パターンを形成する。次に、前記開口内に前記導電ラ
インを形成する。
【００１５】前記コンタクトホールを形成する段階は、
以下のように行う。
以下のように行う。
【００１６】まず、前記導電ラインの線幅よりも大きい
幅を有する感光膜パターンを、前記第２層間絶縁膜上に
形成する。次に、前記感光膜パターンをエッチングマス
クとして前記第２層間絶縁膜をエッチングし、前記導電
ラインを露出させる。それから、前記エッチングされた
第２層間絶縁膜をエッチングマスクとして前記導電ライ
ン及び前記第１層間絶縁膜をエッチングし、前記導電領
域を露出させるコンタクトホールを形成する。場合によ
っては、前記導電ラインを露出させた後に、感光膜パタ
ーンを除去してもよい。
幅を有する感光膜パターンを、前記第２層間絶縁膜上に
形成する。次に、前記感光膜パターンをエッチングマス
クとして前記第２層間絶縁膜をエッチングし、前記導電
ラインを露出させる。それから、前記エッチングされた
第２層間絶縁膜をエッチングマスクとして前記導電ライ
ン及び前記第１層間絶縁膜をエッチングし、前記導電領
域を露出させるコンタクトホールを形成する。場合によ
っては、前記導電ラインを露出させた後に、感光膜パタ
ーンを除去してもよい。
【００１７】前記コンタクトホールを形成する段階は、
以下のように進める。
以下のように進める。
【００１８】先ず、前記第２層間絶縁膜上に感光膜パタ
ーンを形成する。ここで、前記感光膜パターンの幅が前
記導電ラインの線幅よりも大きくなるように形成する。
その後に、前記感光膜パターンをエッチングマスクとし
て前記第２層間絶縁膜をエッチングし、前記導電ライン
を露出させる。次に、前記エッチングされた第２層間絶
縁膜をエッチングマスクとして前記導電ラインをエッチ
ングすることで前記第１層間絶縁膜を露出させる。次
に、前記露出された第１層間絶縁膜をエッチングして前
記導電領域を露出させるコンタクトホールを形成する。
場合によっては、前記導電ラインを露出させた後に、前
記感光膜パターンを除去してもよい。
ーンを形成する。ここで、前記感光膜パターンの幅が前
記導電ラインの線幅よりも大きくなるように形成する。
その後に、前記感光膜パターンをエッチングマスクとし
て前記第２層間絶縁膜をエッチングし、前記導電ライン
を露出させる。次に、前記エッチングされた第２層間絶
縁膜をエッチングマスクとして前記導電ラインをエッチ
ングすることで前記第１層間絶縁膜を露出させる。次
に、前記露出された第１層間絶縁膜をエッチングして前
記導電領域を露出させるコンタクトホールを形成する。
場合によっては、前記導電ラインを露出させた後に、前
記感光膜パターンを除去してもよい。
【００１９】前記コンタクトホールの上部の断面積は、
下部の断面積より大きいことが好ましい。
下部の断面積より大きいことが好ましい。
【００２０】さらに、前記他の目的を達成するために、
本発明による半導体素子の製造方法の他の態様は、先
ず、半導体基板の上部に導電領域を形成する。前記導電
領域はビットラインコンタクトパッド、ワードラインコ
ンタクトパッド、ソース領域、ドレイン領域、ゲート電
極または層間配線などである。次に、前記導電領域が形
成された半導体基板の全面に第１層間絶縁膜を形成す
る。次に、前記第１層間絶縁膜上に、前記導電領域と接
続される導電ラインを形成する。ここで、前記導電領域
と接続される部分が所定の幅以上に断線されるように形
成する。前記導電ラインは、ビットライン、ワードライ
ンまたは層間配線などである。それから、前記導電ライ
ン上に第２層間絶縁膜を形成する。次に、前記導電領域
の上部に形成された前記第１層間絶縁膜、前記導電ライ
ンの断線部分の内に充填された第２層間絶縁膜、及び前
記断線部分の上部に形成された第２層間絶縁膜を除去し
てコンタクトホールを形成する。その後に、前記コンタ
クトホールの内部に導電物質を充填させて前記導電ライ
ンと前記導電領域とを接続させる。
本発明による半導体素子の製造方法の他の態様は、先
ず、半導体基板の上部に導電領域を形成する。前記導電
領域はビットラインコンタクトパッド、ワードラインコ
ンタクトパッド、ソース領域、ドレイン領域、ゲート電
極または層間配線などである。次に、前記導電領域が形
成された半導体基板の全面に第１層間絶縁膜を形成す
る。次に、前記第１層間絶縁膜上に、前記導電領域と接
続される導電ラインを形成する。ここで、前記導電領域
と接続される部分が所定の幅以上に断線されるように形
成する。前記導電ラインは、ビットライン、ワードライ
ンまたは層間配線などである。それから、前記導電ライ
ン上に第２層間絶縁膜を形成する。次に、前記導電領域
の上部に形成された前記第１層間絶縁膜、前記導電ライ
ンの断線部分の内に充填された第２層間絶縁膜、及び前
記断線部分の上部に形成された第２層間絶縁膜を除去し
てコンタクトホールを形成する。その後に、前記コンタ
クトホールの内部に導電物質を充填させて前記導電ライ
ンと前記導電領域とを接続させる。
【００２１】前記断線された導電ラインは、ダマシン工
程を行って形成できる。先ず、前記第１層間絶縁膜上
に、前記所定の幅で断線された導電ラインが形成される
ための開口をもつ絶縁膜パターンを形成する。次に、前
記開口に前記所定の幅で断線された導電ラインを形成す
る。
程を行って形成できる。先ず、前記第１層間絶縁膜上
に、前記所定の幅で断線された導電ラインが形成される
ための開口をもつ絶縁膜パターンを形成する。次に、前
記開口に前記所定の幅で断線された導電ラインを形成す
る。
【００２２】前記コンタクトホールを形成する段階は、
以下のように進める。
以下のように進める。
【００２３】先ず、前記第２層間絶縁膜上に感光膜パタ
ーンを形成する。ここで、前記導電ラインの線幅及び断
線幅よりも大きい横幅及び縦幅をもつ感光膜パターンを
形成する。次に、前記感光膜パターン及び前記断線され
た導電ラインをエッチングマスクとして、前記断線部分
の上部に形成された第２層間絶縁膜、前記断線部分内に
充填された第２層間絶縁膜、及び前記断線部分の下部に
形成された第１層間絶縁膜をエッチングして前記導電領
域を露出させるコンタクトホールを形成する。
ーンを形成する。ここで、前記導電ラインの線幅及び断
線幅よりも大きい横幅及び縦幅をもつ感光膜パターンを
形成する。次に、前記感光膜パターン及び前記断線され
た導電ラインをエッチングマスクとして、前記断線部分
の上部に形成された第２層間絶縁膜、前記断線部分内に
充填された第２層間絶縁膜、及び前記断線部分の下部に
形成された第１層間絶縁膜をエッチングして前記導電領
域を露出させるコンタクトホールを形成する。
【００２４】前記コンタクトホールを形成する段階は、
以下のように進める。
以下のように進める。
【００２５】先ず、前記導電ラインの線幅及び断線幅よ
りも大きい横幅及び縦幅をもつ感光膜パターンを、前記
第２層間絶縁膜上に形成する。次に、前記感光膜パター
ンをエッチングマスクとして前記断線部分の上部に形成
された第２層間絶縁膜をエッチングし、前記断線された
導電ラインを露出させる。その後に、前記エッチングさ
れた第２層間絶縁膜及び前記断線された導電ラインをエ
ッチングマスクとして前記断線部分内に充填された第２
層間絶縁膜及び前記断線部分の下部に形成された第１層
間絶縁膜をエッチングし、前記導電領域を露出させるコ
ンタクトホールを形成する。場合によっては、前記断線
された導電ラインを露出させた後に、前記感光膜パター
ンを除去する段階をさらに行ってもよい。
りも大きい横幅及び縦幅をもつ感光膜パターンを、前記
第２層間絶縁膜上に形成する。次に、前記感光膜パター
ンをエッチングマスクとして前記断線部分の上部に形成
された第２層間絶縁膜をエッチングし、前記断線された
導電ラインを露出させる。その後に、前記エッチングさ
れた第２層間絶縁膜及び前記断線された導電ラインをエ
ッチングマスクとして前記断線部分内に充填された第２
層間絶縁膜及び前記断線部分の下部に形成された第１層
間絶縁膜をエッチングし、前記導電領域を露出させるコ
ンタクトホールを形成する。場合によっては、前記断線
された導電ラインを露出させた後に、前記感光膜パター
ンを除去する段階をさらに行ってもよい。
【００２６】前記コンタクトホールは、上部の断面積が
下部の断面積よりも大きいことが好ましい。
下部の断面積よりも大きいことが好ましい。
【００２７】
【発明の実施の形態】（第１実施形態）以下、添付した
図面に基づき、本発明による自己整列コンタクトをもつ
半導体素子及びその製造方法を詳細に説明する。しか
し、本発明の実施形態は各種の形態に変形でき、本発明
の技術的範囲が詳述する実施形態に限定されるものでは
ない。本発明の実施形態は、本発明が属する技術分野に
おいて通常の知識を有する者に本発明をより完全に説明
するために提供されるものである。なお、図中の層また
は領域の厚さは説明の明確性のために誇張されたもので
ある。また、図中、同一の符号は同一の要素を表わす。
また、ある層が他の層または基板の上部にあると記載し
た場合、当該ある層は、他の層または基板の上部に直
接、あるいは、その間に第３の層を介在して存在するこ
とを意味する。また、図面を参照して本発明を詳細に説
明するに当たって、Ｘ軸方向は導電ラインの幅方向であ
り、Ｙ軸方向は導電ラインの長手方向であり、Ｚ軸方向
は半導体基板上に各種のパターンを積層する方向であ
る。各図面の左側には、図面の理解を助けるために空間
座標系を示している。
図面に基づき、本発明による自己整列コンタクトをもつ
半導体素子及びその製造方法を詳細に説明する。しか
し、本発明の実施形態は各種の形態に変形でき、本発明
の技術的範囲が詳述する実施形態に限定されるものでは
ない。本発明の実施形態は、本発明が属する技術分野に
おいて通常の知識を有する者に本発明をより完全に説明
するために提供されるものである。なお、図中の層また
は領域の厚さは説明の明確性のために誇張されたもので
ある。また、図中、同一の符号は同一の要素を表わす。
また、ある層が他の層または基板の上部にあると記載し
た場合、当該ある層は、他の層または基板の上部に直
接、あるいは、その間に第３の層を介在して存在するこ
とを意味する。また、図面を参照して本発明を詳細に説
明するに当たって、Ｘ軸方向は導電ラインの幅方向であ
り、Ｙ軸方向は導電ラインの長手方向であり、Ｚ軸方向
は半導体基板上に各種のパターンを積層する方向であ
る。各図面の左側には、図面の理解を助けるために空間
座標系を示している。
【００２８】以下、図３ないし図１６に基づき、本発明
の第１実施形態による半導体素子の製造方法について説
明する。ここで、図３、図５、図７、図９、図１１、図
１３及び図１５はＸ方向断面図であり、図４、図６、図
８、図１０、図１２、図１４及び図１６はＹ軸方向断面
図である。
の第１実施形態による半導体素子の製造方法について説
明する。ここで、図３、図５、図７、図９、図１１、図
１３及び図１５はＸ方向断面図であり、図４、図６、図
８、図１０、図１２、図１４及び図１６はＹ軸方向断面
図である。
【００２９】図３及び図４を参照すれば、先ず、半導体
基板３０の上部に導電領域３１を形成する。次に、導電
領域３１が形成された半導体基板３０の上部に第１層間
絶縁膜３２を形成する。導電領域３１は、ビットライン
コンタクトパッド、ワードラインコンタクトパッド、ソ
ース領域、ドレイン領域、ゲート電極または多層配線構
造を備える半導体素子の場合には、層間配線である。第
１層間絶縁膜３２は、シリコン酸化膜、シリコン窒化
膜、シリコン酸化窒化膜、ＵＳＧ（Ｕｎｄｏｅｐｅｄ
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＳＧ（ＢｏｒｏＳ
ｉｌｉｃａｔｅＧｌａｓｓ）膜、ＢＰＳＧ（ＢｏｒｏＰ
ｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＰＥ
−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｔｅｔ
ｒａＥｔｈｙｌＯｒｔｈｏＳｉｌｉｃａｔｅ）膜、ＴＥ
ＯＳ膜またはＯ3−ＴＥＯＳ膜などである。
基板３０の上部に導電領域３１を形成する。次に、導電
領域３１が形成された半導体基板３０の上部に第１層間
絶縁膜３２を形成する。導電領域３１は、ビットライン
コンタクトパッド、ワードラインコンタクトパッド、ソ
ース領域、ドレイン領域、ゲート電極または多層配線構
造を備える半導体素子の場合には、層間配線である。第
１層間絶縁膜３２は、シリコン酸化膜、シリコン窒化
膜、シリコン酸化窒化膜、ＵＳＧ（Ｕｎｄｏｅｐｅｄ
Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＳＧ（ＢｏｒｏＳ
ｉｌｉｃａｔｅＧｌａｓｓ）膜、ＢＰＳＧ（ＢｏｒｏＰ
ｈｏｓｐｈｏＳｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＰＥ
−ＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｔｅｔ
ｒａＥｔｈｙｌＯｒｔｈｏＳｉｌｉｃａｔｅ）膜、ＴＥ
ＯＳ膜またはＯ3−ＴＥＯＳ膜などである。
【００３０】次に、第１層間絶縁膜３２の上部に導電膜
を蒸着した後、写真エッチング工程を行い、導電ライン
３４を形成する。導電ライン３４は、不純物がドーピン
グされたポリシリコン膜、銅膜、金膜、アルミニウム
膜、銀膜、タングステン膜、シリサイド膜またはこれら
の組み合わせ膜から形成される。また、導電ライン３４
は単一膜から形成することもでき、二重膜以上の層状構
造で形成することもできる。例えば、タングステンシリ
サイド膜を第１膜として形成し、不純物がドーピングさ
れたポリシリコン膜を第２膜として形成して、導電ライ
ン３４を二重膜に形成することもできる。
を蒸着した後、写真エッチング工程を行い、導電ライン
３４を形成する。導電ライン３４は、不純物がドーピン
グされたポリシリコン膜、銅膜、金膜、アルミニウム
膜、銀膜、タングステン膜、シリサイド膜またはこれら
の組み合わせ膜から形成される。また、導電ライン３４
は単一膜から形成することもでき、二重膜以上の層状構
造で形成することもできる。例えば、タングステンシリ
サイド膜を第１膜として形成し、不純物がドーピングさ
れたポリシリコン膜を第２膜として形成して、導電ライ
ン３４を二重膜に形成することもできる。
【００３１】図５及び図６を参照すれば、導電ライン３
４が形成された半導体基板の全面に第２層間絶縁膜３６
を形成する。第２層間絶縁膜３６は、シリコン酸化膜、
シリコン窒化膜、シリコン酸化窒化膜、ＵＳＧ膜、ＢＳ
Ｇ膜、ＢＰＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＴＥＯＳ膜また
はＯ3−ＴＥＯＳ膜などである。第２層間絶縁膜３６の
上部表面の平坦度が不良の場合には、第２層間絶縁膜３
６が形成された半導体基板の全面を平坦化してもよい。
前記第２層間絶縁膜３６の上部表面を平坦化させるため
に、化学機械的研磨法、エッチバック方法または熱的リ
フロー方法を用いることができる。
４が形成された半導体基板の全面に第２層間絶縁膜３６
を形成する。第２層間絶縁膜３６は、シリコン酸化膜、
シリコン窒化膜、シリコン酸化窒化膜、ＵＳＧ膜、ＢＳ
Ｇ膜、ＢＰＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＴＥＯＳ膜また
はＯ3−ＴＥＯＳ膜などである。第２層間絶縁膜３６の
上部表面の平坦度が不良の場合には、第２層間絶縁膜３
６が形成された半導体基板の全面を平坦化してもよい。
前記第２層間絶縁膜３６の上部表面を平坦化させるため
に、化学機械的研磨法、エッチバック方法または熱的リ
フロー方法を用いることができる。
【００３２】図示してはいないが、前記導電ライン３４
は、ダマシン工程を行って形成することができる。ダマ
シン工程を適用するために、第１層間絶縁膜３２上に導
電ラインを限定するための開口を備える第２下部層間絶
縁膜を形成する。次に、前記開口を充填する導電膜を形
成した後に、前記導電膜を前記第２下部層間絶縁膜の上
部表面と実質的に同一のレベルに平坦化させる。する
と、前記導電ライン３４が第２下部層間絶縁膜内に形成
される。それから、第２下部層間絶縁膜の上部に第２上
部層間絶縁膜をさらに形成する。第２下部層間絶縁膜及
び第２上部層間絶縁膜は、シリコン酸化膜、シリコン窒
化膜、シリコン酸化窒化膜、ＵＳＧ膜、ＢＳＧ膜、ＢＰ
ＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＴＥＯＳ膜またはＯ3−Ｔ
ＥＯＳ膜などである。
は、ダマシン工程を行って形成することができる。ダマ
シン工程を適用するために、第１層間絶縁膜３２上に導
電ラインを限定するための開口を備える第２下部層間絶
縁膜を形成する。次に、前記開口を充填する導電膜を形
成した後に、前記導電膜を前記第２下部層間絶縁膜の上
部表面と実質的に同一のレベルに平坦化させる。する
と、前記導電ライン３４が第２下部層間絶縁膜内に形成
される。それから、第２下部層間絶縁膜の上部に第２上
部層間絶縁膜をさらに形成する。第２下部層間絶縁膜及
び第２上部層間絶縁膜は、シリコン酸化膜、シリコン窒
化膜、シリコン酸化窒化膜、ＵＳＧ膜、ＢＳＧ膜、ＢＰ
ＳＧ膜、ＰＥ−ＴＥＯＳ膜、ＴＥＯＳ膜またはＯ3−Ｔ
ＥＯＳ膜などである。
【００３３】第２層間絶縁膜３６を形成した後に、第２
層間絶縁膜３６の上部に感光膜パターン３８を形成し、
第２層間絶縁膜３６の上部表面を第１幅Ｗ1及び第２幅
Ｗ2で露出させる。このとき、第１幅Ｗ1は、導電ライン
３４の線幅Ｄよりも大きく形成してもよい。本発明によ
る第１実施形態の場合、最終的に形成されるコンタクト
の幅が導電ライン３４の線幅Ｄによって自己整列される
ため、コンタクトを限定する感光膜パターン３８を形成
するとき、大きい整列マージンを確保することになる。
これについては後述する。第２層間絶縁膜３６の上部に
感光膜パターン３８を形成するため、感光膜を形成する
前に反射防止膜（図示せず）を形成することもできる。
反射防止膜を形成した場合、露光工程を施して感光膜パ
ターンを形成するときに、導電ライン３４などで反射波
が発生することを防止でき、感光膜パターン３８のプロ
ファイルが損傷されることを防止できる。
層間絶縁膜３６の上部に感光膜パターン３８を形成し、
第２層間絶縁膜３６の上部表面を第１幅Ｗ1及び第２幅
Ｗ2で露出させる。このとき、第１幅Ｗ1は、導電ライン
３４の線幅Ｄよりも大きく形成してもよい。本発明によ
る第１実施形態の場合、最終的に形成されるコンタクト
の幅が導電ライン３４の線幅Ｄによって自己整列される
ため、コンタクトを限定する感光膜パターン３８を形成
するとき、大きい整列マージンを確保することになる。
これについては後述する。第２層間絶縁膜３６の上部に
感光膜パターン３８を形成するため、感光膜を形成する
前に反射防止膜（図示せず）を形成することもできる。
反射防止膜を形成した場合、露光工程を施して感光膜パ
ターンを形成するときに、導電ライン３４などで反射波
が発生することを防止でき、感光膜パターン３８のプロ
ファイルが損傷されることを防止できる。
【００３４】図７及び図８を参照すれば、感光膜パター
ン３８をエッチングマスクとして第２層間絶縁膜３６を
エッチングすることで導電ライン３４の上部表面及び導
電ライン３４の左右側の第２層間絶縁膜４０を露出させ
る。前記エッチング工程は、異方性ドライエッチング方
法、例えば、反応性エッチング方法を用いて行なう。前
記エッチング工程のエッチング終了点は、導電ライン３
４の上部表面であることが好ましい。その一方、エッチ
ング工程が終われば、感光膜パターンの第１幅Ｗ1が導
電ライン３４の線幅Ｄよりは大きいため、図７に示され
るように、導電ライン３４の左右側に第２層間絶縁膜の
一部４０が露出される。
ン３８をエッチングマスクとして第２層間絶縁膜３６を
エッチングすることで導電ライン３４の上部表面及び導
電ライン３４の左右側の第２層間絶縁膜４０を露出させ
る。前記エッチング工程は、異方性ドライエッチング方
法、例えば、反応性エッチング方法を用いて行なう。前
記エッチング工程のエッチング終了点は、導電ライン３
４の上部表面であることが好ましい。その一方、エッチ
ング工程が終われば、感光膜パターンの第１幅Ｗ1が導
電ライン３４の線幅Ｄよりは大きいため、図７に示され
るように、導電ライン３４の左右側に第２層間絶縁膜の
一部４０が露出される。
【００３５】図９及び図１０を参照すれば、感光膜パタ
ーン３８及び導電ライン３４の左右側に露出された第２
層間絶縁膜（図７の４０参照）をエッチングマスクとし
て導電ライン３４をエッチングする。前記エッチング工
程は、異方性ドライエッチング方法、例えば反応性イオ
ンエッチング方法を用いて行なう。ドライエッチングの
ための反応ガスを選択する際には、第２層間絶縁膜３６
よりも導電ライン３４を速くエッチングできる反応ガス
を選択する方がよい。すなわち、第２層間絶縁膜３６に
対する導電ライン３４のエッチング選択比が大きい反応
ガスを選択する。したがって、導電ライン３４がポリシ
リコンを含んでいる場合にはＣＦ4またはＣＦ6を含む反
応ガスをエッチングガスとして用い、導電ライン３４が
アルミニウムを含んでいる場合にはＢＣｌ3、ＢＣｌ3＋
Ｃｌ2、ＣＣｌ4＋Ｃｌ2＋ＢＣｌ3またはＳｉＣｌ4＋Ｃ
ｌ2を含む反応ガスをエッチングガスとして用い、導電
ライン３４が金または銀を含んでいる場合にはＣ2Ｃｌ2
Ｆ2、Ｃｌ2またはＣＣｌＦ3を含む反応ガスをエッチン
グガスとして用い、導電ライン３４が遷移金属を含んで
いる場合にはＣＦ4＋Ｏ2、ＮＦ3＋Ｈ2またはＳＦ6＋Ｏ2
を含む反応ガスをエッチングガスとして用い、導電ライ
ン３４がシリサイド物質を含んでいる場合にはＣＦ4＋
Ｏ2、ＮＦ3、ＳＦ6＋Ｃｌ2またはＣＦ4＋Ｃｌ2を含む反
応ガスをエッチングガスとして用い、導電ライン３４が
タングステンを含んでいる場合にはＳＦ6を含む反応ガ
スをエッチングガスとして用いる。前記エッチング工程
を通じて導電ライン３４がエッチングされれば、第１層
間絶縁膜を露出させるコンタクトホール４２が形成され
る。その一方、コンタクトホール４２の形成中に導電ラ
イン３４のみがエッチングされて除去されるのではな
く、導電ライン３４の左右側の第２層間絶縁膜（図７の
４０参照）までエッチングされるため、コンタクトホー
ル４２の側壁に傾斜面が形成される。また、導電ライン
３４のエッチングが完了したとき、第１層間絶縁膜３２
の露出幅Ｗ3が導電ライン（図７の３４参照）の線幅
（図７のＤ参照）よりも大きい場合がある。しかし、エ
ッチング工程を正確に調節することにより、第１層間絶
縁膜３２の上部が導電ライン３４の線幅Ｄと同じ幅で露
出されるようにすることもできる。図９に示したよう
に、第１層間絶縁膜３２の上部表面が導電ライン（図７
の３４参照）の線幅（図７のＤ参照）よりも大きいか、
あるいは同じ幅Ｗ3で露出されるため、導電ライン３４
をエッチングする段階が終われば、導電ライン３４は断
線（図１０のＯ参照）される。
ーン３８及び導電ライン３４の左右側に露出された第２
層間絶縁膜（図７の４０参照）をエッチングマスクとし
て導電ライン３４をエッチングする。前記エッチング工
程は、異方性ドライエッチング方法、例えば反応性イオ
ンエッチング方法を用いて行なう。ドライエッチングの
ための反応ガスを選択する際には、第２層間絶縁膜３６
よりも導電ライン３４を速くエッチングできる反応ガス
を選択する方がよい。すなわち、第２層間絶縁膜３６に
対する導電ライン３４のエッチング選択比が大きい反応
ガスを選択する。したがって、導電ライン３４がポリシ
リコンを含んでいる場合にはＣＦ4またはＣＦ6を含む反
応ガスをエッチングガスとして用い、導電ライン３４が
アルミニウムを含んでいる場合にはＢＣｌ3、ＢＣｌ3＋
Ｃｌ2、ＣＣｌ4＋Ｃｌ2＋ＢＣｌ3またはＳｉＣｌ4＋Ｃ
ｌ2を含む反応ガスをエッチングガスとして用い、導電
ライン３４が金または銀を含んでいる場合にはＣ2Ｃｌ2
Ｆ2、Ｃｌ2またはＣＣｌＦ3を含む反応ガスをエッチン
グガスとして用い、導電ライン３４が遷移金属を含んで
いる場合にはＣＦ4＋Ｏ2、ＮＦ3＋Ｈ2またはＳＦ6＋Ｏ2
を含む反応ガスをエッチングガスとして用い、導電ライ
ン３４がシリサイド物質を含んでいる場合にはＣＦ4＋
Ｏ2、ＮＦ3、ＳＦ6＋Ｃｌ2またはＣＦ4＋Ｃｌ2を含む反
応ガスをエッチングガスとして用い、導電ライン３４が
タングステンを含んでいる場合にはＳＦ6を含む反応ガ
スをエッチングガスとして用いる。前記エッチング工程
を通じて導電ライン３４がエッチングされれば、第１層
間絶縁膜を露出させるコンタクトホール４２が形成され
る。その一方、コンタクトホール４２の形成中に導電ラ
イン３４のみがエッチングされて除去されるのではな
く、導電ライン３４の左右側の第２層間絶縁膜（図７の
４０参照）までエッチングされるため、コンタクトホー
ル４２の側壁に傾斜面が形成される。また、導電ライン
３４のエッチングが完了したとき、第１層間絶縁膜３２
の露出幅Ｗ3が導電ライン（図７の３４参照）の線幅
（図７のＤ参照）よりも大きい場合がある。しかし、エ
ッチング工程を正確に調節することにより、第１層間絶
縁膜３２の上部が導電ライン３４の線幅Ｄと同じ幅で露
出されるようにすることもできる。図９に示したよう
に、第１層間絶縁膜３２の上部表面が導電ライン（図７
の３４参照）の線幅（図７のＤ参照）よりも大きいか、
あるいは同じ幅Ｗ3で露出されるため、導電ライン３４
をエッチングする段階が終われば、導電ライン３４は断
線（図１０のＯ参照）される。
【００３６】図１１及び図１２を参照すれば、導電ライ
ン（図７の３４参照）の線幅（図７のＤ参照）よりも大
きいか、あるいは同じ幅（図９のＷ3参照）で露出され
た第１層間絶縁膜３２をエッチングして、コンタクトホ
ール４２の底部を延長させる。前記エッチング工程のエ
ッチング終了点は、導電領域３１の上部表面であること
が好ましい。前記導電領域３１は、ビットラインコンタ
クトパッド、ワードラインコンタクトパッド、ソース領
域、ドレイン領域、ゲート電極または多層配線構造を備
える半導体素子の場合には、層間配線である。前記第１
層間絶縁膜３２をエッチングする工程は、異方性ドライ
エッチング法、例えば、反応性イオンエッチング法を用
いて行なう。第１層間絶縁膜３２をエッチングして導電
領域３１を露出させる過程で、コンタクトホール４２の
傾斜した側壁もエッチングされる。したがって、延びた
コンタクトホール４２が導電領域３１を露出させる幅
は、導電ライン（図７の３４参照）の線幅（図７のＤ参
照）よりも大きい場合もある。しかし、延びたコンタク
トホール４２が導電ライン３４の線幅Ｄよりも大きい幅
に導電領域を露出させるとしても、延長させられたコン
タクトホール４２が導電領域３１を露出させる幅は導電
ライン３４の線幅Ｄによって自己整列されるということ
には変わりない。
ン（図７の３４参照）の線幅（図７のＤ参照）よりも大
きいか、あるいは同じ幅（図９のＷ3参照）で露出され
た第１層間絶縁膜３２をエッチングして、コンタクトホ
ール４２の底部を延長させる。前記エッチング工程のエ
ッチング終了点は、導電領域３１の上部表面であること
が好ましい。前記導電領域３１は、ビットラインコンタ
クトパッド、ワードラインコンタクトパッド、ソース領
域、ドレイン領域、ゲート電極または多層配線構造を備
える半導体素子の場合には、層間配線である。前記第１
層間絶縁膜３２をエッチングする工程は、異方性ドライ
エッチング法、例えば、反応性イオンエッチング法を用
いて行なう。第１層間絶縁膜３２をエッチングして導電
領域３１を露出させる過程で、コンタクトホール４２の
傾斜した側壁もエッチングされる。したがって、延びた
コンタクトホール４２が導電領域３１を露出させる幅
は、導電ライン（図７の３４参照）の線幅（図７のＤ参
照）よりも大きい場合もある。しかし、延びたコンタク
トホール４２が導電ライン３４の線幅Ｄよりも大きい幅
に導電領域を露出させるとしても、延長させられたコン
タクトホール４２が導電領域３１を露出させる幅は導電
ライン３４の線幅Ｄによって自己整列されるということ
には変わりない。
【００３７】以上では、導電領域３１を露出させるコン
タクトホール４２を多数回に亘ってのエッチング工程を
行うことによって形成している。しかし、工数を減らす
ために、感光膜パターン３８をエッチングマスクとして
第２層間絶縁膜３６、導電ライン３４及び第１層間絶縁
膜３２を順次エッチングして、導電領域３１を露出させ
るコンタクトホール４２を単一工程で形成することもで
きる。また、感光膜パターン３８をエッチングマスクと
して第２層間絶縁膜３６をエッチングして導電ライン３
４の上部表面及び導電ラインの左右側の第２層間絶縁膜
（図７の４０参照）を露出させた後、導電ラインの左右
側の第２層間絶縁膜（図７の４０参照）をエッチングマ
スクとして導電ライン３４及び第１層間絶縁膜３２を順
次エッチングして導電領域３１を露出させるコンタクト
ホール４２を形成することもできる。
タクトホール４２を多数回に亘ってのエッチング工程を
行うことによって形成している。しかし、工数を減らす
ために、感光膜パターン３８をエッチングマスクとして
第２層間絶縁膜３６、導電ライン３４及び第１層間絶縁
膜３２を順次エッチングして、導電領域３１を露出させ
るコンタクトホール４２を単一工程で形成することもで
きる。また、感光膜パターン３８をエッチングマスクと
して第２層間絶縁膜３６をエッチングして導電ライン３
４の上部表面及び導電ラインの左右側の第２層間絶縁膜
（図７の４０参照）を露出させた後、導電ラインの左右
側の第２層間絶縁膜（図７の４０参照）をエッチングマ
スクとして導電ライン３４及び第１層間絶縁膜３２を順
次エッチングして導電領域３１を露出させるコンタクト
ホール４２を形成することもできる。
【００３８】図１３及び図１４を参照すれば、感光膜パ
ターン（図１１の３８参照）を除去する。その一方、導
電領域３１を露出させるコンタクトホール４２を形成す
る過程で、感光膜パターン（図１１の３８参照）を構成
する有機物質によってコンタクトホール４２が汚染され
る場合もあり、導電領域３１に自然酸化膜が形成されて
いる場合もある。したがって、コンタクトホール４２の
内部を洗浄して前記有機物質及び自然酸化膜を除去する
ことが好ましい。特に、以降に形成されるコンタクトプ
ラグ（図１６の４４参照）と導電ライン３４との電気的
接続はコンタクトプラグ（図１６の４４参照）の側壁を
通じてなされるため、前記有機物質は必ず除去されるべ
きである。なぜなら、有機物質が導電ライン３４とコン
タクトプラグ（図１６の４４参照）との接触界面に存在
すると、コンタクト抵抗が上昇して半導体素子の動作速
度が損なわれるからである。コンタクトホール４２の内
部を洗浄する工程は、ドライクリーニング法を用いて行
うことが好ましい。
ターン（図１１の３８参照）を除去する。その一方、導
電領域３１を露出させるコンタクトホール４２を形成す
る過程で、感光膜パターン（図１１の３８参照）を構成
する有機物質によってコンタクトホール４２が汚染され
る場合もあり、導電領域３１に自然酸化膜が形成されて
いる場合もある。したがって、コンタクトホール４２の
内部を洗浄して前記有機物質及び自然酸化膜を除去する
ことが好ましい。特に、以降に形成されるコンタクトプ
ラグ（図１６の４４参照）と導電ライン３４との電気的
接続はコンタクトプラグ（図１６の４４参照）の側壁を
通じてなされるため、前記有機物質は必ず除去されるべ
きである。なぜなら、有機物質が導電ライン３４とコン
タクトプラグ（図１６の４４参照）との接触界面に存在
すると、コンタクト抵抗が上昇して半導体素子の動作速
度が損なわれるからである。コンタクトホール４２の内
部を洗浄する工程は、ドライクリーニング法を用いて行
うことが好ましい。
【００３９】一方、この実施形態では、感光膜パターン
（図１１の３８参照）をコンタクトホール４２の形成後
に除去することもできる。また、第２層間絶縁膜（図７
の３６参照）をエッチングして導電ライン（図７の３４
参照）の上部表面及び導電ラインの左右側の第２層間絶
縁膜（図７の４０参照）を露出させた後に、直ちに感光
膜パターン（図７の３８参照）を除去することもでき
る。感光膜パターン（図７の３８参照）をコンタクトホ
ール４２の形成前に除去した場合、コンタクトホール４
２の内部が感光膜パターン（図７の３８参照）を構成す
る有機物質によって汚染されることを防止できる。ま
た、感光膜パターン（図７の３８参照）をコンタクトホ
ール４２の形成前に除去する場合には、コンタクトホー
ル４２を形成してからも第２層間絶縁膜３６が導電ライ
ン３４の上部に存在するように、第２層間絶縁膜３６を
十分な厚さで形成することが好ましい。なぜなら、コン
タクトホール４２を形成する前に感光膜パターン（図７
の３８参照）を除去すれば、コンタクトホール４２の形
成中に第２層間絶縁膜３６がエッチバックされるからで
ある。
（図１１の３８参照）をコンタクトホール４２の形成後
に除去することもできる。また、第２層間絶縁膜（図７
の３６参照）をエッチングして導電ライン（図７の３４
参照）の上部表面及び導電ラインの左右側の第２層間絶
縁膜（図７の４０参照）を露出させた後に、直ちに感光
膜パターン（図７の３８参照）を除去することもでき
る。感光膜パターン（図７の３８参照）をコンタクトホ
ール４２の形成前に除去した場合、コンタクトホール４
２の内部が感光膜パターン（図７の３８参照）を構成す
る有機物質によって汚染されることを防止できる。ま
た、感光膜パターン（図７の３８参照）をコンタクトホ
ール４２の形成前に除去する場合には、コンタクトホー
ル４２を形成してからも第２層間絶縁膜３６が導電ライ
ン３４の上部に存在するように、第２層間絶縁膜３６を
十分な厚さで形成することが好ましい。なぜなら、コン
タクトホール４２を形成する前に感光膜パターン（図７
の３８参照）を除去すれば、コンタクトホール４２の形
成中に第２層間絶縁膜３６がエッチバックされるからで
ある。
【００４０】図１５及び図１６を参照すれば、コンタク
トホール４２の内部及び第２層間絶縁膜３６の上部に導
電物質を蒸着して導電膜を形成する。なお、前記コンタ
クトホール４２には傾斜面が形成されているので、導電
膜の段差塗布性が良好になり、ボイドなどの欠点が発生
することを防止できる。次に、導電膜が形成された半導
体基板の上部を平坦化させる。前記導電膜は、アルミニ
ウム膜、銅膜、金膜、銀膜、不純物がドーピングされた
ポリシリコン膜、タングステン膜、白金膜、タングステ
ンシリサイド膜、チタニウムシリサイド膜またはこれら
の組み合わせ膜などである。前記平坦化段階は、化学機
械的研磨方法またはエッチバック方法を用いて行なう。
前記平坦化段階の平坦化終了点は、導電ライン３４の上
部表面であることが好ましい。前記平坦化工程によって
導電ライン３４の上部表面が露出されると、導電ライン
３４と導電領域３１とを接続させるコンタクトプラグ４
４が形成される。コンタクトプラグ４４が形成される
と、導電ライン３４と導電領域３１との間に自己整列さ
れたコンタクトが形成される。前記導電膜を形成する前
にコンタクトプラグ４４と第１層間絶縁膜３２との接着
力を向上させ、かつ、コンタクトプラグ４４を構成する
物質が第１層間絶縁膜３２に拡散されることを防止する
ために、バリア金属膜（図示せず）を形成することもで
きる。前記バリア金属膜は、Ｔｉ／ＴｉＮ膜から形成す
ることができる。しかし、前記バリア金属膜はＴｉ／Ｔ
ｉＮ膜に限定されないことは、本発明が属する技術分野
において通常の知識を有する者にとって当然なことであ
る。
トホール４２の内部及び第２層間絶縁膜３６の上部に導
電物質を蒸着して導電膜を形成する。なお、前記コンタ
クトホール４２には傾斜面が形成されているので、導電
膜の段差塗布性が良好になり、ボイドなどの欠点が発生
することを防止できる。次に、導電膜が形成された半導
体基板の上部を平坦化させる。前記導電膜は、アルミニ
ウム膜、銅膜、金膜、銀膜、不純物がドーピングされた
ポリシリコン膜、タングステン膜、白金膜、タングステ
ンシリサイド膜、チタニウムシリサイド膜またはこれら
の組み合わせ膜などである。前記平坦化段階は、化学機
械的研磨方法またはエッチバック方法を用いて行なう。
前記平坦化段階の平坦化終了点は、導電ライン３４の上
部表面であることが好ましい。前記平坦化工程によって
導電ライン３４の上部表面が露出されると、導電ライン
３４と導電領域３１とを接続させるコンタクトプラグ４
４が形成される。コンタクトプラグ４４が形成される
と、導電ライン３４と導電領域３１との間に自己整列さ
れたコンタクトが形成される。前記導電膜を形成する前
にコンタクトプラグ４４と第１層間絶縁膜３２との接着
力を向上させ、かつ、コンタクトプラグ４４を構成する
物質が第１層間絶縁膜３２に拡散されることを防止する
ために、バリア金属膜（図示せず）を形成することもで
きる。前記バリア金属膜は、Ｔｉ／ＴｉＮ膜から形成す
ることができる。しかし、前記バリア金属膜はＴｉ／Ｔ
ｉＮ膜に限定されないことは、本発明が属する技術分野
において通常の知識を有する者にとって当然なことであ
る。
【００４１】その一方、本発明による第１実施形態によ
って形成されるコンタクトプラグ４４は、導電ライン３
４を貫通するように形成される。すなわち、従来の技術
によって形成されるコンタクトプラグは、導電ライン３
４よりも先に形成されるために導電ライン３４を貫通で
きないのに対し、本発明の実施形態によるコンタクトプ
ラグ４４は導電ライン３４よりも後で形成されるため、
導電ライン３４を貫通するように形成できる。コンタク
トプラグ４４が導電ライン３４を貫通するために、コン
タクトプラグ４４と導電ライン３４との電気的接続はコ
ンタクトプラグ４４の側壁を通じてなされることにな
る。
って形成されるコンタクトプラグ４４は、導電ライン３
４を貫通するように形成される。すなわち、従来の技術
によって形成されるコンタクトプラグは、導電ライン３
４よりも先に形成されるために導電ライン３４を貫通で
きないのに対し、本発明の実施形態によるコンタクトプ
ラグ４４は導電ライン３４よりも後で形成されるため、
導電ライン３４を貫通するように形成できる。コンタク
トプラグ４４が導電ライン３４を貫通するために、コン
タクトプラグ４４と導電ライン３４との電気的接続はコ
ンタクトプラグ４４の側壁を通じてなされることにな
る。
【００４２】また、本発明の第１実施形態で形成される
コンタクトプラグ４４においては、ＸＹ平面と平行する
ように切り取った断面（以下’平断面’と呼ぶ）の面積
がコンタクトプラグ４４の上部から下部にいくほど小さ
くなる。その理由は、コンタクトプラグ４４が形成され
るコンタクトホール４２の上部は大きい整列マージンを
もち、導電ライン３４の線幅よりも大きい幅に形成され
た感光膜パターンによって限定されるのに対し、コンタ
クトホール４２の下部は基本的に導電ライン３４の線幅
によって自己整列されるからである。
コンタクトプラグ４４においては、ＸＹ平面と平行する
ように切り取った断面（以下’平断面’と呼ぶ）の面積
がコンタクトプラグ４４の上部から下部にいくほど小さ
くなる。その理由は、コンタクトプラグ４４が形成され
るコンタクトホール４２の上部は大きい整列マージンを
もち、導電ライン３４の線幅よりも大きい幅に形成され
た感光膜パターンによって限定されるのに対し、コンタ
クトホール４２の下部は基本的に導電ライン３４の線幅
によって自己整列されるからである。
【００４３】（第２実施形態）以下、図１７ないし図２
３に基づき、本発明による半導体素子の製造方法に対す
る第２実施形態を詳細に説明する。半導体基板の上部に
導電領域を形成する段階及び導電領域が形成された半導
体基板の全面に第１層間絶縁膜を形成する段階は、図３
及び図４に基づき述べた第１実施形態と同様に行う。
３に基づき、本発明による半導体素子の製造方法に対す
る第２実施形態を詳細に説明する。半導体基板の上部に
導電領域を形成する段階及び導電領域が形成された半導
体基板の全面に第１層間絶縁膜を形成する段階は、図３
及び図４に基づき述べた第１実施形態と同様に行う。
【００４４】続いて、図１７に示すように、第１層間絶
縁膜３２の上部に導電物質を蒸着して導電膜を形成す
る。次に、導電膜を所定の写真エッチング技術によりパ
ターニングして第１幅Ｄを線幅として備える導電ライン
３４’を形成する。なお、第１実施形態で形成された導
電ライン（図５の３４参照）の場合には、導電ライン
（図５の３４参照）が連続的に形成されているのに対
し、第２実施形態で形成される導電ライン３４’は第２
幅Ｗ4で断線Ｏ’されるように形成される。また、前記
導電ライン３４’は、第１実施形態と同様の物質を使っ
て形成する。上部導電ライン３４’は、第１実施形態で
説明したように、ダマシン工程を行って形成しても良
い。
縁膜３２の上部に導電物質を蒸着して導電膜を形成す
る。次に、導電膜を所定の写真エッチング技術によりパ
ターニングして第１幅Ｄを線幅として備える導電ライン
３４’を形成する。なお、第１実施形態で形成された導
電ライン（図５の３４参照）の場合には、導電ライン
（図５の３４参照）が連続的に形成されているのに対
し、第２実施形態で形成される導電ライン３４’は第２
幅Ｗ4で断線Ｏ’されるように形成される。また、前記
導電ライン３４’は、第１実施形態と同様の物質を使っ
て形成する。上部導電ライン３４’は、第１実施形態で
説明したように、ダマシン工程を行って形成しても良
い。
【００４５】図１８及び図１９を参照すれば、導電ライ
ン３４’及び第１層間絶縁膜３２の上部に第２層間絶縁
膜３６を形成する工程は、第１実施形態と同様に行う。
次に、前記第２層間絶縁膜３６の上部に感光膜パターン
３８を形成する。感光膜パターン３８の縦幅である第３
幅Ｗ5は導電ライン３４’の断線幅である第２幅Ｗ4より
も大きく、かつ、感光膜パターン３８の横幅である第４
幅Ｗ6は導電ライン３４’の線幅である第１幅Ｄよりも
大きく形成する。なぜなら、後続工程で形成されるコン
タクトプラグ（図２３の４４参照）の底部で自己整列さ
れたコンタクトを形成するためには、導電ライン３４’
の断線部分（図１７のＯ’参照）を完全に露出できる感
光膜パターン３８を形成しなければならないからであ
る。
ン３４’及び第１層間絶縁膜３２の上部に第２層間絶縁
膜３６を形成する工程は、第１実施形態と同様に行う。
次に、前記第２層間絶縁膜３６の上部に感光膜パターン
３８を形成する。感光膜パターン３８の縦幅である第３
幅Ｗ5は導電ライン３４’の断線幅である第２幅Ｗ4より
も大きく、かつ、感光膜パターン３８の横幅である第４
幅Ｗ6は導電ライン３４’の線幅である第１幅Ｄよりも
大きく形成する。なぜなら、後続工程で形成されるコン
タクトプラグ（図２３の４４参照）の底部で自己整列さ
れたコンタクトを形成するためには、導電ライン３４’
の断線部分（図１７のＯ’参照）を完全に露出できる感
光膜パターン３８を形成しなければならないからであ
る。
【００４６】図２０及び図２１を参照すれば、感光膜パ
ターン３８及び導電ライン３４’をエッチングマスクと
する単一エッチング工程を行い、コンタクトプラグ（図
２３の４４参照）を限定するコンタクトホール（図２２
の４２参照）を形成する。前記エッチング工程に用いら
れる反応ガスとしては、第１層間絶縁膜及び第２層間絶
縁膜を導電ライン３４’よりも速くエッチングできるも
のを選択することが好ましい。したがって、第１または
第２層間絶縁膜がシリコン酸化物を含んでいる場合には
ＣＨ4＋Ｈ2、Ｃ2Ｆ6、Ｃ3Ｆ8またはＣＨＦ3をエッチン
グガスとして用い、第１または第２層間絶縁膜がシリコ
ン窒化物を含んでいる場合にはＣＦ4＋Ｏ2＋Ｈ2、Ｃ2Ｆ
6、Ｃ3Ｆ8またはＣＨＦ3をエッチングガスとして用いる
ことが好ましい。
ターン３８及び導電ライン３４’をエッチングマスクと
する単一エッチング工程を行い、コンタクトプラグ（図
２３の４４参照）を限定するコンタクトホール（図２２
の４２参照）を形成する。前記エッチング工程に用いら
れる反応ガスとしては、第１層間絶縁膜及び第２層間絶
縁膜を導電ライン３４’よりも速くエッチングできるも
のを選択することが好ましい。したがって、第１または
第２層間絶縁膜がシリコン酸化物を含んでいる場合には
ＣＨ4＋Ｈ2、Ｃ2Ｆ6、Ｃ3Ｆ8またはＣＨＦ3をエッチン
グガスとして用い、第１または第２層間絶縁膜がシリコ
ン窒化物を含んでいる場合にはＣＦ4＋Ｏ2＋Ｈ2、Ｃ2Ｆ
6、Ｃ3Ｆ8またはＣＨＦ3をエッチングガスとして用いる
ことが好ましい。
【００４７】先ず、第２層間絶縁膜３６をエッチングす
る。前記エッチング工程が続けば、第２層間絶縁膜３６
がエッチングされてから、導電ライン３４’が露出され
る。その一方、本発明による第２実施形態によって形成
される自己整列コンタクトは、導電ライン３４’の断線
幅によって自己整列される。したがって、導電ライン３
４’が露出されてからは、導電ライン３４’がエッチン
グマスクとして機能することになる。導電ライン３４’
がエッチングマスクとして機能すれば、導電ライン３
４’の断線部分に充填された第２層間絶縁膜３６がエッ
チングされてコンタクトプラグを限定するコンタクトホ
ール４２の形成が開始される。エッチング工程が続け
ば、導電ライン３４’の断線部分に充填された第２層間
絶縁膜３６がエッチングされ、第１層間絶縁膜３２の上
部が露出される。第１層間絶縁膜３２の露出幅Ｗ7は、
導電ライン３４’の断線幅よりは大きい場合もある。な
ぜなら、エッチング工程に際し、エッチングマスクであ
る導電ライン３４’の一部もエッチングされるからであ
る。しかし、エッチング工程を調節することで導電ライ
ン３４’の断線幅と同じ幅に第１層間絶縁膜３２を露出
させることも可能である。なお、導電ライン３４’の断
線部分に充填された第２層間絶縁膜３６がエッチングさ
れるに従い、コンタクトホール４２の側壁には傾斜面が
形成される。
る。前記エッチング工程が続けば、第２層間絶縁膜３６
がエッチングされてから、導電ライン３４’が露出され
る。その一方、本発明による第２実施形態によって形成
される自己整列コンタクトは、導電ライン３４’の断線
幅によって自己整列される。したがって、導電ライン３
４’が露出されてからは、導電ライン３４’がエッチン
グマスクとして機能することになる。導電ライン３４’
がエッチングマスクとして機能すれば、導電ライン３
４’の断線部分に充填された第２層間絶縁膜３６がエッ
チングされてコンタクトプラグを限定するコンタクトホ
ール４２の形成が開始される。エッチング工程が続け
ば、導電ライン３４’の断線部分に充填された第２層間
絶縁膜３６がエッチングされ、第１層間絶縁膜３２の上
部が露出される。第１層間絶縁膜３２の露出幅Ｗ7は、
導電ライン３４’の断線幅よりは大きい場合もある。な
ぜなら、エッチング工程に際し、エッチングマスクであ
る導電ライン３４’の一部もエッチングされるからであ
る。しかし、エッチング工程を調節することで導電ライ
ン３４’の断線幅と同じ幅に第１層間絶縁膜３２を露出
させることも可能である。なお、導電ライン３４’の断
線部分に充填された第２層間絶縁膜３６がエッチングさ
れるに従い、コンタクトホール４２の側壁には傾斜面が
形成される。
【００４８】図２２を参照すれば、感光膜パターン３８
及び導電ライン３４’をエッチングマスクとする前記単
一エッチング工程が続く。導電ライン３４’をエッチン
グマスクとしてエッチング工程をさらに行い、コンタク
トホール（図２２の４２参照）の下部に形成された第１
層間絶縁膜３２をエッチングする。第１層間絶縁膜３２
がエッチングされるにつれて、コンタクトホール（図２
２の４２参照）の底部が延長される。第１層間絶縁膜３
２をエッチングする工程のエッチング終了点は導電領域
３１の上部表面である。導電領域３１が前記エッチング
工程によって露出されると、コンタクトプラグ（図２３
の４４参照）を限定するコンタクトホール４２が形成さ
れる。
及び導電ライン３４’をエッチングマスクとする前記単
一エッチング工程が続く。導電ライン３４’をエッチン
グマスクとしてエッチング工程をさらに行い、コンタク
トホール（図２２の４２参照）の下部に形成された第１
層間絶縁膜３２をエッチングする。第１層間絶縁膜３２
がエッチングされるにつれて、コンタクトホール（図２
２の４２参照）の底部が延長される。第１層間絶縁膜３
２をエッチングする工程のエッチング終了点は導電領域
３１の上部表面である。導電領域３１が前記エッチング
工程によって露出されると、コンタクトプラグ（図２３
の４４参照）を限定するコンタクトホール４２が形成さ
れる。
【００４９】図２３を参照すれば、第１実施形態と同様
にして感光膜パターン（図２２の３８参照）を除去して
から、洗浄工程を施した後にコンタクトプラグ４４を形
成する。コンタクトプラグ４４が形成されるコンタクト
ホール４２には、傾斜面が形成されている。したがっ
て、コンタクトプラグ４４を形成するために導電膜でコ
ンタクトホール４２に埋め込むとき、導電膜の段差塗布
性が向上される。コンタクトプラグ４４が形成されれ
ば、導電領域３１と導電ライン３４’との間の自己整列
コンタクトがコンタクトプラグ４４の底部で形成され
る。
にして感光膜パターン（図２２の３８参照）を除去して
から、洗浄工程を施した後にコンタクトプラグ４４を形
成する。コンタクトプラグ４４が形成されるコンタクト
ホール４２には、傾斜面が形成されている。したがっ
て、コンタクトプラグ４４を形成するために導電膜でコ
ンタクトホール４２に埋め込むとき、導電膜の段差塗布
性が向上される。コンタクトプラグ４４が形成されれ
ば、導電領域３１と導電ライン３４’との間の自己整列
コンタクトがコンタクトプラグ４４の底部で形成され
る。
【００５０】第１実施形態で述べたように、感光膜パタ
ーン（図２２の３８参照）は、コンタクトホール４２を
形成する前に除去することが好ましい。したがって、前
述のように単一エッチング工程を行なってコンタクトホ
ール４２を形成するのではなく、２回に亘ってのエッチ
ング工程を行なってコンタクトホール４２を形成するこ
ともできる。すなわち、先ず、感光膜パターン３８をエ
ッチングマスクとする第１エッチング工程を行い、導電
ライン３４’の断線部分を露出させる。次に、感光膜パ
ターンを除去した後、導電ライン３４’をエッチングマ
スクとする第２エッチング工程を行い、導電領域を露出
させる。もちろん、感光膜パターン３８をコンタクトホ
ール４２の形成前に除去する場合には、第１実施形態で
述べたように、第２層間絶縁膜３６を十分な厚さで形成
することが好ましい。
ーン（図２２の３８参照）は、コンタクトホール４２を
形成する前に除去することが好ましい。したがって、前
述のように単一エッチング工程を行なってコンタクトホ
ール４２を形成するのではなく、２回に亘ってのエッチ
ング工程を行なってコンタクトホール４２を形成するこ
ともできる。すなわち、先ず、感光膜パターン３８をエ
ッチングマスクとする第１エッチング工程を行い、導電
ライン３４’の断線部分を露出させる。次に、感光膜パ
ターンを除去した後、導電ライン３４’をエッチングマ
スクとする第２エッチング工程を行い、導電領域を露出
させる。もちろん、感光膜パターン３８をコンタクトホ
ール４２の形成前に除去する場合には、第１実施形態で
述べたように、第２層間絶縁膜３６を十分な厚さで形成
することが好ましい。
【００５１】
【発明の効果】本発明による半導体素子の製造方法は、
導電領域と導電ラインとの間で形成されるコンタクトの
幅を、導電ラインの線幅または断線幅によって自己整列
する。したがって、コンタクトを形成するための写真エ
ッチング工程の整列マージンを増大でき、その結果、半
導体素子の集積度が向上することができる。また、導電
領域と導電ラインとを接続させるコンタクトプラグが形
成されるコンタクトホールの側壁には、傾斜面が形成さ
れる。したがって、導電膜でコンタクトホールを充填す
るに際して、導電膜の段差塗布性を向上させることがで
きる。その結果、コンタクトプラグ内にボイドのような
欠点が発生することを防止できる。
導電領域と導電ラインとの間で形成されるコンタクトの
幅を、導電ラインの線幅または断線幅によって自己整列
する。したがって、コンタクトを形成するための写真エ
ッチング工程の整列マージンを増大でき、その結果、半
導体素子の集積度が向上することができる。また、導電
領域と導電ラインとを接続させるコンタクトプラグが形
成されるコンタクトホールの側壁には、傾斜面が形成さ
れる。したがって、導電膜でコンタクトホールを充填す
るに際して、導電膜の段差塗布性を向上させることがで
きる。その結果、コンタクトプラグ内にボイドのような
欠点が発生することを防止できる。
【００５２】以上、図３ないし図１６及び図１７ないし
図２３を参照して本発明に対する好ましい実施形態を詳
細に説明した。しかし、本発明はこれに限定されるもの
ではなく、本発明の技術的思想の範囲内において当分野
における通常の知識を有する者によってその変形やその
改良が可能である。
図２３を参照して本発明に対する好ましい実施形態を詳
細に説明した。しかし、本発明はこれに限定されるもの
ではなく、本発明の技術的思想の範囲内において当分野
における通常の知識を有する者によってその変形やその
改良が可能である。
【図１】 従来の技術により下部膜パターン及び上部膜
パターンを形成した後の半導体基板の上部表面を示す一
部平面図である。
パターンを形成した後の半導体基板の上部表面を示す一
部平面図である。
【図２】 図１のII−II’線断面図である。
【図３】 第１実施形態の製造工程における半導体素子
のＸ方向断面図である。
のＸ方向断面図である。
【図４】 図３に示す半導体素子のＹ方向断面図であ
る。
る。
【図５】 製造工程において図３に続く半導体素子のＸ
方向断面図である。
方向断面図である。
【図６】 図５に示す半導体素子のＹ方向断面図であ
る。
る。
【図７】 製造工程において図５に続く半導体素子のＸ
方向断面図である。
方向断面図である。
【図８】 図７に示す半導体素子のＹ方向断面図であ
る。
る。
【図９】 製造工程において図７に続く半導体素子のＸ
方向断面図である。
方向断面図である。
【図１０】 図９に示す半導体素子のＹ方向断面図であ
る。
る。
【図１１】 製造工程において図９に続く半導体素子の
Ｘ方向断面図である。
Ｘ方向断面図である。
【図１２】 図１１に示す半導体素子のＹ方向断面図で
ある。
ある。
【図１３】 製造工程において図１１に続く半導体素子
のＸ方向断面図である。
のＸ方向断面図である。
【図１４】 図１３に示す半導体素子のＹ方向断面図で
ある。
ある。
【図１５】 製造工程において図１３に続く半導体素子
のＸ方向断面図である。
のＸ方向断面図である。
【図１６】 図１５に示す半導体素子のＹ方向断面図で
ある。
ある。
【図１７】 第２実施形態の製造工程における半導体素
子の上部表面を示す一部平面図である。
子の上部表面を示す一部平面図である。
【図１８】 製造工程において図１７に続く半導体素子
のＹ方向断面図である。
のＹ方向断面図である。
【図１９】 図１８に示す半導体素子の上部表面を示す
一部平面図である。
一部平面図である。
【図２０】 製造工程において図１８に続く半導体素子
のＹ方向断面図である。
のＹ方向断面図である。
【図２１】 図２０に示す半導体素子の上部表面を示す
一部平面図である。
一部平面図である。
【図２２】 製造工程において図２０に続く半導体素子
のＹ方向断面図である。
のＹ方向断面図である。
【図２３】 図２２に示す半導体素子の上部表面を示す
一部平面図である。
一部平面図である。
３０ 半導体基板 ３１ 導電領域 ３２ 第１層間絶縁膜 ３４ 導電ライン ３６ 第２層間絶縁膜 ３８ 感光膜パターン ４０ 第２層間絶縁膜 ４２ コンタクトホール ４４ コンタクトプラグ
フロントページの続き (72)発明者 李 重 ▲げん▼ 大韓民国京畿道水原市八達区靈通洞 三星 アパート924棟403号 (72)発明者 姜 鉉 在 大韓民国京畿道安養市万安区安養６洞393 −19番地203号
Claims (17)
- 【請求項１】 （ａ）半導体基板の上部に導電領域を形
成する段階と、 （ｂ）前記導電領域が形成された半導体基板の全面に第
１層間絶縁膜を形成する段階と、 （ｃ）前記第１層間絶縁膜上に前記導電領域と接続され
る導電ラインを形成する段階と、 （ｄ）前記導電ライン上に第２層間絶縁膜を形成する段
階と、 （ｅ）前記導電領域の上部に形成された前記第１層間絶
縁膜、前記導電ライン及び前記第２層間絶縁膜を除去し
て前記導電領域を露出させるコンタクトホールを形成す
る段階と、 （ｆ）前記コンタクトホールの内部に導電物質を充填し
て前記導電ラインと前記導電領域とを接続させる段階と
を含むことを特徴とする半導体素子の製造方法。 - 【請求項２】 前記（ｅ）段階は、 （ｅ１）前記導電ラインの線幅よりも大きな幅を有する
感光膜パターンを前記第２層間絶縁膜上に形成する段階
と、 （ｅ２）前記感光膜パターンをエッチングマスクとして
前記第２層間絶縁膜を前記導電ラインが露出するまでエ
ッチングする段階と、 （ｅ３）前記エッチングされた第２層間絶縁膜をエッチ
ングマスクとして前記導電ライン及び前記第１層間絶縁
膜をエッチングすることを特徴とする請求項１に記載の
半導体素子の製造方法。 - 【請求項３】 前記（ｅ３）段階は、 前記エッチングされた第２層間絶縁膜をエッチングマス
クとして前記導電ラインをエッチングすることによって
前記第１層間絶縁膜を露出させる段階と、 前記露出された第１層間絶縁膜をエッチングする段階と
を含むことを特徴とする請求項２に記載の半導体素子の
製造方法。 - 【請求項４】 前記コンタクトホールは、上部の断面積
が下部の断面積よりも大きいことを特徴とする請求項２
または３に記載の半導体素子の製造方法。 - 【請求項５】 前記（ｅ３）段階前に、前記感光膜パタ
ーンを除去する段階をさらに含むことを特徴とする請求
項２または３に記載の半導体素子の製造方法。 - 【請求項６】 前記（ｃ）段階は、 前記第１層間絶縁膜上に、前記導電ラインが形成される
ための開口をもつ絶縁膜パターンを形成する段階と、 ライン形状の前記開口内に前記導電性物質を蒸着する段
階とを含むことを特徴とする請求項１に記載の半導体素
子の製造方法。 - 【請求項７】 （ａ）半導体基板の上部に導電領域を形
成する段階と、 （ｂ）前記導電領域が形成された半導体基板の全面に第
１層間絶縁膜を形成する段階と、 （ｃ）所定の断線幅の断線部分を有し、前記導電領域と
接続される導電ラインを、前記第１層間絶縁膜上に形成
する段階と、 （ｄ）前記導電ライン上に第２層間絶縁膜を形成して、
前記第２層間絶縁膜の第１部分に前記導電ライン内の前
記断線部分を充填させる段階と、 （ｅ）前記導電領域の上部に形成された前記第１層間絶
縁膜、前記導電ラインの断線部分を充填する第２層間絶
縁膜の第１部分、及び前記断線部分の上部に形成された
第２層間絶縁膜の第２部分を除去してコンタクトホール
を形成する段階と、 （ｆ）前記コンタクトホールの内部に導電物質を充填し
て前記導電ラインと前記導電領域とを接続させる段階と
を含むことを特徴とする半導体素子の製造方法。 - 【請求項８】 前記（ｅ）段階は、 （ｅ１）前記導電ラインの線幅及び断線幅よりも大きい
横幅及び縦幅を有する感光膜パターンを前記第２層間絶
縁膜上に感光膜パターンを形成する段階と、 （ｅ２）前記感光膜パターン及び前記導電ラインをエッ
チングマスクとして前記断線部分の上部に形成された第
２層間絶縁膜の第２部分、前記断線部分内に充填された
第２層間絶縁膜の第１部分、及び前記導電領域の上部に
形成された第１層間絶縁膜の所定部分をエッチングして
前記導電領域を露出させるコンタクトホールを形成する
段階とを含むことを特徴とする請求項７に記載の半導体
素子の製造方法。 - 【請求項９】 前記（ｅ２）段階は前記感光膜パターン
をエッチングマスクとして、前記断線部分の上部に形成
された第２層間絶縁膜をエッチングし、前記断線された
導電ラインを露出させる段階と、 前記導電ライン内の断線部分を充填する前記第２層間絶
縁膜の第１部分及び前記エッチングされた第２層間絶縁
膜をエッチングマスクとして、前記断線部分内に充填さ
れた第２層間絶縁膜の第１部分及び前記断線部分の下部
に形成された第１層間絶縁膜をエッチングし、前記導電
領域を露出させるコンタクトホールを形成する段階とを
含むことを特徴とする請求項７に記載の半導体素子の製
造方法。 - 【請求項１０】 前記導電ラインを形成する段階は、内
部に傾斜した側壁を形成する異方性エッチング工程を含
み、前記コンタクトホールの上部の断面積がその下部の
断面積よりも大きいことを特徴とする請求項７または８
に記載の半導体素子の製造方法。 - 【請求項１１】 前記断線された導電ラインを露出させ
る段階後に、前記感光膜パターンを除去する段階をさら
に含むことを特徴とする請求項９に記載の半導体素子の
製造方法。 - 【請求項１２】 前記（ｃ）段階は、 前記第１層間絶縁膜上に、前記所定の幅で断線された導
電ラインが形成されるための開口をもつ絶縁膜パターン
を形成する段階と、 前記開口に所定の幅で断線された前記導電ラインを形成
する段階とを含むことを特徴とする請求項７に記載の半
導体素子の製造方法。 - 【請求項１３】 導電領域、導電ライン、及び前記導電
ラインと前記導電領域とを電気的に接続させるコンタク
トプラグを含む半導体素子において、 前記導電ラインは前記コンタクトプラグの側壁を通じて
電気的に接続され、前記導電領域は前記コンタクトプラ
グの底部を通じて電気的に接続され、前記コンタクトプ
ラグの平断面の面積は、前記コンタクトプラグの上部か
ら下部に向かって縮小することを特徴とする自己整列コ
ンタクトをもつ半導体素子。 - 【請求項１４】 前記コンタクトプラグの底部は、導電
ラインの線幅によって自己整列されることを特徴とする
請求項１３に記載の自己整列コンタクトをもつ半導体素
子。 - 【請求項１５】 前記コンタクトプラグの上部の幅は、
導電ラインの線幅よりも大きいことを特徴とする請求項
１３に記載の自己整列コンタクトをもつ半導体素子。 - 【請求項１６】 前記導電領域は、ビットラインコンタ
クトパッド、ワードラインコンタクトパッド、ソース領
域、ドレイン領域、ゲート電極または層間配線であるこ
とを特徴とする請求項１３に記載の自己整列コンタクト
をもつ半導体素子。 - 【請求項１７】 前記導電ラインは、ビットライン、ワ
ードラインまたは層間配線であることを特徴とする請求
項１３に記載の自己整列コンタクトをもつ半導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR99P39837 | 1999-09-16 | ||
| KR1019990039837A KR100335488B1 (ko) | 1999-09-16 | 1999-09-16 | 자기 정렬 콘택을 가지는 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110902A true JP2001110902A (ja) | 2001-04-20 |
| JP4498568B2 JP4498568B2 (ja) | 2010-07-07 |
Family
ID=19611838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000275536A Expired - Fee Related JP4498568B2 (ja) | 1999-09-16 | 2000-09-11 | 自己整列コンタクトをもつ半導体素子の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6716746B1 (ja) |
| JP (1) | JP4498568B2 (ja) |
| KR (1) | KR100335488B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004044686B4 (de) * | 2004-09-15 | 2006-08-31 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Vias, die zwei Abschnitte haben, und Herstellungsverfahren |
| US20070066047A1 (en) * | 2005-09-18 | 2007-03-22 | Jianhui Ye | Method of forming opening and contact |
| US7838429B2 (en) * | 2007-07-18 | 2010-11-23 | Texas Instruments Incorporated | Method to manufacture a thin film resistor |
| US20090057907A1 (en) * | 2007-08-30 | 2009-03-05 | Ming-Tzong Yang | Interconnection structure |
| US7928577B2 (en) | 2008-07-16 | 2011-04-19 | Micron Technology, Inc. | Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same |
| US9627310B2 (en) * | 2012-04-11 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with self-aligned interconnects |
| US11600519B2 (en) * | 2019-09-16 | 2023-03-07 | International Business Machines Corporation | Skip-via proximity interconnect |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143845A (ja) * | 1986-12-08 | 1988-06-16 | Hitachi Ltd | 半導体集積回路装置 |
| JPH06125013A (ja) * | 1992-03-14 | 1994-05-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH08316312A (ja) * | 1995-05-17 | 1996-11-29 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0917868A (ja) * | 1995-06-27 | 1997-01-17 | Nippon Steel Corp | 半導体集積回路装置の配線接続構造及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950011555B1 (ko) * | 1992-06-16 | 1995-10-06 | 현대전자산업주식회사 | 반도체 접속장치 및 그 제조방법 |
| KR100267594B1 (ko) * | 1993-10-08 | 2000-10-16 | 윤종용 | 반도체장치의 금속배선 형성방법 |
| KR0137978B1 (ko) * | 1994-10-12 | 1998-06-15 | 김주용 | 반도체 소자 제조방법 |
| KR100238224B1 (ko) * | 1996-12-31 | 2000-01-15 | 윤종용 | 반도체장치의 금속배선 형성방법 |
| US6037211A (en) | 1997-05-05 | 2000-03-14 | Vanguard International Semiconductor Corporation | Method of fabricating contact holes in high density integrated circuits using polysilicon landing plug and self-aligned etching processes |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US5895264A (en) * | 1997-07-30 | 1999-04-20 | Chartered Semiconductor Manufacturing Ltd. | Method for forming stacked polysilicon |
| JP4226699B2 (ja) * | 1998-09-11 | 2009-02-18 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6136695A (en) * | 1999-08-04 | 2000-10-24 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a self-aligned contact |
-
1999
- 1999-09-16 KR KR1019990039837A patent/KR100335488B1/ko not_active IP Right Cessation
-
2000
- 2000-08-18 US US09/640,754 patent/US6716746B1/en not_active Expired - Lifetime
- 2000-09-11 JP JP2000275536A patent/JP4498568B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63143845A (ja) * | 1986-12-08 | 1988-06-16 | Hitachi Ltd | 半導体集積回路装置 |
| JPH06125013A (ja) * | 1992-03-14 | 1994-05-06 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH08316312A (ja) * | 1995-05-17 | 1996-11-29 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0917868A (ja) * | 1995-06-27 | 1997-01-17 | Nippon Steel Corp | 半導体集積回路装置の配線接続構造及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010027865A (ko) | 2001-04-06 |
| KR100335488B1 (ko) | 2002-05-04 |
| JP4498568B2 (ja) | 2010-07-07 |
| US6716746B1 (en) | 2004-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030034501A (ko) | 반도체소자의 도전배선 형성방법 | |
| KR100596489B1 (ko) | 금속배선을 갖는 반도체 장치 및 이의 제조방법 | |
| JP2000208629A (ja) | 半導体装置のパッド及びその製造方法 | |
| JP4860189B2 (ja) | 半導体メモリ素子の金属配線形成方法 | |
| CN101378034A (zh) | 在半导体器件中形成接触的方法 | |
| JP4498568B2 (ja) | 自己整列コンタクトをもつ半導体素子の製造方法 | |
| JP2008258632A (ja) | フラッシュメモリ素子の製造方法 | |
| KR100685677B1 (ko) | 반도체 소자 제조 방법 | |
| JPH10189709A (ja) | 集積回路装置の製造方法 | |
| KR101204919B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100859831B1 (ko) | 매립형 비트라인을 구비한 반도체 소자의 제조 방법 | |
| KR100784074B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR20050073890A (ko) | 반도체 장치의 배선 구조체 및 그 형성 방법 | |
| KR20100013948A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101113768B1 (ko) | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 | |
| KR100470390B1 (ko) | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 | |
| KR20070002325A (ko) | 반도체 소자 제조방법 | |
| KR100673238B1 (ko) | 반도체 소자의 다마신 패턴 형성 방법 | |
| KR100356482B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20030058638A (ko) | 반도체소자의 제조방법 | |
| KR20100025715A (ko) | 반도체 소자의 게이트 패턴 형성방법 | |
| KR20020054683A (ko) | 반도체 소자의 제조 방법 | |
| KR20030015703A (ko) | 다층 배선 절연막 구조체 및 그 형성 방법 | |
| KR20050116483A (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR20070062026A (ko) | 반도체 소자의 컨택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100414 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |