KR100673238B1 - 반도체 소자의 다마신 패턴 형성 방법 - Google Patents

반도체 소자의 다마신 패턴 형성 방법 Download PDF

Info

Publication number
KR100673238B1
KR100673238B1 KR1020040114187A KR20040114187A KR100673238B1 KR 100673238 B1 KR100673238 B1 KR 100673238B1 KR 1020040114187 A KR1020040114187 A KR 1020040114187A KR 20040114187 A KR20040114187 A KR 20040114187A KR 100673238 B1 KR100673238 B1 KR 100673238B1
Authority
KR
South Korea
Prior art keywords
trench
forming
interlayer insulating
hard mask
film
Prior art date
Application number
KR1020040114187A
Other languages
English (en)
Other versions
KR20060075406A (ko
Inventor
이재중
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040114187A priority Critical patent/KR100673238B1/ko
Publication of KR20060075406A publication Critical patent/KR20060075406A/ko
Application granted granted Critical
Publication of KR100673238B1 publication Critical patent/KR100673238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 다마신 패턴 형성 방법에 관한 것으로, 하부 층간 절연막 상부에 형성되는 하드 마스크를 질화막 또는 옥시나이트라이드막으로 형성하여 금속 배선을 형성한 후에도 하드 마스크를 잔류시킨 후, 하드 마스크를 상부 층간 절연막에 비아홀 형성 시 식각 정지막으로 사용함으로써, 식각 정지막을 형성하는 단계를 생략하여 공정 단계를 줄이고 비아홀 형성 시 정렬 오차가 발생되더라도 하부 층간 절연막이 식각되는 것을 방지할 수 있다.
하드 마스크, 질화막, 식각 정지막

Description

반도체 소자의 다마신 패턴 형성 방법{Method of forming a damascene pattern in a semiconductor device}
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 반도체 기판 102 : 게이트 라인
102a : 터널 산화막 102b : 제1 폴리실리콘층
102c : 유전체막 102d : 제2 폴리실리콘층
102e : 금속층 102f : 게이트 하드 마스크
102g : 절연막 스페이서 103 : 제1 층간 절연막
104 : 트렌치 식각 정지막 105 : 제2 층간 절연막
106 : 트렌치 하드 마스크 107 : 트렌치 포토레지스트 패턴
108 : 트렌치 109 : 금속 배선
110 : 제3 층간 절연막 111 : 비아홀 포토레지스트 패턴
112 : 비아홀 113 : 비아 플러그
본 발명은 반도체 소자의 다마신 패턴 형성 방법에 관한 것으로, 특히 하드 마스크를 이용한 반도체 소자의 다마신 패턴 형성 방법에 관한 것이다.
반도체 소자의 제조 공정에서는 반도체 소자들을 전기적으로 연결시키기 위하여 금속 배선을 형성하는 공정이 반드시 진행된다. 한편, 금속 배선을 형성하기 위해서는 층간 절연막에 트렌치와 같은 다마신 패턴을 형성하는 공정이 진행되어야 한다. 이때, 트렌치를 형성하기 위한 식각 공정 시 식각 마스크로 사용되는 포토레지스트가 함께 식각되며, 트렌치가 완전하게 형성되기도 전에 포토레지스트 패턴이 제거될 수도 있다. 이를 방지하기 위하여 포토레지스트 패턴을 두껍게 형성하면 되지만, 식각 깊이가 깊어져 트렌치를 목표 패턴을 형성하기가 어려워진다.
이러한 문제점을 해결하기 위하여, 층간 절연막 상에 층간 절연막과 식각 선택비가 다른 하드 마스크를 상대적으로 얇은 두께로 형성하고, 하드 마스크를 패터닝한 후, 하드 마스크를 식각 마스크로 사용하여 트렌치를 형성하기 위한 식각 공정을 진행한다. 이때, 하드 마스크로는 일반적으로 텅스텐 하드 마스크가 사용된다. 하드 마스크는 트렌치에 금속 배선이 형성되면서 제거된다.
하드 마스크가 제거된 상태에서 상부에 층간 절연막을 다시 형성하고 비아홀 을 형성할 때 정렬 오차가 발생되면 하부 층간 절연막이 함께 식각되어 불량이 발생될 수 있다. 이를 방지하기 위하여, 상부 층간 절연막을 형성하기 전에 식각 정지막을 형성해야 한다.
이렇듯, 비아홀을 형성하기 위하여 질화막을 형성해야 하므로 공정 단계가 증가하고 공정 진행 시간이 증가하는 문제점이 발생된다.
이에 대하여, 본 발명이 제시하는 반도체 소자의 다마신 패턴 형성 방법은 하부 층간 절연막 상부에 형성되는 하드 마스크를 질화막 또는 옥시나이트라이드막으로 형성하여 금속 배선을 형성한 후에도 하드 마스크를 잔류시킨 후, 하드 마스크를 상부 층간 절연막에 비아홀 형성 시 식각 정지막으로 사용함으로써, 식각 정지막을 형성하는 단계를 생략하여 공정 단계를 줄이고 비아홀 형성 시 정렬 오차가 발생되더라도 하부 층간 절연막이 식각되는 것을 방지할 수 있다.

본 발명의 실시예에 따른 반도체 소자의 다마신 패턴 형성 방법은 게이트 라인이 형성된 반도체 기판 상에 제1 층간 절연막, 트렌치 식각 정지막, 제2 층간 절연막 및 트렌치 하드 마스크를 순차적으로 형성하는 단계와, 트렌치 하드 마스크 및 제2 층간 절연막의 소정 영역을 식각하여 트렌치를 형성하는 단계와, 트렌치에 금속 배선을 형성하는 단계와, 금속 배선을 포함한 전체 구조 상에 제3 층간 절연막을 형성하는 단계와, 트렌치 하드 마스크를 식각 정지막으로 사용하여 제3 층간 절연막의 소정 영역에 비아홀을 형성하는 단계, 및 비아홀에 비아홀 플러그를 형성하는 단계를 포함한다.
상기에서, 트렌치 하드 마스크는 질화막 또는 옥시나이트라이드막으로 형성한다.
트렌치 형성 시 트렌치 식각 정지막에 대한 선택비를 1.5:1 내지 20:1로 설정하며, 제2 층간 절연막 두께의 20% 내지 50%에 해당하는 만큼 제2 층간 절연막을 과도하게 식각한다.
트렌치 형성 후, 트렌치를 통해 노출된 트렌치 식각 정지막을 제거하는 단계를 더 포함할 수 있다. 트렌치 식각 정지막 식각 시 제1 층간 절연막에 200Å 내지 1000Å의 식각 손실을 발생시킬 수 있다.
비아홀 형성 후, 비아홀을 통해 노출된 트렌치 하드 마스크를 제거하는 단계를 더 포함할 수 있다. 트렌치 하드 마스크를 제거 시 제2 층간 절연막에 200Å 내지 800Å 정도의 식각 손실을 발생시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상 의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
한편, 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다라고 기재되는 경우에 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제3의 막이 개재되어질 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 1a 내지 도 1g는 본 발명의 실시예에 따른 반도체 소자의 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위하여 통상의 공정을 통해 게이트 라인(102)과 같은 여러 요소가 형성된 반도체 기판(101) 상에 제1 층간 절연막(103), 트렌치 식각 정지막(104), 제2 층간 절연막(105) 및 트렌치 하드 마스크(106)를 순차적으로 형성한다. 이어서, 트렌치 하드 마스크(106) 상부에는 금속 배선이 형성될 영역이 정의된 트렌치 포토레지스트 패턴(107)을 형성한다. 미설명된 도면부호 102a는 터널 산화막, 102b는 플로팅 게이트용 제1 폴리실리콘층, 102c는 유전체막, 102d는 콘트롤 게이트용 제2 폴리실리콘층, 102e는 금속층, 102f는 게이트 하드 마스크, 102g는 게이트 절연막 스페이서이다.
상기에서, 트렌치 하드 마스크(106)는 질화막이나 옥시나이트라이드막으로 형성한다. 트렌치 하드 마스크(106)는 제2 층간 절연막(105)과 식각 선택비가 다르지만, 후속 공정으로 제2 층간 절연막(105)에 트렌치를 형성하는 과정에서 낮은 식 각 속도로 함께 식각된다. 이를 고려하여, 트렌치를 형성 후에도 트렌치 하드 마스크(106)가 제2 층간 절연막(105) 상에 잔류될 수 있을 정도의 두께로 트렌치 하드 마스크(106)를 형성한다. 예를 들어, 트렌치 하드 마스크(106)를 800Å 내지 2000Å의 두께로 형성할 수 있다.
도 1b를 참조하면, 트렌치 포토레지스트 패턴(도 1a의 107)을 식각 마스크로 사용하는 식각 공정으로 트렌치 하드 마스크(106) 및 제2 층간 절연막(105)을 식각하여 트렌치(108)를 형성한다. 이후, 트렌치 포토레지스트 패턴(도 1a의 107)을 제거한다.
트렌치(108)를 형성하기 위한 제2 층간 절연막(105)의 식각 공정을 과도하게 실시하더라도 하부의 트렌치 식각 정지막(104)이 잔류할 수 있도록, 질화막 또는 옥시나이트라이드막으로 이루어진 트렌치 식각 정지막(104)에 대한 선택비를 1.5:1 내지 20:1로 설정하는 것이 바람직하다. 이때, 식각 공정의 과도 식각량은 제2 층간 절연막(105) 두께의 20% 내지 50%로 설정한다.
도 1c를 참조하면, 트렌치(108)를 통해 노출된 부분의 트렌치 식각 정지막(104)을 제거한다. 이때, 트렌치 식각 정지막(104)이 제거되면서 제1 층간 절연막(103)이 노출되는데, 트렌치 식각 정지막(104)의 식각 공정 시 제1 층간 절연막(103)의 손실 두께를 200Å 내지 1000Å 정도로 설정한다.
한편, 트렌치 식각 정지막(104) 식각 시 제2 층간 절연막(105) 상부의 트렌치 하드 마스크(106)도 약간의 두께만큼 식각된다.
도 1d를 참조하면, 트렌치(도 1c의 108) 내부에 금속 배선(109)을 형성한다. 금속 배선(109)은 구리, 알루미늄 또는 텅스텐으로 형성할 수 있다. 여기서, 금속 배선(109)을 형성하기 전에 Ti로 이루어진 접착층과 TiN으로 이루어진 장벽 금속층을 먼저 형성할 수도 있다.
한편, 금속 배선(109)은 트렌치(도 1c의 108)가 완전히 매립되도록 전체 구소 상에 금속층을 형성한 후, 화학적 기계적 연마 공정으로 제2 층간 절연막(105) 상부의 금속층을 제거하고 트렌치(도 1c의 108)의 내부에만 금속층을 잔류시켜 형성한다. 이때, 트렌치 하드 마스크(106)는 연마 선택비의 차이에 의해 화학적 기계적 연마 공정이 완료된 후에도 제2 층간 절연막(105) 상에 잔류된다.
도 1e를 참조하면, 금속 배선(109)을 포함한 전체 구조 상에 제3 층간 절연막(110)을 형성한다. 제3 층간 절연막(110) 상에는 비아홀이 형성될 영역이 정의된 비아홀 포토레지스트 패턴(111)을 형성한다.
도 1f를 참조하면, 비아홀 포토레지스트 패턴(도 1e의 111)을 식각 마스크로 사용하는 식각 공정으로 제3 층간 절연막(110)을 식각하여 비아홀(112)을 형성한다. 이후, 비아홀 포토레지스트 패턴(111)을 제거한다.
비아홀(112)을 형성하는 과정에서 정렬 오차가 발생되더라도, 제2 층간 절연막(105) 상에 잔류하는 트렌치 하드 마스크(106)가 식각 정지막의 역할을 하기 때문에, 제2 층간 절연막(105)은 식각되지 않는다.
도 1g를 참조하면, 비아홀(112) 형성 시 정렬 오차가 발생되면 금속 배선(109)의 노출 면적이 좁아져 접촉 저항이 높아진다. 이를 방지하기 위하여, 비아홀(112)을 통해 노출된 트렌치 하드 마스크(106)를 추가로 식각하여 금속 배선(109) 의 측벽을 노출시킨다. 이때, 트렌치 하드 마스크(106) 식각 시 제2 층간 절연막(105)에 200Å 내지 800Å 정도의 식각 손실을 발생시켜, 금속 배선(109)의 측벽이 보다 더 노출되도록 할 수 있다.
도 1h를 참조하면, 비아홀(도 1g의 112)에 비아 플러그(113)를 형성한다. 비아 플러그(113)는 금속 배선(109)과 동일한 방법으로 형성할 수 있다.
상술한 바와 같이, 본 발명은 하부 층간 절연막 상부에 형성되는 하드 마스크를 질화막 또는 옥시나이트라이드막으로 형성하여 금속 배선을 형성한 후에도 하드 마스크를 잔류시킨 후, 하드 마스크를 상부 층간 절연막에 비아홀 형성 시 식각 정지막으로 사용함으로써, 식각 정지막을 형성하는 단계를 생략하여 공정 단계를 줄이고 비아홀 형성 시 정렬 오차가 발생되더라도 하부 층간 절연막이 식각되는 것을 방지할 수 있다.

Claims (8)

  1. 게이트 라인이 형성된 반도체 기판 상에 제1 층간 절연막, 트렌치 식각 정지막, 제2 층간 절연막 및 트렌치 하드 마스크를 순차적으로 형성하는 단계;
    상기 트렌치 하드 마스크 및 상기 제2 층간 절연막의 소정 영역을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치에 금속 배선을 형성하는 단계;
    상기 금속 배선을 포함한 전체 구조 상에 제3 층간 절연막을 형성하는 단계;
    상기 트렌치 하드 마스크를 식각 정지막으로 사용하여 상기 제3 층간 절연막의 소정 영역에 비아홀을 형성하는 단계; 및
    상기 비아홀에 비아홀 플러그를 형성하는 단계를 포함하는 반도체 소자의 다마신 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 트렌치 하드 마스크는 질화막 또는 옥시나이트라이드막으로 형성되는 반도체 소자의 다마신 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 트렌치 형성 시 상기 트렌치 식각 정지막에 대한 선택비를 1.5:1 내지 20:1로 설정하는 반도체 소자의 다마신 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 트렌치 형성 시 상기 제2 층간 절연막 두께의 20% 내지 50%에 해당하는 만큼 상기 제2 층간 절연막을 과도하게 식각하는 반도체 소자의 다마신 패턴 형성 방법.
  5. 제 1 항에 있어서, 상기 트렌치 형성 후,
    상기 트렌치를 통해 노출된 상기 트렌치 식각 정지막을 제거하는 단계를 더 포함하는 반도체 소자의 다마신 패턴 형성 방법.
  6. 제 5 항에 있어서,
    상기 트렌치 식각 정지막 식각 시 상기 제1 층간 절연막에 200Å 내지 1000Å의 식각 손실을 발생시키는 반도체 소자의 다마신 패턴 형성 방법.
  7. 제 1 항에 있어서, 상기 비아홀 형성 후,
    상기 비아홀을 통해 노출된 상기 트렌치 하드 마스크를 제거하는 단계를 더 포함하는 반도체 소자의 다마신 패턴 형성 방법.
  8. 제 7 항에 있어서,
    상기 트렌치 하드 마스크를 제거 시 상기 제2 층간 절연막에 200Å 내지 800Å 정도의 식각 손실을 발생시키는 반도체 소자의 다마신 패턴 형성 방법.
KR1020040114187A 2004-12-28 2004-12-28 반도체 소자의 다마신 패턴 형성 방법 KR100673238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114187A KR100673238B1 (ko) 2004-12-28 2004-12-28 반도체 소자의 다마신 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114187A KR100673238B1 (ko) 2004-12-28 2004-12-28 반도체 소자의 다마신 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20060075406A KR20060075406A (ko) 2006-07-04
KR100673238B1 true KR100673238B1 (ko) 2007-01-22

Family

ID=37167947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114187A KR100673238B1 (ko) 2004-12-28 2004-12-28 반도체 소자의 다마신 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100673238B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043902A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 다층 금속 배선 형성 방법
KR20010005303A (ko) * 1999-06-30 2001-01-15 김영환 자기정렬적인 콘택 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043902A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 다층 금속 배선 형성 방법
KR20010005303A (ko) * 1999-06-30 2001-01-15 김영환 자기정렬적인 콘택 형성방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020000043902
1020010005303

Also Published As

Publication number Publication date
KR20060075406A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
US20040161921A1 (en) Method for forming conductive wires of semiconductor device
JP2006013431A (ja) 半導体装置の配線構造体及びその形成方法
KR100875654B1 (ko) 반도체 소자의 스토리지노드콘택 형성 방법
KR100539444B1 (ko) 반도체 소자의 금속배선 형성방법
JP4498568B2 (ja) 自己整列コンタクトをもつ半導体素子の製造方法
KR20040057534A (ko) 다마신 공정을 이용한 반도체소자 제조 방법
KR100673238B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR101204919B1 (ko) 반도체 소자 및 그 제조 방법
KR100833417B1 (ko) 반도체 소자의 제조방법
KR100833425B1 (ko) 반도체 소자의 제조방법
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP2009054879A (ja) 集積回路の製造方法
KR100607355B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100532967B1 (ko) 반도체 소자의 비트라인 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100390996B1 (ko) 금속 배선 형성 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
US7842608B2 (en) Method for manufacturing semiconductor device having via plug
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법
KR100875659B1 (ko) 반도체 소자의 콘택 형성방법
KR100603589B1 (ko) 반도체소자의 콘택홀 형성 방법
KR100808369B1 (ko) 반도체 소자의 제조방법
KR20030058638A (ko) 반도체소자의 제조방법
JP2001284353A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee