CN101378034A - 在半导体器件中形成接触的方法 - Google Patents

在半导体器件中形成接触的方法 Download PDF

Info

Publication number
CN101378034A
CN101378034A CNA2007103063341A CN200710306334A CN101378034A CN 101378034 A CN101378034 A CN 101378034A CN A2007103063341 A CNA2007103063341 A CN A2007103063341A CN 200710306334 A CN200710306334 A CN 200710306334A CN 101378034 A CN101378034 A CN 101378034A
Authority
CN
China
Prior art keywords
contact hole
insulating barrier
spacer
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007103063341A
Other languages
English (en)
Inventor
曹祥薰
李相晤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101378034A publication Critical patent/CN101378034A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

本发明涉及制造半导体器件的方法，更具体涉及在半导体器件中形成接触的方法，包括：提供衬底；在衬底上方形成绝缘层；在绝缘层上方形成用于接触孔的光刻胶图案，其中光刻胶图案包含具有大于所需接触临界尺寸(CD)的临界尺寸(CD)的开口；通过使用光刻胶图案选择性蚀刻绝缘层，以形成接触孔；和在接触孔的侧壁上形成隔离物，直到其侧壁被隔离物覆盖的接触孔的CD减少至所需的接触CD。

Description

在半导体器件中形成接触的方法
相关申请
本发明要求2007年8月31日提交的韩国专利申请2007-0088146的优先权，将其全部内容通过引用并入本文。
技术领域
本发明涉及一种制造半导体器件的方法，更具体涉及一种在半导体器件中形成接触的方法。
背景技术
诸如动态随机存取存储(DRAM)器件的半导体器件包含多层金属线。因此，要求用于形成接触的工艺连接上金属线与下金属线。
近年来，随着半导体器件高度集成，增加了接触的纵横比(aspectratio)。因此，在形成接触的工艺期间发生各种问题。这些问题将参照图1A到1C更详细地说明。
参照图1A，包含位线导电层11A和位线硬掩模层11B的位线11形成在包含特定下部结构的衬底(没有显示)的上方。
接着，在包含位线11的所得结构上方形成第一绝缘层12。蚀刻停止层13与第二绝缘层14形成在第一绝缘层12上方。第二绝缘层14形成具有足够厚度，以覆盖在半导体存储元件中的单元区域内所形成的电容器(没有显示)。
在第二绝缘层14上方形成用于接触孔工艺的硬掩模层15之后，在硬掩模层15上方形成具有开口以暴露出目标接触孔区域的光刻胶图案17。抗反射层16可被插入光刻胶图案17下方，以防止在曝光工艺期间的反射。
参照图1B，使用光刻胶图案17作为蚀刻掩模，蚀刻硬掩模层15以形成硬掩模图案15A。在蚀刻工艺期间，光刻胶图案17会有一定程度的损失。
参照图1C，使用硬掩模图案15A作为蚀刻阻挡层，蚀刻第二绝缘层14、蚀刻停止层13、第一绝缘层12以及位线硬掩模层11B，以形成暴露出位线导电层11A的接触孔18。接着，移除硬掩模图案15A。其后，通过将导电层填入接触孔18中形成接触(没有显示)，并在第二绝缘层14上方形成上金属线(没有显示)，用以连接所述接触。
然而，当缩小设计规则时，光刻胶图案17的显影检视临界尺寸(DICD)明显减小，例如，在约40nm以下，这在形成接触孔的工艺期间造成下述问题。
首先，光刻胶图案17的厚度也随着DICD减小而实质减小，并因而甚至难以使用光刻胶图案17蚀刻硬掩模层15。
当光刻胶图案17的DICD减小时，单元区域中的电容器的高度增加以确保所需的电容。因此，第二绝缘层14的高度也增加以覆盖电容器。这意味着接触孔18的顶部的临界尺寸(CD)减小，同时所述孔具有增加的深度。即增加接触孔18的深宽比。然而，在使用典型干蚀刻设备的情况下，接触孔18的CD随着自顶部至底部的延伸而减小。因此，由于接触孔18深宽比的增加而可能发生用于形成接触孔18的接触打开的失败(参照图1C中虚线)。
为克服上述问题，可考虑增加光刻胶图案17的DICD，由此增加光刻胶图案17的厚度并确保接触开口裕度。然而，光刻胶图案17的DICD增加以及后续接触孔18的顶部的CD增加会导致接触与相邻金属线之间的桥接(bridge)问题。因为字线与金属线具有相同节距，因此该问题在字线捆扎结构(strapping structure)中更频繁的发生，其中所述字线捆扎结构用以将字线直接连接金属线，以减少外围电路区域中的子字线(sub-word line)区域。
发明内容
本发明涉及提供一种在半导体器件中形成接触的方法。
根据本发明的一方面，提供一种制造半导体器件的方法。该方法包括:提供衬底；在衬底上方形成绝缘层；在绝缘层上方形成用于接触孔的光刻胶图案，其中光刻胶图案包含具有大于所需接触临界尺寸(CD)的CD的开口；使用光刻胶图案，通过选择性蚀刻绝缘层形成接触孔；以及在接触孔的侧壁上形成隔离物，直到其侧壁被隔离物覆盖的接触孔的CD减少至所需的接触CD。
附图说明
图1A到1C是在半导体器件中形成接触的传统方法的横截面图。
图2A到2D是根据本发明的的一个实施方案在半导体器件中形成接触的方法的横截面图。
具体实施方式
图2A到2D是横截面图，用以说明根据本发明的一个实施方案在半导体器件中形成接触的方法。
参照图2A，在包含特定下部结构的衬底(没有显示)上方形成包含位线导电层21A和位线硬掩模层21B的位线21。
接着，在包含位线21的所得结构上方形成第一绝缘层22。蚀刻停止层23和第二绝缘层24形成在第一绝缘层22上方。第二绝缘层24形成为具有足够的厚度，以覆盖在半导体器件的单元区域中所形成的电容器(没有显示)。
在第二绝缘层24上方形成用于接触孔工艺的硬掩模层25之后，在硬掩模层25上方形成具有用以暴露出目标接触孔区域的开口的光刻胶图案27。在此，光刻胶图案27的开口暴露出目标接触孔区，所述开口具有大于由设计规则所限定的临界尺寸(CD)。因此，即使缩小设计规则，也不需要引入新的光刻设备。此外，可确保光刻胶图案27的厚度，并由此可容易地蚀刻硬掩模层25。抗反射层26可形成在光刻胶图案27下方，用以防止曝光工艺期间的反射。
接着，使用光刻胶图案27作为蚀刻掩模，蚀刻硬掩模层25以形成硬掩模图案25A。
参照图2B，使用硬掩模图案25A作为蚀刻阻挡层，顺序蚀刻第二绝缘层24、蚀刻停止层23、第一绝缘层22和位线硬掩模层21B以形成接触孔28，直到暴露出位线导电层21A。接触孔28的顶部的第一临界尺寸(CD)W1对应光刻胶图案27的开口的尺寸。因此，接触孔28的顶部的第一CD W1大于设计规则所限定的尺寸。当然，接触孔28的顶部的第一CD W1应具有选择的值，使得接触孔28不会侵入任何相邻接触孔。
因此，根据本发明，由于即使在蚀刻目标，例如第二绝缘层24、蚀刻停止层23、第一绝缘层22和位线硬掩模层21B是厚的情况下，并且接触孔28的CD随着自顶部至底部延伸而减少，接触裕度也得以增大，所以可防止接触打开的失败。这意味着不需要新的先进干蚀刻设备。
然而，如果根据图2B的工艺结果，在顶部具有增加CD的接触孔28上实施用于形成接触和上金属线的后续工艺，则可能在接触与其相邻金属线之间产生桥接。因此，为防止这种桥接问题，应实施如图2C与2D中所示的附加工艺。
参照图2C，在图2B中的所得结构的表面上方形成用于隔离物的绝缘层29，以减少接触孔28的顶部的第一CD W1，直到其达到第二CD W2。形成绝缘层29直到接触孔28的顶部的第二CD W2达到设计规则所限定的CD，例如从约100
Figure A200710306334D0007144453QIETU
到约999
Figure A200710306334D0007144453QIETU
。在该实施方案中，绝缘层29可以是氧化物层，例如O3-未掺杂硅酸盐玻璃(USG)层、等离子体增强的原硅酸四乙酯(PETEOS)层、硼磷硅酸盐玻璃(BPSG)层、磷硅酸盐玻璃(PSG)层等。接触孔28的底部可被绝缘层29覆盖。
参照图2D，移除在接触孔28的底部中用于隔离物的绝缘层29，以暴露出位线导电层21A，由此将绝缘层29残留在接触孔28的侧壁上，以形成隔离物29A，同时保持接触孔28的顶部的第二CD W2。在接触孔28的底部中的绝缘层29通过毯覆式干蚀刻工艺而移除。在毯覆式干蚀刻工艺期间，可任选地实施平坦化工艺以改善表面均匀性。平坦化工艺可优选通过使用接触式化学机械抛光(CMP)法来实施，优选具有约500
Figure A200710306334D0007144453QIETU
～约1500
Figure A200710306334D0007144453QIETU
的抛光目标。
虽然没有显示，但实施后续工艺，通过在具有第二CD W2的接触孔28中填入导电材料(例如，金属)以形成接触，并接着形成连接第二绝缘层24上方的所述接触的金属线。
在该实施方案中，已说明用于形成位线与金属线之间的接触的方法的示例。然而，该方法可应用于需要深接触结构的所有类型的半导体器件。特别地，因为大于设计规则所限定尺寸的接触孔顶部的CD会导致相邻近的触孔互相接触，因此优选本发明可应用于具有低接触密度的区域。
虽然本发明已针对特定实施方案进行了描述，但本发明的上述实施方案是示例性的而不是限定性的。对本领域技术人员而言显而易见的是，本发明可作进行各种改变与修改而仍不脱离如所附权利要求所限定的本发明的精神与范围。

Claims (15)

1.一种制造半导体器件的方法，所述方法包括:
提供衬底；
在所述衬底上方形成绝缘层；
在所述绝缘层上方形成用于接触孔的光刻胶图案，其中所述光刻胶图案包含临界尺寸(CD)大于所需的接触CD的开口；
使用所述光刻胶图案，通过选择性地蚀刻所述绝缘层形成接触孔；和
在所述接触孔的侧壁上形成隔离物，直到侧壁被所述隔离物覆盖的所述接触孔的CD减少至所需的接触CD。
2.权利要求1所述的方法，其中所述所需的接触CD是由半导体器件的设计规则所限定的CD。
3.权利要求1所述的方法，其中所述衬底包含位线，所述位线具有在所述绝缘层下方顺序形成的位线导电层和位线硬掩模层，通过蚀刻所述绝缘层和所述位线硬掩模层来实施接触孔的形成以暴露出所述位线导电层。
4.权利要求1所述的方法，其中还包括在形成所述光刻胶图案之前，在所述绝缘层上方形成硬掩模层。
5.权利要求4所述的方法，其中使用通过所述光刻胶图案来图案化的所述硬掩模层以实施所述接触孔的形成。
6.权利要求1所述的方法，其中形成所述隔离物包括:
在包含所述接触孔的所得结构的表面上方形成用于隔离物的绝缘层；和
移除在所述接触孔的底部中用于所述隔离物的所述绝缘层。
7.权利要求6所述的方法，其中用于所述隔离物的所述绝缘层由基于氧化物的层制成。
8.权利要求7所述的方法，其中用于所述隔离物的所述绝缘层包含03-未掺杂硅酸盐玻璃(USG)层、等离子体增强的原硅酸四乙酯(PETE0S)层、硼磷硅酸盐玻璃(BPSG)层、磷硅酸盐玻璃(PSG)层、或其组合。
9.权利要求7所述的方法，其中用于所述隔离物的所述绝缘层的厚度为约约
Figure A200710306334C00032
10.权利要求6所述的方法，其中通过毯覆式干蚀刻工艺来实施在所述接触孔的底部中用于所述隔离物的所述绝缘层的移除。
11.权利要求7所述的方法，其中形成所述隔离物还包括在移除所述接触孔的底部中用于所述隔离物的绝缘层之后，实施平坦化工艺。
12.权利要求6所述的方法，其中使用接触式化学机械抛光(CMP)法来实施所述平坦化工艺。
13.权利要求12所述的方法，其中以约
Figure A200710306334C00033
～约
Figure A200710306334C00034
的抛光目标来实施所述接触式CMP法。
14.权利要求1所述的方法，其中所述接触孔具有选择的临界尺寸(CD)，以使得所述接触孔不侵入任何邻近的接触孔。
15.权利要求1所述的方法，其中还包括在形成所述隔离物之后利用导电材料填充所述接触孔来形成接触。
CNA2007103063341A 2007-08-31 2007-12-28 在半导体器件中形成接触的方法 Pending CN101378034A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070088146 2007-08-31
KR1020070088146A KR100950553B1 (ko) 2007-08-31 2007-08-31 반도체 소자의 콘택 형성 방법

Publications (1)

Publication Number Publication Date
CN101378034A true CN101378034A (zh) 2009-03-04

Family

ID=40408143

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007103063341A Pending CN101378034A (zh) 2007-08-31 2007-12-28 在半导体器件中形成接触的方法

Country Status (5)

Country Link
US (1) US20090061615A1 (zh)
JP (1) JP2009060074A (zh)
KR (1) KR100950553B1 (zh)
CN (1) CN101378034A (zh)
TW (1) TW200910520A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219304A (zh) * 2013-04-19 2013-07-24 昆山西钛微电子科技有限公司 半导体晶圆级封装结构及其制备方法
CN107390391A (zh) * 2017-06-20 2017-11-24 武汉华星光电技术有限公司 一种过孔的制作方法
CN107611127A (zh) * 2017-09-19 2018-01-19 睿力集成电路有限公司 半导体结构及其形成方法
WO2023077666A1 (zh) * 2021-11-08 2023-05-11 长鑫存储技术有限公司 半导体结构及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013400B1 (en) * 2008-04-21 2011-09-06 National Semiconductor Corporation Method and system for scaling channel length
JP2019153694A (ja) 2018-03-02 2019-09-12 東芝メモリ株式会社 半導体装置およびその製造方法
CN110867409B (zh) * 2019-11-25 2022-06-14 上海华力集成电路制造有限公司 接触孔的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087591A (en) * 1985-01-22 1992-02-11 Texas Instruments Incorporated Contact etch process
KR970707571A (ko) * 1995-09-14 1997-12-01 이시마루 미키오 축소 치수용 다마스크 공정(damascene process for reduced feature size)
US6037246A (en) * 1996-09-17 2000-03-14 Motorola Inc. Method of making a contact structure
US6372634B1 (en) * 1999-06-15 2002-04-16 Cypress Semiconductor Corp. Plasma etch chemistry and method of improving etch control
KR100327596B1 (ko) * 1999-12-31 2002-03-15 박종섭 Ｓｅｇ 공정을 이용한 반도체소자의 콘택 플러그 제조방법
US6184128B1 (en) * 2000-01-31 2001-02-06 Advanced Micro Devices, Inc. Method using a thin resist mask for dual damascene stop layer etch
US6350700B1 (en) * 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
US6410437B1 (en) * 2000-06-30 2002-06-25 Lam Research Corporation Method for etching dual damascene structures in organosilicate glass
US6632590B1 (en) * 2000-07-14 2003-10-14 Taiwan Semiconductor Manufacturing Company Enhance the process window of memory cell line/space dense pattern in sub-wavelength process
KR20020028649A (ko) * 2000-10-11 2002-04-17 박종섭 반도체소자의 콘택홀 형성방법
KR20020058589A (ko) * 2000-12-30 2002-07-12 박종섭 반도체 소자의 콘택 형성 방법
US6803307B1 (en) * 2003-06-27 2004-10-12 Macronix International Co., Ltd. Method of avoiding enlargement of top critical dimension in contact holes using spacers
KR100571652B1 (ko) * 2003-10-23 2006-04-17 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
US7381646B2 (en) * 2005-08-15 2008-06-03 Chartered Semiconductor Manufacturing, Ltd. Method for using a Cu BEOL process to fabricate an integrated circuit (IC) originally having an al design
KR100780944B1 (ko) * 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
US7338893B2 (en) * 2005-11-23 2008-03-04 Texas Instruments Incorporated Integration of pore sealing liner into dual-damascene methods and devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219304A (zh) * 2013-04-19 2013-07-24 昆山西钛微电子科技有限公司 半导体晶圆级封装结构及其制备方法
CN107390391A (zh) * 2017-06-20 2017-11-24 武汉华星光电技术有限公司 一种过孔的制作方法
CN107611127A (zh) * 2017-09-19 2018-01-19 睿力集成电路有限公司 半导体结构及其形成方法
CN107611127B (zh) * 2017-09-19 2018-12-04 长鑫存储技术有限公司 半导体结构及其形成方法
WO2023077666A1 (zh) * 2021-11-08 2023-05-11 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
KR100950553B1 (ko) 2010-03-30
TW200910520A (en) 2009-03-01
US20090061615A1 (en) 2009-03-05
JP2009060074A (ja) 2009-03-19
KR20090022619A (ko) 2009-03-04

Similar Documents

Publication Publication Date Title
US8871638B2 (en) Semiconductor device and method for fabricating the same
JP2006013431A (ja) 半導体装置の配線構造体及びその形成方法
CN110061001B (zh) 半导体元件及其制作方法
CN101378034A (zh) 在半导体器件中形成接触的方法
JP2005005669A (ja) 半導体素子の製造方法
JP2006179853A (ja) 半導体素子のキャパシタストレージノードの形成方法
US9287214B2 (en) Semiconductor device
CN101211820B (zh) 用于制造半导体器件的方法
US6930341B2 (en) Integrated circuits including insulating spacers that extend beneath a conductive line
US7276451B2 (en) Method for manufacturing semiconductor device
US8119512B1 (en) Method for fabricating semiconductor device with damascene bit line
CN1316592C (zh) 制造半导体器件的方法
JP2001110902A (ja) 自己整列コンタクトをもつ半導体素子及びその製造方法
JP2004304141A (ja) 自己整合コンタクト用側壁スペーサ構造物及びこれの製造方法
US6780763B2 (en) Method for fabricating semiconductor device capable of improving gap-fill property
US6833319B2 (en) Method for fabricating semiconductor device
KR20100013948A (ko) 반도체 소자 및 그 제조 방법
TWI512894B (zh) 金屬內連線結構及其製程
US20070072411A1 (en) Method for forming metal line in semiconductor device
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR20000065823A (ko) 반도체 메모리 장치의 비트 라인 구조
KR101055754B1 (ko) 반도체 메모리 소자의 금속배선 형성방법
KR100349686B1 (ko) 이너 캐패시터의 전하저장 전극 형성방법
KR20090000327A (ko) 반도체 소자의 콘택홀 형성 방법
KR20080060385A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090304