CN107611127B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN107611127B CN107611127B CN201710844212.1A CN201710844212A CN107611127B CN 107611127 B CN107611127 B CN 107611127B CN 201710844212 A CN201710844212 A CN 201710844212A CN 107611127 B CN107611127 B CN 107611127B
- Authority
- CN
- China
- Prior art keywords
- layer
- contact hole
- channel
- dielectric layer
- deposit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 92
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 79
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 57
- 230000002093 peripheral effect Effects 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- 239000007769 metal material Substances 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000005611 electricity Effects 0.000 claims description 5
- 238000006396 nitration reaction Methods 0.000 claims 2
- 238000005516 engineering process Methods 0.000 abstract description 11
- 239000011800 void material Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 34
- 230000008569 process Effects 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000003628 erosive effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003701 mechanical milling Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种半导体结构及其形成方法。在具有通道的前端结构上形成绝缘层，通道中形成渠道沉积物，刻蚀绝缘层形成接触窗，接触窗暴露出渠道沉积物，接触窗靠近渠道沉积物的一端的尺寸小于接触窗远离渠道沉积物的一端的尺寸，在接触窗中形成后端金属层。相比现有技术，本发明中缩小了通道的深度，同时通过设置接触窗弥补了通道缩小的尺寸，由此使得位于通道中的渠道沉积物的高度变低，降低了工艺难度，避免渠道沉积物中空隙的形成，降低了渠道沉积物阻值。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。
背景技术
高深宽比的接触窗制程对于后制程金属沉积是一项挑战，尤其是金属层接触窗结构。随着动态随机存取存储器件(Dynamic Random Access Memory，DRAM)制程不断微缩，必须增加电容高度已达到所需的电容量。但此结构也同步的增加金属层接触窗结构的纵向连接高度。
目前钨化学气相沉积工艺等沉积工艺普遍用于DRAM中的金属层接触窗结构的孔填充，主要用以连接后端金属层与前端结构中的位线或连接其他上下层金属层。
在现有技术中，随着DRAM技术不断微缩，制作高深宽比的电容结构的同时，往往也需要在单元区域之外制作更大高深宽比的金属层接触窗结构，这对于填孔沉积是极大挑战。当金属层接触窗结构出现填孔空隙(key hole)问题，将造成连接线的阻值偏高、讯息传递速度延迟以及产品可靠性的降低。
发明内容
本发明的目的在于提供一种半导体结构及其形成方法，改善高深宽比金属层接触窗结构的沉积效果，降低通道连接阻值。
为解决上述技术问题，本发明提供一种半导体结构的形成方法，包括：
提供一前端结构，所述前端结构包括一介质层，所述介质层中形成有若干贯穿所述介质层的通道；
在所述通道中形成渠道沉积物；
在所述前端结构上形成绝缘层；
刻蚀所述绝缘层形成接触窗，所述接触窗具有底部延伸孔，暴露出所述渠道沉积物的至少部分区域，所述接触窗的所述底部延伸孔的尺寸小于所述接触窗远离所述渠道沉积物的顶开口尺寸；以及
在所述接触窗中形成后端金属层。
可选的，对于所述的半导体结构的形成方法，所述前端结构还包括电容结构，所述介质层上表面不高于所述电容结构的上极板，所述接触窗还暴露出所述电容结构的上极板。
可选的，对于所述的半导体结构的形成方法，在所述通道中形成渠道沉积物的步骤包括：
在所述前端结构上沉积连接材料层，所述连接材料层包含所述渠道沉积物，以填充满所述通道；以及
研磨所述渠道沉积物材料层至暴露出所述电容结构和所述介质层，以形成所述渠道沉积物。
可选的，对于所述的半导体结构的形成方法，刻蚀所述绝缘层形成接触窗的步骤包括：
在所述绝缘层上和所述接触窗中形成掩膜层；
所述掩膜层暴露出所述接触窗的上沿及其周围部分绝缘层；
以所述掩膜层为掩膜刻蚀所述绝缘层，以形成所述底部延伸孔，远离所述接触窗的所述顶开口。
可选的，对于所述的半导体结构的形成方法，在所述通道中形成所述渠道沉积物之后，在所述前端结构上形成所述绝缘层之前，还包括：
在形成有渠道沉积物的前端结构上形成一层刻蚀停止层。
可选的，对于所述的半导体结构的形成方法，所述掩膜层为厚度为400-1000nm的多层光刻胶，所述多层光刻胶的上层为黄光层光刻胶。
可选的，对于所述的半导体结构的形成方法，在所述接触窗中形成所述后端金属层的步骤包括：
在所述接触窗的侧壁和底壁上形成一层衬垫层；
在所述绝缘层上形成金属材料层，所述金属材料层填充满所述接触窗；以及
研磨所述金属材料层至暴露出所述绝缘层，以在所述接触窗中形成所述后端金属层。
本发明还提供一种半导体结构，包括：
前端结构，包括一介质层，所述介质层中形成有若干贯穿所述介质层的通道；
渠道沉积物，形成于所述通道中；
绝缘层，形成于所述前端结构上，所述绝缘层形成有接触窗，所述接触窗具有底部延伸孔，暴露出所述渠道沉积物的至少部分区域，所述接触窗的所述底部延伸孔的尺寸小于所述接触窗远离所述渠道沉积物的顶开口尺寸；以及
后端金属层，形成于所述接触窗中。
可选的，对于所述的半导体结构，所述前端结构还包括多个电容结构，所述介质层上表面不高于所述电容结构的上极板，所述接触窗还位于所述电容结构的上极板上。
可选的，对于所述的半导体结构，还包括一层刻蚀停止层，位于所述前端结构和所述绝缘层之间的。
可选的，对于所述的半导体结构，所述刻蚀停止层包括一层厚度10-100nm的氮化层。
可选的，对于所述的半导体结构，还包括一层衬垫层，位于所述接触窗的侧壁和底壁上。
本发明还提供另一种半导体结构的形成方法，包括：
提供一衬底，包含一单元区域及一外围区域，所述单元区域上置有多个电容结构，所述外围区域上形成有一介质层，所述介质层上表面不高于所述电容结构的上极板；
在所述介质层中形成若干通道，所述通道贯穿所述介质层且位于所述外围区域上；
在所述通道中形成渠道沉积物；以及
在所述电容结构的所述上极板上及所述介质层上形成后端金属层；
其中，所述电容结构的所述上极板的上表面及所述介质层的上表面组成为整平连续面，并且所述渠道沉积物的上表面平齐于所述整平连续面，以使所述渠道沉积物在长度上对应于所述电容结构。
可选的，对于所述的半导体结构的形成方法，在形成所述渠道沉积物之后，还包括：形成一层刻蚀停止层于所述整平连续面整平连续面上。
可选的，对于所述的半导体结构的形成方法，在所述电容结构的所述上极板上及所述介质层上形成后端金属层的步骤包括：
在所述整平连续面形成绝缘层；
刻蚀所述绝缘层形成接触窗，所述接触窗具有底部延伸孔，暴露出所述渠道沉积物的至少部分区域及所述上极板的部分区域，所述接触窗的所述底部延伸孔的尺寸小于所述接触窗远离所述整平连续面的顶开口尺寸；
在所述接触窗的侧壁和底壁上形成一层衬垫层；以及
在所述接触窗中形成所述后端金属层。
本发明还提供另一种半导体结构，包括：
一衬底，包含一单元区域及一外围区域，所述单元区域上设置有多个电容结构，所述外围区域上形成有一介质层，所述介质层上表面不高于所述电容结构的上极板；
形成所述介质层的若干通道，所述通道贯穿所述介质层且位在所述外围区域上；
渠道沉积物，形成在所述通道中；以及
后端金属层，形成在所述电容结构的所述上极板上及所述介质层上；其中，所述电容结构的所述上极板的上表面及所述介质层的上表面组成为整平连续面，并且所述渠道沉积物的上表面平齐于所述整平连续面，以使所述渠道沉积物在长度上对应于所述电容结构。
可选的，对于所述的半导体结构，还包括一层刻蚀停止层，形成于所述整平连续面上。
可选的，对于所述的半导体结构，所述刻蚀停止层包括一层厚度10-100nm的氮化层。
可选的，对于所述的半导体结构，还包括：绝缘层，形成于所述整平连续面上，所述绝缘层形成有接触窗，所述接触窗具有底部延伸孔，暴露出所述渠道沉积物的至少部分区域及所述上极板的部分区域，所述接触窗的所述底部延伸孔的尺寸小于所述接触窗远离所述整平连续面的顶开口尺寸；以及
后端金属层，形成于所述接触窗中。
可选的，对于所述的半导体结构，还包括一层衬垫层，位于所述接触窗的侧壁和底壁上。
在本发明提供的半导体结构的形成方法中，在具有通道的前端结构上形成绝缘层，通道中形成渠道沉积物，刻蚀绝缘层形成接触窗，接触窗暴露出渠道沉积物，接触窗靠近渠道沉积物的一端的尺寸小于接触窗远离渠道沉积物的一端的尺寸，在接触窗中形成后端金属层。相比现有技术，本发明中缩小了通道的深度，同时通过设置接触窗弥补了通道缩小的尺寸，由此使得位于通道中的渠道沉积物的高度变低，降低了工艺难度，有效避免渠道沉积物中空隙的形成，降低了渠道沉积物阻值。
进一步的，本发明中后端金属层采用铜，更有助于降低渠道沉积物阻值。
进一步的，本发明对电容高宽比不断微缩的产品提供了较宽的制程能力。
附图说明
图1为本发明实施例中的一种DRAM的结构示意图；
图2为本发明一实施例的半导体结构的形成方法的流程示意图；
图3为本发明一实施例的半导体结构的形成方法中提供前端结构的示意图；
图4为本发明一实施例的半导体结构的形成方法中形成连接材料层的示意图；
图5为本发明一实施例的半导体结构的形成方法中形成渠道沉积物和刻蚀停止层的示意图；
图6为本发明一实施例的半导体结构的形成方法中形成接触窗的意图；
图7为本发明一实施例的半导体结构的形成方法中形成掩膜层的示意图；
图8为本发明一实施例的半导体结构的形成方法中刻蚀绝缘层形成一宽部的示意图；
图9为本发明一实施例的半导体结构的形成方法中形成金属材料层的示意图；
图10为本发明一实施例的半导体结构的形成方法中形成后端金属层的示意图；
图11为本发明另一实施例的半导体结构的形成方法的流程示意图；
图12为本发明另一实施例的半导体结构的形成方法中提供衬底的示意图；
图13为本发明另一实施例的半导体结构的形成方法中形成若干通道的示意图；
图14为本发明另一实施例的半导体结构的形成方法中形成连接材料层的示意图；
图15为本发明另一实施例的半导体结构的形成方法中形成渠道沉积物和刻蚀停止层的示意图；
图16为本发明另一实施例的半导体结构的形成方法中形成接触窗的意图；
图17为本发明另一实施例的半导体结构的形成方法中形成掩膜层的示意图；
图18为本发明另一实施例的半导体结构的形成方法中刻蚀绝缘层形成一宽部的示意图；
图19为本发明另一实施例的半导体结构的形成方法中形成金属材料层的示意图；
图20为本发明另一实施例的半导体结构的形成方法中形成后端金属层的示意图；
图21为本发明另一实施例的半导体结构的俯视示意图。
其中，附图标记如下：
1-衬底；
2-渠道沉积物；
3-空隙；
4-电容结构；
5-短金属连接线；
6-后端金属层；
10-衬底；
11-位线；
12-介质层；
13-通道；
20-连接材料层；
21-渠道沉积物；
22-刻蚀停止层；
30-绝缘层；
31-接触窗；
32/33-掩膜层
341-底部延伸孔；
342-顶开口；
40-电容结构；
41-位线接触插塞；
42-电容板；
43-电容支撑板；
44-上极板；
50-衬垫层；
51-金属材料层；
52-后端金属层；
521-顶部；
522-连接部。
具体实施方式
在本发明的DRAM中，包括金属层接触窗结构，接触窗通道中填充有金属，例如是钨。随着技术节点的不断开发，势必导致通道深宽比变大，从而金属的沉积难度大大提高。
在下面的描述中，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域、焊盘和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
图1为一种DRAM的结构示意图。如图1所示，该DRAM包括前端结构，所述前端结构包括衬底1和形成在衬底1上的结构，具体的，所述前端结构可以划分为单元区域和外围区域，单元区域例如是包括电容结构4的区域，外围区域例如是包括渠道沉积物2的区域、位于电容结构4上的短金属连接线5以及与渠道沉积物2和短金属连接线5相连接的后端金属层6。
但是，正由于渠道沉积物2的高度较大，即用以填充金属材料从而构成渠道沉积物2的通道的深宽比较大，因此渠道沉积物2内部很容易产生空隙3。这会造成阻值偏高，反应速度延迟，使得DRAM可靠性降低。
为此，本发明提供了一种半导体结构及其形成方法，以提供一种更容易实现的渠道沉积物。具体的，参考图2所示的本发明实施例一中的半导体结构的形成方法的流程示意图。所述形成方法包括：
步骤S11，提供一前端结构，所述前端结构包括一介质层，所述介质层中形成有若干通道；
步骤S12，在所述通道中形成渠道沉积物；
步骤S13，在所述前端结构上形成绝缘层；
步骤S14，刻蚀所述绝缘层形成接触窗，所述接触窗暴露出所述渠道沉积物的至少部分区域，所述接触窗靠近所述渠道沉积物的一端的尺寸小于所述接触窗远离所述渠道沉积物的一端的尺寸；以及
步骤S15，在所述接触窗中形成金属层。
下面结合图2至图18详细描述本发明实施例的半导体结构的形成过程。
实施例一
首先参考图3，图3为本发明一实施例的半导体结构的形成方法中提供前端结构的示意图。
对于步骤S11，提供一前端结构，所述前端结构包括一介质层12，所述介质层12中形成有若干贯穿所述介质层12的通道13。具体的，所述前端结构包括衬底10，所述介质层12形成在所述衬底10上，所述介质层12中形成有若干通道13。所述衬底10可以是硅衬底、绝缘体上硅衬底等，所述衬底10中可以形成的有源器件。如图3所示，在衬底10上具有位线11，所述介质层12覆盖在所述位线11和衬底10上，所述通道13至少暴露所述位线11的部分区域。所述介质层12中的通道13可以采用现有工艺形成，例如已经成熟的光刻刻蚀工艺。
请结合图1所示，本申请的发明人研究发现，对于高深宽比的通道，在填充金属时出现的空隙3很容易出现的位置是在通道的上端，因此可以通过缩短通道的深度，来规避这一问题；而由于通道被缩短，导致形成的渠道沉积物变短，对于这一状况，本发明则通过接触窗中形成底部延伸孔来弥补(将在下文详细描述)，从而在确保电性连接正常的基础上，改善渠道沉积物中出现空隙的问题。
也就是说，在本发明实施例中，介质层12的厚度(也即是通道13的深度)可以是在所需厚度(深度)的基础上削减一部分，而削减这一部分则通过后续接触窗来弥补。
例如，可以是削减1/5-1/3的厚度。自然，依据实际工艺水准和设计需求，所削减的厚度并不限于此。
其次，请参考图4和图5，图4为本发明一实施例的半导体结构的形成方法中形成连接材料层的示意图；图5为本发明一实施例的半导体结构的形成方法中形成渠道沉积物和刻蚀停止层的示意图。
对于步骤S12，在所述通道13中形成渠道沉积物21。具体的，本步骤包括：
在所述前端结构上形成连接材料层20，所述连接材料层20包含形成于所述介质层12上的沉积层以及填充满所述通道13的所述渠道沉积物21。例如，所述连接材料层20的材质为金属钨，可以理解的是，所述连接材料层20还可以是其他材质，例如铜、铝、银等。所述连接材料层20的形成例如可以采用溅射工艺，也可以是其他工艺，例如物理气相沉积工艺等。
可以理解的是，由于本发明中凹槽的深度变小，即深宽比变小，使得连接材料层20的形成变得容易，因此如图4所示，在凹槽中并没有形成空隙。
如图4所示，在连接材料层20形成后，会有部分连接材料层20形成在介质层12上，因此，如图5所示，可以研磨所述连接材料层20至暴露出所述介质层12，以形成所述渠道沉积物21。
可选的，可以采用化学机械研磨工艺将所述介质层12上的连接材料层20去除。当然，具体实施时，也可采用其他本领域技术人员熟知的手段去除多余的连接材料层20。
接着，请继续参考图5，图5为本发明一实施例的半导体结构的形成方法中形成渠道沉积物和刻蚀停止层的示意图。
具体的说，在将连接材料层20研磨后，在形成有渠道沉积物21的前端结构上形成一层刻蚀停止层22。
例如，所述刻蚀停止层22的材质可以是氮化物，更具体的，可以是氮化硅。所述刻蚀停止层22的厚度可以是10-100nm，例如20nm、30nm等。
所述刻蚀停止层22可以采用化学气相沉积(CVD)工艺形成。
所述刻蚀停止层22是考虑到本发明中将介质层12厚度削减，后续需要形成接触窗的底部延伸孔，故为了方便形成接触窗所需的绝缘层的刻蚀而进行的设计。
接着，请参考图6，图6为本发明一实施例的半导体结构的形成方法中形成接触窗的意图。
对于步骤S13，在所述前端结构上形成绝缘层30。
所述绝缘层30例如可以是氧化物，更具体的，例如是氧化硅、氮氧化硅、氧化铝等，上述绝缘层30的形成可以采用化学气相沉积工艺来执行，此为本领域技术人员所熟知，故不进行详述。
所述绝缘层30的厚度可以是250-500nm，例如300nm等。可以理解的是，由于之后还需要在绝缘层30中形成接触窗的宽部，而宽部中填充的金属并不作为弥补渠道沉积物21被削减的部分，因此绝缘层30的厚度以大于介质层12被削减的部分为宜，基于此，本段中对所述绝缘层30的厚度的数值范围描述并不作为特别限定，本领域技术人员可以依据实际需求，灵活设计所述绝缘层30的厚度。
对于步骤S14，刻蚀所述绝缘层30形成接触窗(contact)31，所述接触窗31具有底部延伸孔，暴露出所述渠道沉积物21的至少部分区域，所述接触窗31的所述底部延伸孔的尺寸小于所述接触窗31远离所述渠道沉积物21的顶开口尺寸。
具体的，首先请继续参考图6，刻蚀所述绝缘层30形成接触窗(contact)31，所述接触窗31暴露出所述渠道沉积物21的至少部分区域。
可以理解的是，对于形成有刻蚀停止层22的情况，本次刻蚀也针对刻蚀停止层22进行，即如图6中所示的刻蚀停止层22被刻蚀穿透从而将所述渠道沉积物21暴露出来。
所述刻蚀过程可以采用湿法刻蚀，从而有助于形成上宽下窄的接触窗31，这种结构的接触窗31有助于接触窗31中后端金属层的形成，同时也有助于之后刻蚀形成宽部时，减缓刻蚀负载，提高刻蚀效果。
对绝缘层30的刻蚀可以是先进行光刻获得图案化的光刻胶，然后以图案化的光刻胶为掩膜进行刻蚀，之后将光刻胶去除。
然后，请参考图7，图7为本发明一实施例的半导体结构的形成方法中形成掩膜层的示意图。
在所述绝缘层30上和所述接触窗中形成掩膜层32、33，所述掩膜层32、33暴露出所述接触窗的上沿及其周围部分绝缘层30。其中图7仅示出了掩膜层的中间形态，而不是最终形态。
所述掩膜层32、33为多层光刻胶，总厚度可以为400-1000nm。例如，可以是500nm、700nm等，掩膜层32的厚度可以是50-700nm，掩膜层33的厚度可以是50-700nm，当然，依据实际工艺能力，掩膜层32、33的厚度还可以是其他数值。
具体的，所述掩膜层33为所述多层光刻胶的上层，例如为黄光层光刻胶；所述掩膜层32为所述多层光刻胶的其余部分，例如是包括氮化硅层等。图7示出的是掩膜层33光刻后的图案(即图形化后的掩膜层33)，而掩膜层32尚未被光刻。
本发明中采用多层次光刻胶作为掩膜层，可以借助于多层次光刻胶的优势，有助于小尺寸图形的形成，例如可以优化图形形貌，避免刻蚀缺陷，例如变形等缺陷，此外，也便于去除。
当然所述掩膜层33也并非必须是多层次光刻胶，在工艺能力和/或设计需求满足时，同样可以采用其他材质，例如多晶硅等。
之后，请参考图8，图8为本发明一实施例的半导体结构的形成方法中刻蚀绝缘层形成一宽部的示意图。
以所述掩膜层为掩膜刻蚀所述绝缘层30，使得所述接触窗靠近所述渠道沉积物21的一端的尺寸小于所述接触窗远离所述渠道沉积物21的一端的尺寸，即，所述接触窗的上部分宽部形成为具有所述顶开口342的凹陷区，所述接触窗的下部分窄部形成为所述底部延伸孔341，所述底部延伸孔341是所述接触窗的延伸通道。应理解，此处的“宽部”和“窄部”是二者相比较的结果，即，所述宽部的截面宽度大于所述窄部的截面宽度。例如，所述宽部为圆柱形孔或多边形孔(如四边形孔或六边形孔等)，所述窄部为上宽下窄的圆台孔(即靠近宽部的一端比远离宽部的一端尺寸大)或梯形孔等。
所述刻蚀例如可以采用湿法刻蚀进行。以所述绝缘层30的材料是氧化硅为例，可以采用稀释的氢氟酸(DHF)或缓冲氢氟酸溶液(BOE)进行刻蚀。
如图8所示，在刻蚀后，所述接触窗上部分之前较宽的部分被进一步拓宽，成为所述宽部，所述宽部将用于后端金属层形成后形成后端金属层的顶部，便于与外部其他模块电接触。
其中，刻蚀所述绝缘层30的高度H为150-250nm，即所述宽部的高度H为150-250nm，具体的，例如200nm等。
之后，请继续参考图8，去除所述掩膜层。本步骤可以采用现有技术完成，例如对于是多层次光刻胶的掩膜层，可以采用灰化工艺去除，并进行一步湿法清洗去除灰化后的残渣。
请参考图9-图10，图9为本发明一实施例的半导体结构的形成方法中形成金属材料层的示意图；图10为本发明一实施例的半导体结构的形成方法中形成后端金属层的示意图。
对于步骤S15，在所述接触窗中形成后端金属层52。
具体的，如图9所示，先在所述接触窗的侧壁和底壁上形成一层衬垫层50。
例如，所述衬垫层50的材质可以的金属钽(Ta)，其厚度可以是5-30nm，15nm，20nm等。所述衬垫层50可以采用溅射工艺形成。
借助于衬垫层50的存在，有助于后续后端金属层50的形成，提高黏附性，防止剥离，并能够防止扩散。
然后，在所述绝缘层30上形成金属材料层51，所述金属材料层51填充满所述接触窗。具体的，所述金属材料层51形成在所述衬垫层50上。
其中，所述金属材料层51的材质可以选择为铜，所述金属材料层51可以采用电镀铜的工艺来完成，这样有助于提高获得金属材料层51的均匀性和纯度。
然后，如图10所示，研磨所述金属材料层51至暴露出所述绝缘层30，以在所述接触窗中形成后端金属层52。其中在宽部中形成的后端金属层52的顶部521，可用于实现与外部其他模块的电连接。
至此，请继续参考图10，可见借助于接触窗中窄部的后端金属层52的连接部522，弥补了渠道沉积物21被削减的部分，从整体上确保了整个结构的高度基本不变，同时规避了如图1所示的渠道沉积物过高而导致的空隙问题，这样降低了渠道沉积物阻值。
进一步的，本发明中后端金属层52采用铜，更有助于降低渠道沉积物的阻值。
请继续参考图10，可见本实施例中获得一种半导体结构，包括：
前端结构，包括一介质层12，所述介质层中形成有若干贯穿所述介质层的通道；
渠道沉积物21，形成于所述通道中的；
绝缘层30，形成于所述前端结构上，所述绝缘层30形成有接触窗，所述接触窗具有底部延伸孔，暴露出所述渠道沉积物21的至少部分区域，所述接触窗的所述底部延伸孔的尺寸小于所述接触窗远离所述渠道沉积物的顶开口尺寸；以及
后端金属层52，形成于所述接触窗中。
在本发明中，介质层12的厚度(也即是通道13的深度)可以是在所需厚度(深度)的基础上削减一部分，而削减这一部分则通过后续接触窗来弥补。
例如，可以是削减1/5-1/3的厚度。自然，依据实际工艺水准和设计需求，所削减的厚度并不限于此。
所述绝缘层30例如可以是氧化物，更具体的，例如是氧化硅、氮氧化硅、氧化铝等，上述绝缘层30的形成可以采用化学气相沉积工艺来执行，此为本领域技术人员所熟知，故不进行详述。
所述绝缘层30的厚度可以是250-500nm，例如300nm等。可以理解的是，由于接触窗的宽部中填充的金属并不作为弥补渠道沉积物21被削减的部分，因此绝缘层30的厚度以大于介质层12被削减的部分为宜，基于此，本段中对所述绝缘层30的厚度的数值范围描述并不作为特别限定，本领域技术人员可以依据实际需求，灵活设计所述绝缘层30的厚度。
例如，所述金属连接线21的材质为金属钨。
可选的，所述的半导体结构还包括位于所述前端结构和绝缘层30之间的刻蚀停止层22。更具体的，所示刻蚀停止层22位于所述介质层12与所述绝缘层30之间。
例如，所述刻蚀停止层22的材质可以是氮化物，更具体的，可以是氮化硅。所述刻蚀停止层22的厚度可以是10-100nm，例如20nm、30nm等。
所述宽部的高度H为150-250nm，具体的，例如200nm等。
可选的，在所述接触窗的侧壁和底壁上还形成有一层衬垫层50。
例如，所述衬垫层50的材质可以的金属钽(Ta)，其厚度可以是5-30nm，15nm，20nm等。借助于衬垫层50的存在，有助于后续后端金属层50的形成，提高黏附性，防止剥离，并能够防止扩散。
所述后端金属层52的材质可以为铜。
本发明实施例中缩小了通道的深度，同时通过设置接触窗弥补了通道缩小的尺寸，由此使得位于通道中的渠道沉积物的高度变低，降低了工艺难度，有效避免渠道沉积物中空隙的形成，降低了渠道沉积物阻值。
进一步的，本发明中后端金属层采用铜，更有助于降低渠道沉积物阻值。
实施例二
本实施例在上一实施例的基础上，展现本发明对电容高宽比不断微缩的产品可提供的较宽的制程能力。
请参考图11，本实施例的半导体结构的形成方法包括：
步骤S21，提供一衬底，包含一单元区域及一外围区域，所述单元区域上设置有多个电容结构，所述外围区域上形成有一介质层，所述介质层上表面不高于所述电容结构的上极板；
步骤S22，在所述介质层中形成若干通道，所述通道贯穿所述介质层且位于所述外围区域上；
步骤S23，在所述通道中形成渠道沉积物；以及
步骤S24，在所述电容结构的所述上极板上及所述介质层上形成后端金属层；
其中，所述电容结构的所述上极板的上表面及所述介质层的上表面组成为整平连续面，并且所述渠道沉积物的上表面平齐于所述整平连续面，以使所述渠道沉积物在长度上对应于所述电容结构。
首先参考图12，图12为本发明另一实施例的半导体结构的形成方法中提供衬底的示意图。
对于步骤S21，提供一衬底10，包含一单元区域及一外围区域，所述单元区域上设置有多个电容结构40，所述外围区域上形成有一介质层12，所述介质层12上表面不高于所述电容结构40的上极板44。例如，所述衬底10可以是包括硅衬底、绝缘体上硅衬底等形成的有源器件。如图12中所示，在衬底10上还可以具有位线11，所述介质层12覆盖在所述位线11和衬底10上。
所述电容结构40例如包括位线接触插塞41，可呈任意形状的电容板42，设置在电容板42中的电容支撑板43等。可以采用现有技术完成，本发明对此不进行详细说明。
更具体的，例如对于DRAM器件，包括有电容结构40的区域为单元区域，而单元区域之外的则是外围区域。可以理解的是，单元区域和外围区域在制备过程中其内的具体结构会发生改变，但这并不影响本领域技术人员对单元区域和外围区域的理解。
接着，请参考图13，图13为本发明另一实施例的半导体结构的形成方法中形成若干通道的示意图。
对于步骤S22，在所述介质层12中形成若干通道13，所述通道贯穿所述介质层12且位于所述外围区域上。所述通道13可以采用现有工艺形成，例如已经成熟的光刻刻蚀工艺。
请结合图1所示，可以看出对于高深宽比的通道，在填充金属时出现的空隙3很容易出现的位置是在上端，因此可以通过缩短通道的深度，来规避这一问题；而由于通道被缩短，导致形成的渠道沉积物变短，对于这一状况，本发明则通过接触窗中形成底部延伸孔来弥补(将在下文详细描述)，从而在确保电性连接正常的基础上，改善渠道沉积物中出现空隙的问题。
也就是说，在本发明中，介质层12的厚度(也即是通道13的深度)可以是在所需厚度(深度)的基础上削减一部分，而削减这一部分则通过后续接触窗来弥补。
例如，可以是削减1/5-1/3的厚度。自然，依据实际工艺水准和设计需求，所削减的厚度并不限于此。
为了便于优化制作工艺，例如，所述介质层12上表面与所述电容结构40的上极板44齐平。
其次，请参考图14和图15，图14为本发明另一实施例的半导体结构的形成方法中形成连接材料层的示意图；图15为本发明另一实施例的半导体结构的形成方法中形成渠道沉积物和刻蚀停止层的示意图。
对于步骤S23，在所述通道13中形成渠道沉积物21。具体的，本步骤包括：
在所述前端结构上沉积连接材料层20，所述连接材料层20包含形成于所述介质层12上的沉积层以及填充满所述通道13的所述渠道沉积物21。例如，所述连接材料层20的材质为金属钨，可以理解的是，所述连接材料层20还可以是其他材质，例如铜、铝、银等。所述连接材料层20的形成例如可以采用溅射工艺，也可以是其他工艺，例如物理气相沉积工艺等。
可以理解的是，由于本发明中通道的深度变小，即深宽比变小，使得连接材料层20的形成变得容易，因此如图14所示，在通道中并没有形成空隙。
如图14所示，在连接材料层20形成后，会有部分连接材料层20形成在介质层12上和电容结构的上极板44上，因此，如图15所示，可以研磨所述连接材料层20至暴露出所述介质层12和上极板44，以形成所述渠道沉积物21。
由图15可见，所述电容结构40的所述上极板44的上表面及所述介质层12的上表面组成为整平连续面，并且所述渠道沉积物21的上表面平齐于所述整平连续面，以使所述渠道沉积物21在长度上对应于所述电容结构40。
可选的，可以采用化学机械研磨工艺将所述介质层12上和上极板44上的连接材料层20去除。
接着，请继续参考图15，图15为本发明一实施例的半导体结构的形成方法中形成渠道沉积物和刻蚀停止层的示意图。
具体的说，在将连接材料层20研磨后，在所述整平连续面上形成一层刻蚀停止层22。
例如，所述刻蚀停止层22的材质可以是氮化物，更具体的，可以是氮化硅。所述刻蚀停止层22的厚度可以是10-100nm，例如20nm、30nm等。
所述刻蚀停止层22可以采用化学气相沉积(CVD)工艺形成。
所述刻蚀停止层22是考虑到本发明中将介质层12厚度削减，后续需要形成接触窗的窄部，故为了方便形成接触窗所需的绝缘层的刻蚀而进行的设计。同时刻蚀停止层22的存在有助于防止后续刻蚀时刻蚀液对上极板44的侵蚀。
接着，请参考图16，图16为本发明另一实施例的半导体结构的形成方法中形成接触窗的意图。
对于步骤S24，在所述电容结构的所述上极板44上及所述介质层12上形成后端金属层。
具体的，包括如下过程：
在所述整平连续面上形成绝缘层30。
所述绝缘层30例如可以是氧化物，更具体的，例如是氧化硅、氮氧化硅、氧化铝等，上述绝缘层30的形成可以采用化学气相沉积工艺来执行，此为本领域技术人员所熟知，故不进行详述。
所述绝缘层30的厚度可以是250-500nm，例如300nm等。可以理解的是，由于之后还需要在绝缘层30中形成接触窗的宽部，而宽部中填充的金属并不作为弥补渠道沉积物21被削减的部分，因此绝缘层30的厚度以大于介质层12被削减的部分为宜，基于此，本段中对所述绝缘层30的厚度的数值范围描述并不作为特别限定，本领域技术人员可以依据实际需求，灵活设计所述绝缘层30的厚度。
刻蚀所述绝缘层30形成接触窗(contact)31，所述接触窗31具有底部延伸孔，暴露出所述渠道沉积物21的至少部分区域及所述上极板44的部分区域，所述接触窗31的所述底部延伸孔的尺寸小于所述接触窗31远离所述整平连续面的顶开口尺寸。
请参考图16，刻蚀所述绝缘层30形成接触窗(contact)31，所述接触窗31暴露出所述渠道沉积物21的至少部分区域及所述上极板44的部分区域，从而在接触窗31中形成后端金属层后，实现电容结构与外部的电连接。
可以理解的是，对于形成有刻蚀停止层22的情况，本次刻蚀也针对刻蚀停止层22进行，即如图14中所示的刻蚀停止层22被刻蚀穿透从而将所述渠道沉积物21和上极板44暴露出来。
需要说明的是，本发明实施例中并不是一个接触窗31同时暴露出渠道沉积物21和上极板44，而是在单元区域的接触窗31暴露出上极板44，在外围区域中的接触窗31暴露出渠道沉积物21。
所述刻蚀过程可以采用湿法刻蚀，从而有助于形成上宽下窄的接触窗31，这种结构的接触窗31有助于接触窗31中后端金属层的形成，同时也有助于之后刻蚀形成宽部时，减缓刻蚀负载，提高刻蚀效果。
对绝缘层30的刻蚀可以是先进行光刻获得图案化的光刻胶，然后以图案化的光刻胶为掩膜进行刻蚀，之后将光刻胶去除。
然后，请参考图17，图17为本发明另一实施例的半导体结构的形成方法中形成掩膜层的示意图。
在所述绝缘层30上和所述接触窗中形成掩膜层32/33，所述掩膜层32/33暴露出所述接触窗的上沿及其周围部分绝缘层30。其中图17仅示出了掩膜层的中间形态，而不是最终形态。
所述掩膜层32/33为厚度为400-1000nm的多层光刻胶。例如，可以是500nm、700nm等。
具体的，所述掩膜层33为所述多层光刻胶的上层，例如为黄光层光刻胶。图17示出的是掩膜层33光刻后的图案，而掩膜层32尚未被光刻。
本发明中采用多层次光刻胶作为掩膜层，一方面可以优化图形，避免刻蚀缺陷，例如变形等缺陷，另一方面也便于去除。
当然所述掩膜层33也并非必须是多层次光刻胶，在工艺能力和/或设计需求满足时，同样可以采用其他材质，例如多晶硅等。
之后，请参考图18，图18为本发明另一实施例的半导体结构的形成方法中刻蚀绝缘层形成一宽部的示意图。
以所述掩膜层为掩膜刻蚀所述绝缘层30，使得所述接触窗靠近所述渠道沉积物21的一端的尺寸小于所述接触窗远离所述渠道沉积物21的一端的尺寸，即，所述接触窗的上部分宽部形成为具有所述顶开口342的凹陷区，所述接触窗的下部分窄部形成为所述底部延伸孔341，所述底部延伸孔341是所述接触窗的延伸通道。应理解，此处的“宽部”和“窄部”是二者相比较的结果，即，所述宽部的截面宽度大于所述窄部的截面宽度。例如，所述宽部为圆柱形孔或多边形孔(如四边形孔或六边形孔等)，所述窄部为上宽下窄的圆台孔(即靠近宽部的一端比远离宽部的一端尺寸大)或梯形孔等。
所述刻蚀例如可以采用湿法刻蚀进行。以所述绝缘层30的材料是氧化硅为例，可以采用稀释的氢氟酸(DHF)或缓冲氢氟酸溶液(BOE)进行刻蚀。
如图18所示，在刻蚀后，所述接触窗上部分之前较宽的部分被进一步拓宽，成为所述宽部，所述宽部将用于后端金属层形成后形成后端金属层的顶部，便于与外部其他模块电接触。
其中，刻蚀所述绝缘层30的高度H为150-250nm，即所述宽部的高度H为150-250nm，具体的，例如200nm等。
之后，请继续参考图18，去除所述掩膜层。本步骤可以采用现有技术完成，例如对于是多层次光刻胶的掩膜层，可以采用灰化工艺去除，并进行一步湿法清洗去除灰化后的残渣。
之后，请参考图19-图20，图19为本发明另一实施例的半导体结构的形成方法中形成金属材料层的示意图；图20为本发明另一实施例的半导体结构的形成方法中形成后端金属层的示意图。
具体的，如图19所示，在所述接触窗的侧壁和底壁上形成一层衬垫层50。
例如，所述衬垫层50的材质可以的金属钽(Ta)，其厚度可以是5-30nm，15nm，20nm等。所述衬垫层50可以采用溅射工艺形成。
借助于衬垫层50的存在，有助于后续后端金属层50的形成，提高黏附性，防止剥离，并能够防止扩散。
然后，在所述接触窗中形成后端金属层52。
例如，可以是在所述绝缘层30上形成金属材料层51，所述金属材料层51填充满所述接触窗。具体的，所述金属材料层51形成在所述衬垫层50上。
其中，所述金属材料层51的材质可以选择为铜，所述金属材料层51可以采用电镀铜的工艺来完成，这样有助于提高获得金属材料层51的均匀性和纯度。
然后，如图20所示，研磨所述金属材料层51至暴露出所述绝缘层30，以在所述接触窗中形成后端金属层52。其中在宽部中形成的后端金属层52的顶部521，可用于实现与外部其他模块的电连接。
至此，请继续参考图20，可见借助于接触窗中窄部的后端金属层52的连接部522，弥补了渠道沉积物21被削减的部分，从整体上确保了整个结构的高度基本不变，同时规避了如图1所示的渠道沉积物过高而导致的空隙问题，这样降低了渠道沉积物阻值。
进一步的，本发明中后端金属层52采用铜，更有助于降低渠道沉积物的阻值。
请继续参考图20和图21，其中，图21为了能够较好的进行图示，仅示出了其标号中的膜层(或结构)，而且某一或某些膜层(结构)例如在数量上与图20所示的不一致，正是本发明中某一或某些膜层(结构)多样化的体现。可见本实施例中获得一种半导体结构，包括：
一衬底10，包含一单元区域及一外围区域，所述单元区域上设置有多个电容结构40，所述外围区域上形成有一介质层12，所述介质层12上表面不高于所述电容结构40的上极板44；
形成所述介质层13的若干通道，所述通道贯穿所述介质层12且位在所述外围区域上；
渠道沉积物21，形成在所述通道中；以及
后端金属层52，形成在所述电容结构40的所述上极板44上及所述介质层12上；其中，所述电容结构40的所述上极板44的上表面及所述介质层12的上表面组成为整平连续面，并且所述渠道沉积物21的上表面平齐于所述整平连续面，以使所述渠道沉积物21在长度上对应于所述电容结构40。
所述电容结构40例如包括位线接触插塞41，可呈任意形状的电容板42，设置在电容板42中的电容支撑板43等。可以采用现有技术完成，本发明对此不进行详细说明。
更具体的，例如对于DRAM器件，包括有电容结构40的区域为单元区域，而单元区域之外的则是外围区域。
在本发明中，介质层12的厚度(也即是通道的深度)可以是在所需厚度(深度)的基础上削减一部分，而削减这一部分则通过后续接触窗来弥补。
例如，可以是削减1/5-1/3的厚度。自然，依据实际工艺水准和设计需求，所削减的厚度并不限于此。
所述绝缘层30例如可以是氧化物，更具体的，例如是氧化硅、氮氧化硅、氧化铝等，上述绝缘层30的形成可以采用化学气相沉积工艺来执行，此为本领域技术人员所熟知，故不进行详述。
所述绝缘层30的厚度可以是250-500nm，例如300nm等。可以理解的是，由于接触窗的宽部中填充的金属并不作为弥补渠道沉积物21被削减的部分，因此绝缘层30的厚度以大于介质层12被削减的部分为宜，基于此，本段中对所述绝缘层30的厚度的数值范围描述并不作为特别限定，本领域技术人员可以依据实际需求，灵活设计所述绝缘层30的厚度。
例如，所述渠道沉积物21的材质为金属钨。
可选的，所述的半导体结构还包括位于所述前端结构和绝缘层30之间的刻蚀停止层22。更具体的，所示刻蚀停止层22位于所述介质层12与所述绝缘层30之间。
例如，所述刻蚀停止层22的材质可以是氮化物，更具体的，可以是氮化硅。所述刻蚀停止层22的厚度可以是10-100nm，例如20nm、30nm等。
所述宽部的高度H为150-250nm，具体的，例如200nm等。
可选的，在所述接触窗的侧壁和底壁上还形成有一层衬垫层50。
例如，所述衬垫层50的材质可以的金属钽(Ta)，其厚度可以是5-30nm，15nm，20nm等。借助于衬垫层50的存在，有助于后续后端金属层50的形成，提高黏附性，防止剥离，并能够防止扩散。
所述后端金属层52的材质可以为铜。
本发明实施例中缩小了通道的深度，同时通过设置接触窗弥补了通道缩小的尺寸，由此使得位于通道中的渠道沉积物的高度变低，降低了工艺难度，有效避免渠道沉积物中空隙的形成，降低了渠道沉积物阻值。
进一步的，本发明中后端金属层采用铜，更有助于降低渠道沉积物阻值。
进一步的，本发明对电容高宽比不断微缩的产品提供了较宽的制程能力。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (12)
1.一种半导体结构的形成方法，其特征在于，包括：
提供一前端结构，所述前端结构包括一介质层，所述介质层中形成有若干贯穿所述介质层的通道，所述前端结构还包括电容结构，所述介质层上表面不高于所述电容结构的上极板；
在所述通道中形成渠道沉积物；
在形成有渠道沉积物的前端结构上形成一层刻蚀停止层，所述刻蚀停止层形成于由所述电容结构的所述上极板的上表面及所述介质层的上表面组成的整平连续面上；
在所述前端结构上形成绝缘层；
刻蚀所述绝缘层形成接触窗，所述接触窗具有底部延伸孔，暴露出所述渠道沉积物的至少部分区域，所述接触窗还暴露出所述电容结构的上极板，所述接触窗的所述底部延伸孔的尺寸小于所述接触窗远离所述渠道沉积物的顶开口尺寸；以及
在所述接触窗中形成后端金属层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述通道中形成渠道沉积物的步骤包括：
在所述前端结构上沉积连接材料层，所述连接材料层包含所述渠道沉积物，以填充满所述通道；以及
研磨所述渠道沉积物材料层至暴露出所述电容结构和所述介质层，以形成所述渠道沉积物。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述绝缘层形成接触窗的步骤包括：
在所述绝缘层上和所述接触窗中形成掩膜层；
所述掩膜层暴露出所述接触窗的上沿及其周围部分绝缘层；
以所述掩膜层为掩膜刻蚀所述绝缘层，以形成所述底部延伸孔，远离所述接触窗的所述顶开口。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述掩膜层为厚度为400-1000nm的多层光刻胶，所述多层光刻胶的上层为黄光层光刻胶。
5.如权利要求1至4任一项所述的半导体结构的形成方法，其特征在于，在所述接触窗中形成所述后端金属层的步骤包括：
在所述接触窗的侧壁和底壁上形成一层衬垫层；
在所述绝缘层上形成金属材料层，所述金属材料层填充满所述接触窗；以及
研磨所述金属材料层至暴露出所述绝缘层，以在所述接触窗中形成所述后端金属层。
6.一种半导体结构，其特征在于，包括：
前端结构，包括一介质层，所述介质层中形成有若干贯穿所述介质层的通道，所述前端结构还包括电容结构，所述介质层上表面不高于所述电容结构的上极板；
渠道沉积物，形成于所述通道中；
刻蚀停止层，形成于由所述电容结构的所述上极板的上表面及所述介质层的上表面组成的整平连续面上；
绝缘层，形成于所述前端结构上，所述绝缘层形成有接触窗，所述接触窗具有底部延伸孔，暴露出所述渠道沉积物的至少部分区域，所述接触窗还暴露出所述电容结构的上极板，所述接触窗的所述底部延伸孔的尺寸小于所述接触窗远离所述渠道沉积物的顶开口尺寸；以及
后端金属层，形成于所述接触窗中。
7.如权利要求6所述的半导体结构，其特征在于，所述刻蚀停止层包括一层厚度10-100nm的氮化层。
8.如权利要求6或7所述的半导体结构，其特征在于，还包括一层衬垫层，位于所述接触窗的侧壁和底壁上。
9.一种半导体结构的形成方法，其特征在于，包括：
提供一衬底，包含一单元区域及一外围区域，所述单元区域上设置有多个电容结构，所述外围区域上形成有一介质层，所述介质层上表面不高于所述电容结构的上极板，以使所述电容结构的所述上极板的上表面及所述介质层的上表面组成为整平连续面；
在所述介质层中形成若干通道，所述通道贯穿所述介质层且位于所述外围区域上；
在所述通道中形成渠道沉积物，所述渠道沉积物的上表面平齐于所述整平连续面；
形成一层刻蚀停止层于所述整平连续面上；以及
在所述电容结构的所述上极板上及所述介质层上形成后端金属层；所述后端金属层的形成步骤包括：在所述整平连续面上形成绝缘层；刻蚀所述绝缘层形成接触窗，所述接触窗具有底部延伸孔，暴露出所述渠道沉积物的至少部分区域，所述接触窗还暴露出所述电容结构的所述上极板的部分区域，所述接触窗的所述底部延伸孔的尺寸小于所述接触窗远离所述整平连续面的顶开口尺寸；在所述接触窗的侧壁和底壁上形成一层衬垫层；以及在所述接触窗中形成所述后端金属层。
10.一种半导体结构，其特征在于，包括：
一衬底，包含一单元区域及一外围区域，所述单元区域上设置有多个电容结构，所述外围区域上形成有一介质层，所述介质层上表面不高于所述电容结构的上极板，以使所述电容结构的所述上极板的上表面及所述介质层的上表面组成为整平连续面；
形成所述介质层的若干通道，所述通道贯穿所述介质层且位在所述外围区域上；
渠道沉积物，形成在所述通道中，所述渠道沉积物的上表面平齐于所述整平连续面；
刻蚀停止层，形成在所述整平连续面上；
绝缘层，形成于所述整平连续面上，所述绝缘层形成有接触窗，所述接触窗具有底部延伸孔，暴露出所述渠道沉积物的至少部分区域，所述接触窗还暴露出所述电容结构的所述上极板的部分区域，所述接触窗的所述底部延伸孔的尺寸小于所述接触窗远离所述整平连续面的顶开口尺寸；以及
后端金属层，形成于所述接触窗中且形成在所述电容结构的所述上极板上及所述介质层上。
11.如权利要求10所述的半导体结构，其特征在于，所述刻蚀停止层包括一层厚度10-100nm的氮化层。
12.如权利要求10所述的半导体结构，其特征在于，还包括一层衬垫层，位于所述接触窗的侧壁和底壁上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710844212.1A CN107611127B (zh) | 2017-09-19 | 2017-09-19 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710844212.1A CN107611127B (zh) | 2017-09-19 | 2017-09-19 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107611127A CN107611127A (zh) | 2018-01-19 |
| CN107611127B true CN107611127B (zh) | 2018-12-04 |
Family
ID=61060864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710844212.1A Active CN107611127B (zh) | 2017-09-19 | 2017-09-19 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107611127B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11121299B2 (en) * | 2018-10-31 | 2021-09-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW266317B (en) * | 1995-03-01 | 1995-12-21 | Taiwan Semicomductor Mfg Co Ltd | Fabrication of W-polycide-to-poly capacitors with high linearity |
| CN101068039A (zh) * | 2006-05-05 | 2007-11-07 | 旺宏电子股份有限公司 | 双稳态电阻随机存取存储器的结构与方法 |
| CN101211853A (zh) * | 2006-12-27 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 制造dram电容器结构的方法及形成的结构 |
| CN101378034A (zh) * | 2007-08-31 | 2009-03-04 | 海力士半导体有限公司 | 在半导体器件中形成接触的方法 |
| CN101996940A (zh) * | 2009-08-25 | 2011-03-30 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN102097375A (zh) * | 2009-12-09 | 2011-06-15 | 海力士半导体有限公司 | 具有埋入式栅极的半导体器件的制造方法 |
| CN103579086A (zh) * | 2012-07-25 | 2014-02-12 | 旺宏电子股份有限公司 | 半导体装置及形成半导体结构的方法 |
| CN105336756A (zh) * | 2014-07-09 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机访问存储器及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW373327B (en) * | 1998-07-07 | 1999-11-01 | Taiwan Semiconductor Mfg Co Ltd | Producing process of DRAM capacitor lower layer electrode and DRAM capacitor of the lower layer electrode |
| US20130119461A1 (en) * | 2011-11-14 | 2013-05-16 | SK Hynix Inc. | Semiconductor device having a buried gate and method for forming thereof |
-
2017
- 2017-09-19 CN CN201710844212.1A patent/CN107611127B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW266317B (en) * | 1995-03-01 | 1995-12-21 | Taiwan Semicomductor Mfg Co Ltd | Fabrication of W-polycide-to-poly capacitors with high linearity |
| CN101068039A (zh) * | 2006-05-05 | 2007-11-07 | 旺宏电子股份有限公司 | 双稳态电阻随机存取存储器的结构与方法 |
| CN101211853A (zh) * | 2006-12-27 | 2008-07-02 | 中芯国际集成电路制造(上海)有限公司 | 制造dram电容器结构的方法及形成的结构 |
| CN101378034A (zh) * | 2007-08-31 | 2009-03-04 | 海力士半导体有限公司 | 在半导体器件中形成接触的方法 |
| CN101996940A (zh) * | 2009-08-25 | 2011-03-30 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
| CN102097375A (zh) * | 2009-12-09 | 2011-06-15 | 海力士半导体有限公司 | 具有埋入式栅极的半导体器件的制造方法 |
| CN103579086A (zh) * | 2012-07-25 | 2014-02-12 | 旺宏电子股份有限公司 | 半导体装置及形成半导体结构的方法 |
| CN105336756A (zh) * | 2014-07-09 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机访问存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107611127A (zh) | 2018-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100557626B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| US7602068B2 (en) | Dual-damascene process to fabricate thick wire structure | |
| US8859425B2 (en) | Devices, systems, and methods related to forming through-substrate vias with sacrificial plugs | |
| CN109192728A (zh) | 动态随机存取存储器及其制造方法 | |
| JP5062969B2 (ja) | 半導体素子のランディングプラグコンタクト形成方法 | |
| US9018092B2 (en) | Encapsulated metal interconnect | |
| JP2005051247A (ja) | 金属−絶縁物−金属キャパシタおよび配線構造 | |
| JPH11168105A (ja) | 半導体集積回路の製造方法 | |
| JP2022535022A (ja) | ３次元メモリデバイスにおいて階段を形成するための方法および構造 | |
| CN108417530A (zh) | 用于形成导电路径和通道的方法 | |
| CN115588661A (zh) | 半导体结构及电容器结构的形成方法 | |
| CN108666274A (zh) | 半导体存储装置的形成方法 | |
| KR20150067748A (ko) | 견고한 금속화 프로파일을 위한 이중층 하드 마스크 | |
| CN107611127B (zh) | 半导体结构及其形成方法 | |
| CN207503956U (zh) | 半导体结构 | |
| KR100831981B1 (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
| US7153771B2 (en) | Method for forming metal contact in semiconductor device | |
| CN110459507A (zh) | 一种半导体存储装置的形成方法 | |
| KR20010004803A (ko) | 반도체소자의 금속배선 형성방법 | |
| US20100248456A1 (en) | Method of manufacturing semiconductor device | |
| KR100825019B1 (ko) | 커패시터 제조방법 | |
| US20040063295A1 (en) | One-mask process flow for simultaneously constructing a capacitor and a thin film resistor | |
| KR100685137B1 (ko) | 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자 | |
| KR100881082B1 (ko) | 듀얼 다마신 공정을 이용한 배선 형성 방법 | |
| KR20050067503A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180928 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: Ever power integrated circuit Co Ltd |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |