CN105336756A - 磁性随机访问存储器及其制造方法 - Google Patents
磁性随机访问存储器及其制造方法 Download PDFInfo
- Publication number
- CN105336756A CN105336756A CN201410325809.1A CN201410325809A CN105336756A CN 105336756 A CN105336756 A CN 105336756A CN 201410325809 A CN201410325809 A CN 201410325809A CN 105336756 A CN105336756 A CN 105336756A
- Authority
- CN
- China
- Prior art keywords
- external zones
- junction
- magnetic tunnel
- cellular zone
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供了一种磁性随机访问存储器及其制造方法,该存储器包括:半导体衬底,该半导体衬底包括并列的单元区和外围区,所述单元区上形成有磁隧道结;介质层,覆盖所述单元区、外围区以及磁隧道结;通孔,位于所述外围区内的介质层中;互连线沟槽,分布于所述单元区和外围区内,其中,位于所述单元区内的互连线沟槽的底部直接暴露出所述磁隧道结的顶部,位于所述外围区内的互连线沟槽与所述通孔连通;上层互连结构,填充在所述通孔和互连线沟槽内。本发明能够避免通孔沉陷导致的MTJ短路问题。
Description
技术领域
本发明涉及磁性随机访问存储器技术,尤其涉及一种磁性随机访问存储器及其制造方法。
背景技术
磁性随机访问存储器(MRAM,MagnetoresistiveRandomAccessMemory)是可以和相变随机访问存储器(PhaseChangeRAM)、阻变式随机访问存储器(RRAM)等相竞争的一种主要的新型非挥发性存储器。磁隧道结(MTJ,MagneticTunnelJunction)是MRAM中的数据存储位置。MRAM的性能可以和SRAM相提并论,例如具有较高的就绪/写入(ready/write)速度。MRAM的耐久性远胜于闪存。但是,MRAM的劣势在于等比例缩放的能力较差、成本较高等。
MRAM制造工艺将常规的逻辑器件制造工艺和特定的MTJ制造工艺结合在一起。目前,MTJ制造工艺存在多种问题,其中最严重的问题是MTJ的形貌会导致通孔沉陷(vialanding),由于通孔的尺寸通常大于MTJ的尺寸,MTJ的形貌(profile)不好会导致通孔沉陷。通孔沉陷将导致MTJ的上电极和下电极短路。目前,MTJ的短路问题造成了30%~50%的良率损失。
下面结合图1至图7对现有技术中的一种MRAM的制造方法进行说明。
参考图1,提供半导体衬底10,该半导体衬底10中形成有下层互连结构11。该半导体衬底10包括单元(cell)区Ⅰ和外围(periphery)区Ⅱ。
在单元区Ⅰ内的半导体衬底10上形成磁隧道结12,该磁隧道结12的底部与下层互连结构11电连接。
参考图2,沉积掺碳氮化硅(NDC)层13,该掺碳氮化硅层13覆盖磁隧道结12以及半导体衬底10的表面。
参考图3,沉积黑钻石(BD)层14,该黑钻石层14覆盖掺碳氮化硅层13,该黑钻石层14的厚度例如是
参考图4,对黑钻石层14进行化学机械抛光(CMP),对其表面进行平坦化,并使其厚度适当减小。例如,化学机械抛光后的黑钻石层14的厚度是
参考图5,对黑钻石层14和掺碳氮化硅层13进行刻蚀,在单元区Ⅰ内形成通孔(via)151,该通孔151的底部暴露出磁隧道结12,在外围区Ⅱ内形成通孔152,该通孔152的底部暴露出下层互连结构11。
参考图6,对黑钻石层14进行刻蚀,在单元区Ⅰ内形成互连线(wire)沟槽161,在外围区Ⅱ内互连线沟槽162。其中,互连线沟槽161和通孔151连通,互连线沟槽162和通孔152连通。
参考图7,在互连线沟槽和通孔中填充导电材料,例如电镀铜,并进行化学机械抛光,从而形成上层互连结构17。
其中,图5所示的步骤中,刻蚀形成的通孔151需要暴露出下方的磁隧道结12的顶部,但由于磁隧道结12的形貌,往往会导致在通孔151中填充导电材料后,造成磁隧道结12的短路。
现有技术中,解决通孔沉陷问题的方法主要有:改良MTJ的形貌,尤其是MTJ的顶部形貌,以避免通孔沉陷;通过调节光刻和刻蚀工艺缩小通孔的尺寸,但是在较深的通孔中,有很高的风险会导致通孔刻蚀停止。
到目前为止,上述两种方法都不能很好地解决通孔沉陷导致的MTJ短路问题,因此,急需一种新的方法来解决该问题。
发明内容
本发明要解决的技术问题是提供一种磁性随机访问存储器及其制造方法,能够避免通孔沉陷导致的MTJ短路问题。
为解决上述技术问题,本发明提供了一种磁性随机访问存储器,包括:
半导体衬底,该半导体衬底包括并列的单元区和外围区,所述单元区上形成有磁隧道结;
介质层,覆盖所述单元区、外围区以及磁隧道结;
通孔,位于所述外围区内的介质层中;
互连线沟槽,分布于所述单元区和外围区内,其中,位于所述单元区内的互连线沟槽的底部直接暴露出所述磁隧道结的顶部,位于所述外围区内的互连线沟槽与所述通孔连通;
上层互连结构,填充在所述通孔和互连线沟槽内。
根据本发明的一个实施例,在刻蚀形成所述互连线沟槽时,通过控制刻蚀时间来控制刻蚀厚度以避免沉陷。
根据本发明的一个实施例,所述介质层为叠层结构,包括:
刻蚀停止层,覆盖所述单元区、外围区以及磁隧道结;
低k材料层,覆盖所述刻蚀停止层。
根据本发明的一个实施例,所述刻蚀停止层的材料为掺碳氮化硅,所述低k材料层的材料为黑钻石。
根据本发明的一个实施例,所述半导体衬底内具有下层互连结构,该下层互连结构分布于所述单元区和外围区内,其中,位于所述单元区内的下层互连结构与所述磁隧道结的底部电连接,位于所述外围区的下层互连结构与所述上层互连结构电连接。
为解决上述问题,本发明还提供了一种磁性随机访问存储器的制造方法,包括:
提供半导体衬底,该半导体衬底包括并列的单元区和外围区,所述单元区上形成有磁隧道结;
在所述半导体衬底上形成介质层,该介质层覆盖所述单元区、外围区以及磁隧道结;
对所述介质层进行刻蚀,以形成通孔和互连线沟槽,其中,所述通孔仅分布于所述外围区内,所述互连线沟槽分布于所述单元区和外围区内,位于所述单元区内的互连线沟槽的底部直接暴露出所述磁隧道结的顶部,位于所述外围区内的互连线沟槽与所述通孔连通;
在所述通孔和互连线沟槽中填充导电材料,以形成上层互连结构。
根据本发明的一个实施例,形成所述通孔和互连线沟槽的方法包括:
刻蚀所述外围区内的介质层,以在所述外围区内形成所述通孔;
刻蚀所述外围区和单元区内的介质层,以在所述单元区和外围区内形成所述互连线沟槽。
根据本发明的一个实施例,形成所述介质层包括:
形成刻蚀停止层,该刻蚀停止层覆盖所述单元区、外围区以及磁隧道结;
形成低k材料层,该低k材料层覆盖所述刻蚀停止层。
根据本发明的一个实施例,在形成所述通孔之前还包括:将所述磁隧道结上方的低k材料层的厚度调节为预设厚度。
根据本发明的一个实施例,将所述磁隧道结上方的低k材料层的厚度调节为预设厚度包括:
对所述低k材料层进行平坦化处理,至暴露出覆盖在所述磁隧道结顶部的刻蚀停止层;
在平坦化后的低k材料层上沉积低k材料以使得该低k材料层的厚度增大,至所述磁隧道结上方的低k材料层的厚度为该预设厚度。
根据本发明的一个实施例,所述刻蚀停止层的材料为掺碳氮化硅,所述低k材料层的材料为黑钻石。
根据本发明的一个实施例,所述半导体衬底内具有下层互连结构,该下层互连结构分布于所述单元区和外围区内,其中,位于所述单元区内的下层互连结构与所述磁隧道结的底部电连接,位于所述外围区的下层互连结构与所述上层互连结构电连接。
与现有技术相比,本发明具有以下优点:
本发明实施例的磁性随机访问存储器的形成方法中,仅在MTJ上方形成互连线沟槽而不形成通孔,MTJ的顶部直接与互连线沟槽内的上层互连结构电连接,由此可以避免刻蚀通孔时的沉陷问题,从而克服了通孔沉陷导致的MTJ短路问题。
附图说明
图1至图7示出了现有技术中一种MRAM制造方法中各步骤对应的剖面结构示意图;
图8示出了本实施例的MRAM的制造方法的流程示意图;
图9至图16示出了本实施例的MRAM的制造方法中各步骤对应的剖面结构示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明,但不应以此限制本发明的保护范围。
参考图8,本实施例的MRAM的制造方法包括如下步骤:
步骤S21,提供半导体衬底,该半导体衬底包括并列的单元区和外围区,所述单元区上形成有磁隧道结;
步骤S22,在所述半导体衬底上形成介质层,该介质层覆盖所述单元区、外围区以及磁隧道结;
步骤S23,对所述介质层进行刻蚀,以形成通孔和互连线沟槽,其中,所述通孔仅分布于所述外围区内,所述互连线沟槽分布于所述单元区和外围区内,位于所述单元区内的互连线沟槽的底部直接暴露出所述磁隧道结的顶部,位于所述外围区内的互连线沟槽与所述通孔连通;
步骤S24,在所述通孔和互连线沟槽中填充导电材料,以形成上层互连结构。
下面结合图9至图16进行详细说明。
参考图9,提供半导体衬底20,该半导体衬底20可以包括并列的单元区Ⅰ和外围区Ⅱ。其中,单元区Ⅰ用于形成多个MRAM存储单元,外围区Ⅱ用于形成MRAM的外围电路或者其他适当的电路结构。
半导体衬底20内可以形成有下层互连结构21。半导体衬底20可以采用半导体制造领域中的常规结构,例如,该半导体衬底20可以包括硅材质的衬底以及位于衬底上的层间介质层,该下层互连结构21可以是形成在层间介质层内的铜互连结构。
在单元区Ⅰ内的半导体衬底20上形成磁隧道结22,该磁隧道结22的底部与下层互连结构21电连接。该磁隧道结22可以包括磁隧道结层以及分别位于该磁隧道结层上、下的上电极和下电极,其中下电极可以与下层互连结构21电连接。磁隧道结22可以采用现有技术中的常规工艺来形成,这里不再详述。
参考图10,沉积刻蚀停止层23,该刻蚀停止层覆盖磁隧道结22以及半导体衬底20的表面。该刻蚀停止层23的材料例如可以是掺碳氮化硅(NDC)。
参考图11,沉积低k材料层24,该低k材料层24覆盖刻蚀停止层23。该低k材料层的材料例如可以是黑钻石(BD),或者其他常用的低k材料。此步骤中沉积的低k材料层24的厚度例如可以是需要说明的是,为了实现“刻蚀停止”的目的,低k材料层24与刻蚀停止层23是不同的介质材料。
参考图12,对低k材料层24进行平坦化处理,直至暴露出覆盖在磁隧道结22顶部的刻蚀停止层23,平坦化处理的方法例如可以是化学机械抛光(CMP)或者其他适当的方法。
参考图13,在平坦化之后的低k材料层24上沉积低k材料以增大低k材料层24的厚度。沉积的低k材料的厚度为预设厚度,沉积的低k材料与低k材料层24的材料相同,例如都是黑钻石。作为一个非限制性的例子,沉积的低k材料的厚度例如是
经过上述平坦化处理以及沉积低k材料的过程之后,使得磁隧道结22上方的低k材料层24的厚度为预设厚度。如此,可以避免磁隧道结22的厚度变化造成的磁隧道结22上方介质层厚度不均匀的问题。
需要说明的是,刻蚀停止层23、低k材料层24共同形成了叠层结构的介质层。当然,该介质层的结构和材料并不限于此,例如还可以是三层的叠层结构,分别是刻蚀停止层、第一介质层和第二介质层,第一介质层的表面平坦化至于磁隧道结22上方的刻蚀停止层的顶部齐平,第二介质层具有该预设厚度。
参考图14,对低k材料层24和刻蚀停止层23进行刻蚀,在外围区Ⅱ内形成通孔252,该通孔252的底部暴露出下层互连结构21。通孔252的形成方法例如可以是传统的光刻和刻蚀。
需要说明的是,在单元区Ⅰ内,磁隧道结22上方并未形成任何通孔。
参考图15,对低k材料层24和刻蚀停止层23进行刻蚀,在单元区Ⅰ内形成互连线沟槽261,在外围区Ⅱ内形成互联线沟槽262。其中,在单元区Ⅰ内,互连线沟槽261的底部直接(也就是未经过通孔)暴露出磁隧道结22的顶部;在外围区Ⅱ内,互连线沟槽262与通孔252连通。
由于磁隧道结22的顶部并没有通孔,因此在刻蚀形成互连线沟槽261时,并不会导致沉陷,也就避免了由沉陷导致的短路问题。更加优选地,在刻蚀形成互连线沟槽261、262时,可以通过控制刻蚀时间来控制刻蚀厚度,以避免沉陷。进一步而言,由于磁隧道结22上方的低k材料层24的厚度已经调节为预设厚度,因此,在确定的刻蚀速率下,可以通过控制刻蚀时间来准确地将低k材料层24及其下方的刻蚀停止层23刻穿,而避免沉陷。
其中,外围区Ⅱ内互连线沟槽262与通孔252连通的结构类似于双镶嵌工艺中沟槽和通孔的结构。另外,与双镶嵌工艺类似,互连线沟槽262与通孔252的形成顺序可以互换。例如,可以首先刻蚀低k材料层24和刻蚀停止层23,在单元区Ⅰ和外围区Ⅱ中分别形成互连线沟槽261和互连线沟槽262;之后,再对外围区Ⅱ中的低k材料层24和刻蚀停止层23进行刻蚀,形成通孔252。
参考图16,在通孔和互联线沟槽中填充导电材料,以形成上层互连结构27。例如,可以通过电镀的方式在通孔和互联线沟槽中填充铜,并通过化学机械抛光将多余的铜移除,从而形成上层互连结构27。
进一步而言,在单元区Ⅰ内,上层互连结构27仅为连线(填充在互连线沟槽中的部分),该连线直接与磁隧道结22接触;在外围区Ⅱ内,上层互连结构27包括栓塞(填充在通孔中的部分)和连线(填充在互连线沟槽中的部分),该连线经由栓塞与下层互连结构21接触。
至此,本实施例形成的MRAM的结构如图16所示,包括:半导体衬底20,该半导体衬底20包括并列的单元区Ⅰ和外围区Ⅱ,单元区Ⅰ上形成有磁隧道结22;介质层,覆盖单元区Ⅰ、外围区Ⅱ以及磁隧道结22,该介质层包括堆叠的刻蚀停止层23和低k材料层24;通孔252(参见图15),位于外围区Ⅱ内的介质层中;互连线沟槽261、262(参见图15),分布于单元区Ⅰ和外围区Ⅱ内,其中,位于单元区Ⅰ内的互连线沟槽261(参见图15)的底部直接暴露出磁隧道结22的顶部,位于外围区Ⅱ内的互连线沟槽262与通孔252(参见图15)连通;上层互连结构27,填充在通孔252和互连线沟槽261、262(参见图15)内。
关于该MRAM的更多详细内容,请参见前述关于MRAM的制造方法的相关描述。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (12)
1.一种磁性随机访问存储器,其特征在于,包括:
半导体衬底,该半导体衬底包括并列的单元区和外围区,所述单元区上形成有磁隧道结;
介质层,覆盖所述单元区、外围区以及磁隧道结;
通孔,位于所述外围区内的介质层中;
互连线沟槽,分布于所述单元区和外围区内,其中,位于所述单元区内的互连线沟槽的底部直接暴露出所述磁隧道结的顶部,位于所述外围区内的互连线沟槽与所述通孔连通;
上层互连结构,填充在所述通孔和互连线沟槽内。
2.根据权利要求1所述的磁性随机访问存储器,其特征在于,所述介质层为叠层结构,包括:
刻蚀停止层,覆盖所述单元区、外围区以及磁隧道结;
低k材料层,覆盖所述刻蚀停止层。
3.根据权利要求1所述的磁性随机访问存储器,其特征在于,所述刻蚀停止层的材料为掺碳氮化硅,所述低k材料层的材料为黑钻石。
4.根据权利要求1所述的磁性随机访问存储器,其特征在于,所述半导体衬底内具有下层互连结构,该下层互连结构分布于所述单元区和外围区内,其中,位于所述单元区内的下层互连结构与所述磁隧道结的底部电连接,位于所述外围区的下层互连结构与所述上层互连结构电连接。
5.一种磁性随机访问存储器的制造方法,其特征在于,包括:
提供半导体衬底,该半导体衬底包括并列的单元区和外围区,所述单元区上形成有磁隧道结;
在所述半导体衬底上形成介质层,该介质层覆盖所述单元区、外围区以及磁隧道结;
对所述介质层进行刻蚀,以形成通孔和互连线沟槽,其中,所述通孔仅分布于所述外围区内,所述互连线沟槽分布于所述单元区和外围区内,位于所述单元区内的互连线沟槽的底部直接暴露出所述磁隧道结的顶部,位于所述外围区内的互连线沟槽与所述通孔连通;
在所述通孔和互连线沟槽中填充导电材料,以形成上层互连结构。
6.根据权利要求5所述的制造方法,其特征在于,在刻蚀形成所述互连线沟槽时,通过控制刻蚀时间来控制刻蚀厚度以避免沉陷。
7.根据权利要求5所述的制造方法,其特征在于,形成所述通孔和互连线沟槽的方法包括:
刻蚀所述外围区内的介质层,以在所述外围区内形成所述通孔;
刻蚀所述外围区和单元区内的介质层,以在所述单元区和外围区内形成所述互连线沟槽。
8.根据权利要求7所述的制造方法,其特征在于,形成所述介质层包括:
形成刻蚀停止层,该刻蚀停止层覆盖所述单元区、外围区以及磁隧道结;
形成低k材料层,该低k材料层覆盖所述刻蚀停止层。
9.根据权利要求8所述的制造方法,其特征在于,在形成所述通孔之前还包括:将所述磁隧道结上方的低k材料层的厚度调节为预设厚度。
10.根据权利要求9所述的制造方法,其特征在于,将所述磁隧道结上方的低k材料层的厚度调节为预设厚度包括:
对所述低k材料层进行平坦化处理,至暴露出覆盖在所述磁隧道结顶部的刻蚀停止层;
在平坦化后的低k材料层上沉积低k材料以使得该低k材料层的厚度增大,至所述磁隧道结上方的低k材料层的厚度为该预设厚度。
11.根据权利要求7至10中任一项所述的制造方法,其特征在于,所述刻蚀停止层的材料为掺碳氮化硅,所述低k材料层的材料为黑钻石。
12.根据权利要求5所述的制造方法,其特征在于,所述半导体衬底内具有下层互连结构,该下层互连结构分布于所述单元区和外围区内,其中,位于所述单元区内的下层互连结构与所述磁隧道结的底部电连接,位于所述外围区的下层互连结构与所述上层互连结构电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410325809.1A CN105336756B (zh) | 2014-07-09 | 2014-07-09 | 磁性随机访问存储器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410325809.1A CN105336756B (zh) | 2014-07-09 | 2014-07-09 | 磁性随机访问存储器及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105336756A true CN105336756A (zh) | 2016-02-17 |
CN105336756B CN105336756B (zh) | 2019-11-15 |
Family
ID=55287177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410325809.1A Active CN105336756B (zh) | 2014-07-09 | 2014-07-09 | 磁性随机访问存储器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336756B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107230742A (zh) * | 2016-03-24 | 2017-10-03 | 台湾积体电路制造股份有限公司 | Mram器件及其形成方法 |
CN107302051A (zh) * | 2016-04-15 | 2017-10-27 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
CN107611127A (zh) * | 2017-09-19 | 2018-01-19 | 睿力集成电路有限公司 | 半导体结构及其形成方法 |
CN112951986A (zh) * | 2019-12-11 | 2021-06-11 | 华邦电子股份有限公司 | 半导体元件及其制造方法 |
CN113725254A (zh) * | 2020-05-25 | 2021-11-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040008483A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 마그네틱 램의 제조방법 |
US6806096B1 (en) * | 2003-06-18 | 2004-10-19 | Infineon Technologies Ag | Integration scheme for avoiding plasma damage in MRAM technology |
US20050199925A1 (en) * | 2004-03-12 | 2005-09-15 | Takeshi Kajiyama | Magnetic random access memory |
US20070123023A1 (en) * | 2005-11-30 | 2007-05-31 | Woosik Kim | Method of forming dual interconnects in manufacturing MRAM cells |
CN102017157A (zh) * | 2008-04-21 | 2011-04-13 | 高通股份有限公司 | 使用单个掩模形成磁性隧道结的方法 |
CN102376651A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 提高mram中的mtj金属间电介质的填充能力的方法 |
CN102446541A (zh) * | 2010-10-13 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存取存储器及其制造方法 |
-
2014
- 2014-07-09 CN CN201410325809.1A patent/CN105336756B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040008483A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 마그네틱 램의 제조방법 |
US6806096B1 (en) * | 2003-06-18 | 2004-10-19 | Infineon Technologies Ag | Integration scheme for avoiding plasma damage in MRAM technology |
US20050199925A1 (en) * | 2004-03-12 | 2005-09-15 | Takeshi Kajiyama | Magnetic random access memory |
US20070123023A1 (en) * | 2005-11-30 | 2007-05-31 | Woosik Kim | Method of forming dual interconnects in manufacturing MRAM cells |
CN102017157A (zh) * | 2008-04-21 | 2011-04-13 | 高通股份有限公司 | 使用单个掩模形成磁性隧道结的方法 |
CN102376651A (zh) * | 2010-08-24 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 提高mram中的mtj金属间电介质的填充能力的方法 |
CN102446541A (zh) * | 2010-10-13 | 2012-05-09 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存取存储器及其制造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107230742A (zh) * | 2016-03-24 | 2017-10-03 | 台湾积体电路制造股份有限公司 | Mram器件及其形成方法 |
CN107302051A (zh) * | 2016-04-15 | 2017-10-27 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
CN107302051B (zh) * | 2016-04-15 | 2022-06-24 | 台湾积体电路制造股份有限公司 | 半导体结构及其制造方法 |
CN107611127A (zh) * | 2017-09-19 | 2018-01-19 | 睿力集成电路有限公司 | 半导体结构及其形成方法 |
CN107611127B (zh) * | 2017-09-19 | 2018-12-04 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
CN112951986A (zh) * | 2019-12-11 | 2021-06-11 | 华邦电子股份有限公司 | 半导体元件及其制造方法 |
CN113725254A (zh) * | 2020-05-25 | 2021-11-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
CN113725254B (zh) * | 2020-05-25 | 2023-08-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105336756B (zh) | 2019-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8772888B2 (en) | MTJ MRAM with stud patterning | |
US8883520B2 (en) | Redeposition control in MRAM fabrication process | |
US7829923B2 (en) | Magnetic tunnel junction and method of fabrication | |
US7508700B2 (en) | Method of magnetic tunneling junction pattern layout for magnetic random access memory | |
US8456883B1 (en) | Method of spin torque MRAM process integration | |
KR101534501B1 (ko) | 자기 터널 접합들을 포함하는 상부 전극 및 하부 전극을 갖는 디바이스들의 제조 및 통합 | |
US8574928B2 (en) | MRAM fabrication method with sidewall cleaning | |
CN105336756A (zh) | 磁性随机访问存储器及其制造方法 | |
US10950657B2 (en) | Apparatus and methods for integrating magnetoresistive devices | |
KR20220003008A (ko) | 3차원 상변화 메모리 디바이스들 | |
US20200119268A1 (en) | Device with composite spacer and method for manufacturing the same | |
CN103187522B (zh) | 半导体器件制造方法 | |
KR100650753B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
JP5710647B2 (ja) | 平坦化された電極上の磁気トンネル接合(mtj) | |
CN105591025A (zh) | 无掩模建立自对准磁性穿隧接面的拓朴方法 | |
US20150014800A1 (en) | Mtj memory cell with protection sleeve and method for making same | |
CN109216541B (zh) | Mram与其的制作方法 | |
US20130203232A1 (en) | Manufacturing method of random access memory | |
CN109980081B (zh) | 可自停止抛光的mram器件的制作方法与mram器件 | |
US9196832B2 (en) | Fabrication method of vertical type semiconductor memory apparatus | |
TW202147575A (zh) | 半導體裝置及其製造方法 | |
CN105336848B (zh) | Mram器件的形成方法 | |
CN105470385A (zh) | 交叉矩阵列式磁性随机存储器制造工艺 | |
CN105336849A (zh) | Mram器件的形成方法 | |
CN109994394B (zh) | Mram器件中mtj单元的平坦化方法与mram器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |