CN109994394B - Mram器件中mtj单元的平坦化方法与mram器件 - Google Patents

Mram器件中mtj单元的平坦化方法与mram器件 Download PDF

Info

Publication number
CN109994394B
CN109994394B CN201711489795.7A CN201711489795A CN109994394B CN 109994394 B CN109994394 B CN 109994394B CN 201711489795 A CN201711489795 A CN 201711489795A CN 109994394 B CN109994394 B CN 109994394B
Authority
CN
China
Prior art keywords
layer
mtj
substrate
unit
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711489795.7A
Other languages
English (en)
Other versions
CN109994394A (zh
Inventor
刘鲁萍
王雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Hikstor Technology Co Ltd
Original Assignee
CETHIK Group Ltd
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd, Hikstor Technology Co Ltd filed Critical CETHIK Group Ltd
Priority to CN201711489795.7A priority Critical patent/CN109994394B/zh
Publication of CN109994394A publication Critical patent/CN109994394A/zh
Application granted granted Critical
Publication of CN109994394B publication Critical patent/CN109994394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本申请提供了一种MRAM器件中MTJ单元的平坦化方法与MRAM器件。该平坦化方法包括：步骤S1，在衬底的表面上设置预存储结构，预存储结构包括MTJ单元，MTJ单元的第一表面与衬底的距离为h1，MTJ单元的MTJ薄膜的远离衬底的表面与衬底的距离为h2；步骤S2，在MTJ单元的表面上设置第一介电层、抛光金属牺牲层和第二介电层，抛光金属牺牲层的第二表面与衬底的距离为h3，h2≤h3≤h1；步骤S3，对步骤S2形成的结构实施化学机械平坦化工艺，利用终点检测方法控制化学机械平坦化工艺，使得化学机械平坦化工艺去除第二表面所在平面上方的结构。该方法能准确地控制去除的终点，使得晶圆的均一性较好。

Description

MRAM器件中MTJ单元的平坦化方法与MRAM器件
技术领域
本申请涉及存储器领域，具体而言，涉及一种MRAM器件中MTJ单元的平坦化方法与MRAM器件。
背景技术
磁性随机存储器(Magnetic Random Access Memory,MRAM)是一种新型的非易失性存储器，相比于目前其他类型的存储器，具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点，此外利用自旋流来实现磁矩翻转的自旋传输扭矩(Spintransfer torque,STT)的MRAM阵列可实现存储单元尺寸的微缩。这些优点使得MRAM成为未来新型存储器的主要发展方向。
在MRAM中的主要功能单元为MTJ单元，其结构主要包括磁性自由层/非磁性氧化层(MgO)/磁性钉扎层。在外加磁场或电流等驱动下，磁性自由层的磁矩方向发生翻转，与磁性钉扎层的磁矩方向呈现平行态或反平行态，使得MRAM出现高低电阻态，可分别定义为存储态“0”和“1”，从而实现信息的存储。
在MTJ单元制备完成之后通过光刻刻蚀的方法形成MTJ单元的阵列图案，之后沉积介电材料，并利用化学机械抛光制程磨掉MTJ单元之上的介电层，并将研磨终点准确停在MTJ单元上。
由于不同薄膜材料的选择比不同，将研磨终点准确停在MTJ单元上，并使MTJ单元与逻辑部分之间具有良好的均一性是非常具有挑战性的，在整片晶圆表面平整度均一的情况下抛光不完全或者过抛光，以及晶圆表面平整度不均一的情况都将严重影响MRAM器件的功能。
目前的研磨液市场中没有合适的相应材料和工艺的研磨产品来准确去除需要去除的介质单元。而较长时间的化学机械研磨难以准确控制研磨的终点，且会导致形成的结构的均一性极差，从而影响产品良率。
发明内容
本申请的主要目的在于提供一种MRAM器件中MTJ单元的平坦化方法与MRAM器件，以解决现有技术中难以准确地将研磨的终点控制在MTJ单元上的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种MRAM器件中MTJ单元的平坦化方法，该平坦化方法包括：步骤S1，在衬底的表面上设置多个相互间隔的预存储结构，各上述预存储结构包括一个MTJ单元，上述MTJ单元的远离上述衬底的表面为第一表面，上述MTJ单元包括MTJ薄膜，上述第一表面与上述衬底的距离为h1，上述MTJ薄膜的远离上述衬底的表面与上述衬底的距离为h2；步骤S2，在上述MTJ单元的裸露表面上设置介质单元，上述介质单元包括沿远离上述MTJ单元的方向依次设置的第一介电层、抛光金属牺牲层以及第二介电层，上述抛光金属牺牲层的与上述衬底距离最小的表面为第二表面，且上述第二表面远离上述衬底设置，上述第二表面与上述衬底的距离为h3，h2≤h3≤h1；步骤S3，对上述步骤S2形成的结构实施化学机械平坦化工艺，并利用终点检测方法控制上述化学机械平坦化工艺，使得上述化学机械平坦化工艺去除上述第二表面所在平面上方的结构，得到连续平整的上述第二表面。
进一步地，上述MTJ单元还包括保护层，上述步骤S1中，设置上述预存储结构的过程还包括形成上述保护层的过程，上述保护层设置在上述MTJ薄膜的远离上述衬底的表面上，上述保护层的与上述衬底距离最大的表面为上述第一表面，上述步骤S3中去除的上述结构包括位于上述第二表面上方的上述介质单元和部分上述保护层。
进一步地，上述介质单元还包括盖层，在设置上述第一介电层之前，上述步骤S2还包括：。
进一步地，在上述MTJ单元的远离上述衬底的表面上设置上述盖层，上述第一介电层设置在上述盖层的远离上述MTJ单元的表面上。
进一步地，采用共形沉积法设置上述盖层、上述第一介电层以及上述抛光金属牺牲层。
进一步地，上述终点检测法为光学终点检测法和/或摩擦力终点检测法。
进一步地，上述保护层的材料选自Ta、TaN、TiN与Ti中的至少一种。
进一步地，上述抛光金属牺牲层的材料选自Ta、TaN、TiN与Ti中的至少一种。
进一步地，上述盖层的材料选自氮氧硅化合物和/或碳化硅。
进一步地，上述第一介电层为低K介电层和/或超低K介电层。
进一步地，形成上述第一介电层的材料包括SiO2、SiCOH、碳掺杂的SiO2以及氟掺杂的SiO2中的至少一种。
根据本申请的另一方面，提供了一种MRAM器件，该MRAM器件采用上述的MRAM的平坦化方法形成。
应用本申请的技术方案，在设置介质单元时，依次设置第一介电层、抛光金属牺牲层以及第二介电层，抛光金属牺牲层与第一介电层以及第二介电层的反射率和折射率以及摩擦力等信息的差别较大，后续采用终点检测方法，实时检测预去除的材料的光学信息或摩擦力信息，当检测到MTJ两侧的光学信息或摩擦力信息由抛光金属牺牲层转化为第一介电层时，停止去除步骤，得到连续平整的表面。该方法简单，且能够准确地控制去除的终点，使得晶圆的均一性较好，保证了MRAM器件具有良好的性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1至图5示出了本申请的一种实施例的MRAM器件中MTJ单元的平坦化方法的过程示意图；以及
图6示出了本申请的一种实施例提供的MRAM器件的结构示意图。
其中，上述附图包括以下附图标记：
1、衬底；2、连接金属层；3、阻挡层；4、隔离层；5、底电极；6、MTJ单元；7、盖层；8、第一介电层；9、抛光金属牺牲层；10、第二介电层；11、隔离介质层；61、MTJ薄膜；62、保护层；41、第一隔离层；42、第二隔离层；02、增强金属连接层。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及下面的权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“电连接”至该另一元件。
正如背景技术所介绍的，现有技术中，难以准确地将研磨的终点控制在MTJ单元上，为了解决如上的技术问题，本申请提出了一种MRAM器件中MTJ单元的平坦化方法与MRAM器件。
本申请的一种典型的实施方式中，提供了一种MRAM器件中MTJ单元的平坦化方法，该MRAM器件中MTJ单元的平坦化方法包括：步骤S1，在衬底1的表面上设置多个相互间隔的预存储结构，如图1所示，各上述预存储结构包括一个MTJ单元6，上述MTJ单元6的远离上述衬底1的表面为第一表面，上述MTJ单元6包括MTJ薄膜61，上述第一表面与上述衬底1的距离为h1，上述MTJ薄膜61的远离上述衬底1的表面与上述衬底1的距离为h2；步骤S2，在上述MTJ单元6的裸露表面上设置介质单元，上述介质单元包括沿远离上述MTJ单元6的方向依次设置的第一介电层8、抛光金属牺牲层9以及第二介电层10，依次形成图2至图4所示的结构，上述抛光金属牺牲层9的与上述衬底1距离最小的表面为第二表面，且上述第二表面远离上述衬底1设置，上述第二表面与上述衬底1的最小距离为h3，h2≤h3≤h1，即按照图中的放置方式，第二表面的最低处应该不低于MTJ薄膜的远离衬底的表面的最高处，且第二表面的最低处应该不高于第一表面；步骤S3，对上述步骤S2形成的结构实施化学机械平坦化工艺，并利用终点检测方法控制上述化学机械平坦化工艺，使得上述化学机械平坦化工艺去除上述第二表面所在平面上方的结构，得到连续平整的上述第二表面，如图5所示。
上述的平坦化方法中，在设置介质单元时，依次设置第一介电层、抛光金属牺牲层以及第二介电层，抛光金属牺牲层与第一介电层以及第二介电层的光学反射率、折射率以及摩擦力的差别较大，后续采用常规化学机械平坦化的终点检测方法，实时检测预去除的材料的光学和/或摩擦力信息，当检测到MTJ单元两侧的光学或摩擦力信息由抛光金属牺牲层转化为第一介电层时，停止去除步骤，得到连续平整的表面。该方法简单，且能够准确地控制去除的终点，使得晶圆的均一性较好，保证了MRAM器件具有良好的性能。
为了进一步保护MTJ薄膜顶部的结构即远离衬底的结构，本申请的一种实施例中，如图1所示，上述MTJ单元6还包括保护层62，上述步骤S1中，设置上述预存储结构的过程还包括形成上述保护层62的过程，上述保护层62设置在上述MTJ薄膜61的远离上述衬底1的表面上，上述保护层62的与上述衬底1距离最大的表面为上述第一表面，即图1中的保护层的远离衬底的表面，上述步骤S3中去除的上述结构包括位于上述第二表面上方的上述介质单元和部分上述保护层62，即部分保护层位于上述第二表面所在平面的上方，即h3<h1。
本申请的一种实施例中，如图1至图4所示，上述介质单元还包括盖层7，在设置上述第一介电层8之前，上述步骤S2还包括：在上述MTJ单元6的远离上述衬底1的表面上设置上述盖层7，上述第一介电层8设置在上述盖层7的远离上述MTJ单元6的表面上。盖层用来保护MTJ单元。
本申请的另一种实施例中，采用共形沉积法设置上述盖层7、上述第一介电层8以及上述抛光金属牺牲层9。这样的沉积方法简单高效。
当然，本申请中的设置盖层7、上述第一介电层8以及上述抛光金属牺牲层9并不限于上述的共形沉积法，还可以是现有技术中的其他方法，本领域技术人员可以根据实际情况选择合适的方法来设置盖层7、上述第一介电层8以及上述抛光金属牺牲层9。并且，这三个结构层的设置方法可以是相同的，也可以是不同的。
本申请的再一种实施例中，上述终点检测法为光学终点检测法和/或摩擦力终点检测法，光学终点检测法即为利用光学的折射率和/或反射率的不同检测平坦化终点的方法，摩擦力终点检测法即为利用摩擦力的不同检测平坦化终点的方法。这两种方法可以精确控制化学机械平坦化工艺的终点，准确去除上述第二表面所在平面上方的结构，得到连续平整的上述第二表面。
本申请中的保护层的材料可以是现有技术中的任何一种可以用来保护MTJ薄膜且不影响MTJ薄膜的导电性能的材料，本领域技术人员可以根据实际情况选择合适的材料形成本申请的保护层。
本申请的一种实施例中，上述保护层62的材料选自Ta、TaN、TiN与Ti中的至少一种。这些材料能够使得去除过程变缓，进一步避免了MTJ薄膜被去除，保护了MTJ薄膜。
本申请的再一种实施例中，上述抛光金属牺牲层9的材料选自Ta、TaN、TiN与Ti中的至少一种，这些材料与介质单元中的第一介电层以及第二介电层的材料差异很大，进一步保证了在步骤S3中的去除过程中，可以准确地判定停止的终点，进一步保证了可以准确地将去除停止在第二表面所在的平面上。
一种实施例中，上述抛光金属牺牲层9的材料与保护层62的材料相同，这样可以最大程度的提高到达抛光终点时抛光金属牺牲层9的信号强度，准确的获得抛光终点信息。
本申请中的盖层的材料可以是现有技术中的任何一种可以保护MTJ单元且防止MTJ单元中的活泼金属扩散到介电单元中的材料，本领域技术人员可以根据实际情况选择合适的材料形成本申请的上述盖层。
本申请的一种实施例中，上述盖层7的材料为选自氮氧硅化合物和/或碳化硅。这些材料形成的盖层能够更好地保护MTJ单元，进一步保证了形成的MRAM器件具有良好的电性能。
本申请的第一介电层可以选择现有技术中的任何的介电材料，本领域技术人员可以根据实际情况选择合适的材料形成本申请的上述第一介电层。
为了进一步提高芯片的处理速度，平衡电阻电容延迟效应，本申请的一种实施例中，上述第一介电层8包括低K介电层和/或超低K介电层。
本申请的再一种实施例中，形成上述第一介电层8的材料包括SiO2、SiCOH、碳掺杂的SiO2以及氟掺杂的SiO2中的至少一种。这些材料不仅可以进一步提高芯片的处理速度，平衡电阻电容延迟效应，并且还容易获取，形成介电层的工艺成熟，能够降低生产成本且简化制作工艺。
本申请中的MTJ薄膜可以是现有技术中的任意一种MTJ薄膜，MTJ单元主要由参考层/绝缘势垒层/自由层构成，同时包含其他多层多种可实现特定功能的磁性或非磁性薄膜。本领域技术人员可以根据实际情况选择合适结构的MTJ薄膜。
本申请的一种具体的实施例中，形成上述预存储结构的过程包括：在上述衬底1的表面上间隔设置多个连接金属层2，在上述多个连接金属层2的远离上述衬底1的表面上依次设置叠置的阻挡层3与第一隔离层41，在位于各上述连接金属层2上的上述阻挡层3与第一隔离层41中开设第一通孔，且上述第一通孔与上述连接金属层2一一对应，在各上述第一通孔中设置金属材料，形成增强金属连接层02，并利用化学机械抛光法完成表面的平坦化，在增强金属连接层02的上表面设置第二隔离层42，在位于各上述增强金属连接层02上的上述第二隔离层42中开设第二通孔，且上述第二通孔与上述增强金属连接层02一一对应，在各上述第二通孔中设置底电极金属，形成底电极5，且上述底电极5的远离上述衬底1的表面与上述第二隔离层42的远离上述衬底1的表面在同一平面上，形成图6所示的结构，在各上述底电极5的远离上述连接增强金属连接层02的表面上设置一个上述MTJ单元6。各预存储结构包括一一对应的连接金属层2、增强金属连接层02、底电极5与MTJ单元6。
当然，本申请的底电极的设置方法并不限于上述的方法，一种实施例中，形成上述预存储单元的过程：在上述衬底1的表面上间隔设置多个连接金属层2，在上述多个连接金属层2的远离上述衬底1的表面上依次设置叠置的阻挡层3与第一隔离层41；在位于各上述连接金属层2上的上述阻挡层3与第一隔离层41中开设第一通孔，且上述第一通孔与上述连接金属层2一一对应，在各上述第一通孔中设置金属材料，形成增强金属连接层02，并利用化学机械抛光法完成表面的平坦化；在平坦化的表面上设置底电极金属层，并光刻刻蚀形成底电极5，底电极5与上述连接金属层2一一对应；然后，沉积第二隔离层42，并且，利用化学机械抛光完成第二隔离层42及底电极5的表面平坦化，使上述底电极5的远离上述衬底1的表面与上述第二隔离层42的远离上述衬底的表面在同一平面上；最后，在各上述底电极5的远离上述连接金属层2的表面上设置一个上述MTJ单元6，如图6所示，进而形成间隔设置的上述多个预存储结构。
本申请的另一种实施例中，在步骤S3之后，上述平坦化方法还包括：在第二表面所在的平面上设置顶电极的步骤，该步骤可以采用常规的MRAM器件中的顶电极的设置方法，比如先设置一个介电层，然后间隔开多个孔，最后在各孔沉积顶电极材料并平坦化，形成多个顶电极；或者可以直接在第二表面所在的平面上设置顶电极层，然后再刻蚀形成多个顶电极。
为了进一步保证底电极与MTJ单元形成良好的电接触，且同时进一步保证顶电极与MTJ单元形成良好的电接触，本申请的一种优选的实施例中，上述底电极的关键尺寸(Critical Dimension，CD)大于或等于MTJ单元的关键尺寸。上述顶电极的关键尺寸(Critical Dimension，CD)大于或等于MTJ单元的关键尺寸
上述连接金属层的材料选自Cu、Au、Ag、Al或TaN等金属，本领域技术人员可以根据实际情况选择合适的材料形成连接金属层。本申请的一种实施例中，上述连接金属层为铜层。
由于金属铜较容易扩散至图6的隔离层4(包括第一隔离层41与第二隔离层42)中，进而使得隔离层的隔离效果较差，甚至出现漏电的问题，且铜与隔离层的粘结性能较差，为了进一步提高隔离层的隔离效果以及器件的稳定性，本申请的一种实施例中，当上述连接金属层为铜层时，在设置上述第一隔离层开孔后与设置上述铜层之前，设置上述预存储结构的过程还包括：在第一通孔中设置铜阻挡层。在本发明中上述的图示中，铜阻挡层未显示。
上述的铜阻挡层可以是现有技术中的任何铜阻挡层材料形成的，比如TaNx或Ta，本领域技术人员可以根据实际情况选择合适的材料形成铜阻挡层。该层具体可以通过PVD或ALD等方法沉积，优选ALD或者SIP(Self-Ionized PVD)方式来沉积。
本申请中的底电极可以是现有技术中常用的导电材料形成的，比如铜、Ta或TaN等，优选电阻率低的导电材料，例如TaN或Ta。
本申请中的衬底包含基底以及在在基底上的前道工艺所有必要的结构以及器件，例如包括CMOS等。
本申请的另一种典型的实施方式中，提供了一种MRAM器件，该MRAM器件采用上述的MRAM的平坦化方法形成。
该MRAM器件由于采用上述的制作方法形成，使得其中的多个MTJ具有较好的均一性与平整性，进而使得MRAM的性能较好，且该MRAM的成本较低。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例与对比例来说明本申请的方案。
实施例
包括低K介电材料的MRAM的制作过程包括：
制备出包括基底以及基底上的经过前道工艺制备出的结构的衬底1。
在衬底1上采用大马士革工艺沉积铜金属层(在衬底上设置隔离介质层11，然后在隔离介质层中开孔，在孔中填充金属铜)，形成多个连接金属层2，且多个连接金属层2远离衬底的表面在同一个平面上，如图6所示。
在各连接金属层2层的远离衬底1的表面上沉积N-BLOK，形成阻挡层3。在阻挡层3上采用TEOS利用PECVD形成SiO2层，即第一隔离层41。
采用光刻以及刻蚀的方法在阻挡层3以及第一隔离层41中开设第一通孔；在各上述第一通孔中依次设置铜阻挡层的材料TaN和Ta(图中未示出)、金属铜，形成增强金属连接层02，并利用化学机械抛光完成表面的平坦化。
在增强金属连接层02的上表面采用TEOS利用PECVD形成SiO2层，即第二隔离层42。
在位于各上述增强金属连接层02上的上述第二隔离层42中开设第二通孔，且上述第二通孔与上述增强金属连接层02一一对应。
在各上述第二通孔中设置底电极金属TaN，形成底电极5，且上述底电极5的远离上述衬底1的表面与上述第二隔离层42的远离上述衬底1的表面在同一平面上。
在各底电极5的表面上设置多个间隔的MTJ单元6，且MTJ单元6，各MTJ单元6包括依次叠置设置的MTJ薄膜61与保护层62，MTJ薄膜61的厚度为
Figure BDA0001535397300000071
保护层62的厚度为
Figure BDA0001535397300000072
依次共形沉积Si3N4、SiO2以及TaN，形成依次叠置设置的盖层7、第一介电层8、抛光金属牺牲层9，如图3所示，各层的厚度分别是：
Figure BDA0001535397300000073
与
Figure BDA0001535397300000074
最后沉积SiO2，形成第二介电层10，其厚度为
Figure BDA0001535397300000075
如图4所示。
采用化学机械抛平坦化工艺去除第二表面所在平面上的保护层以及介电单元，利用光学终点检测方法，检测MTJ单元两侧的材料的反射率信息，当反射率信息由抛光金属牺牲层转化为第一介电层时，停止平坦化工艺，形成图6所示的结构。
在图6所示的第二表面所在的平面上设置顶电极(图中未示出)，形成MRAM器件。
对比例
与实施例不同的是，MRAM的制作过程中，介质单元中仅包括保护层与介电层，且介电层的裸露表面高于MTJ单元的第一表面，采用化学机械抛光法去除第一表面上的介电层与保护层。
采用台阶仪测试MRAM器件中的晶粒裸片的不均一性与晶圆内的不均一性，具体测试结果见表1。
表1
Figure BDA0001535397300000081
由上述表中测试数据可知，实施例的晶圆内的不均一性以及晶粒裸片的不均一性均较好，对比例由于没有设置抛光金属牺牲层，使得得到的晶圆内的不均一性以及晶粒裸片的不均一性均较差。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的上述平坦化方法中，在设置介质单元时，依次设置第一介电层、抛光金属牺牲层以及第二介电层，抛光金属牺牲层与第一介电层以及第二介电层的光学反射率和折射率以及摩擦力的差别较大，后续采用常规化学机械平坦化终点检测方法，实时检测预去除的材料的光学或摩擦力信息，当检测到MTJ两侧的光学或摩擦力信息由抛光金属牺牲层转化为第一介电层时，停止去除步骤，得到连续平整的表面。该方法简单，且能够准确地控制去除的终点，使得晶圆的均一性较好，保证了MRAM器件具有良好的性能。
2)、本申请的MRAM器件由于采用上述的制作方法形成，使得其中的多个MTJ具有较好的均一性与平整性，进而使得MRAM的性能较好，且该MRAM的成本较低。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (9)

1.一种MRAM器件中MTJ单元的平坦化方法，所述MTJ单元为磁性隧道结，其特征在于，所述平坦化方法包括：
步骤S1，在衬底(1)的表面上设置多个相互间隔的预存储结构，各所述预存储结构包括一个MTJ单元(6)，所述MTJ单元(6)的远离所述衬底(1)的表面为第一表面，所述MTJ单元(6)包括MTJ薄膜(61)，所述第一表面与所述衬底(1)的距离为h1，所述MTJ薄膜(61)的远离所述衬底(1)的表面与所述衬底(1)的距离为h2；
步骤S2，在所述MTJ单元(6)的裸露表面上设置介质单元，所述介质单元包括沿远离所述MTJ单元(6)的方向依次设置的第一介电层(8)、抛光金属牺牲层(9)以及第二介电层(10)，所述抛光金属牺牲层(9)的与所述衬底(1)距离最小的表面为第二表面，且所述第二表面远离所述衬底(1)设置，所述第二表面与所述衬底(1)的距离为h3，h2≤h3≤h1；以及
步骤S3，对所述步骤S2形成的结构实施化学机械平坦化工艺，并利用终点检测法控制所述化学机械平坦化工艺，使得所述化学机械平坦化工艺去除所述第二表面所在平面上方的结构，得到连续平整的所述第二表面，其中，
所述抛光金属牺牲层(9)的材料选自Ta、TaN、TiN与Ti中的至少一种，
所述终点检测法为光学终点检测法和/或摩擦力终点检测法。
2.根据权利要求1所述的平坦化方法，其特征在于，所述MTJ单元(6)还包括保护层(62)，所述步骤S1中，设置所述预存储结构的过程还包括形成所述保护层(62)的过程，所述保护层(62)设置在所述MTJ薄膜(61)的远离所述衬底(1)的表面上，所述保护层(62)的与所述衬底(1)距离最大的表面为所述第一表面，所述步骤S3中去除的所述结构包括位于所述第二表面上方的所述介质单元和部分所述保护层(62)。
3.根据权利要求1所述的平坦化方法，其特征在于，所述介质单元还包括盖层(7)，在设置所述第一介电层(8)之前，所述步骤S2还包括：
在所述MTJ单元(6)的远离所述衬底(1)的表面上设置所述盖层(7)，所述第一介电层(8)设置在所述盖层(7)的远离所述MTJ单元(6)的表面上。
4.根据权利要求3所述的平坦化方法，其特征在于，采用共形沉积法设置所述盖层(7)、所述第一介电层(8)以及所述抛光金属牺牲层(9)。
5.根据权利要求2所述的平坦化方法，其特征在于，所述保护层(62)的材料选自Ta、TaN、TiN与Ti中的至少一种。
6.根据权利要求3所述的平坦化方法，其特征在于，所述盖层(7)的材料选自氮氧硅化合物和/或碳化硅。
7.根据权利要求1所述的平坦化方法，其特征在于，所述第一介电层(8)为低K介电层和/或超低K介电层。
8.根据权利要求1所述的平坦化方法，其特征在于，形成所述第一介电层(8)的材料包括SiO2、SiCOH、碳掺杂的SiO2以及氟掺杂的SiO2中的至少一种。
9.一种MRAM器件，其特征在于，所述MRAM器件采用权利要求1至8中的任一项所述的MRAM的平坦化方法形成。
CN201711489795.7A 2017-12-29 2017-12-29 Mram器件中mtj单元的平坦化方法与mram器件 Active CN109994394B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711489795.7A CN109994394B (zh) 2017-12-29 2017-12-29 Mram器件中mtj单元的平坦化方法与mram器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711489795.7A CN109994394B (zh) 2017-12-29 2017-12-29 Mram器件中mtj单元的平坦化方法与mram器件

Publications (2)

Publication Number Publication Date
CN109994394A CN109994394A (zh) 2019-07-09
CN109994394B true CN109994394B (zh) 2021-05-28

Family

ID=67111448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711489795.7A Active CN109994394B (zh) 2017-12-29 2017-12-29 Mram器件中mtj单元的平坦化方法与mram器件

Country Status (1)

Country Link
CN (1) CN109994394B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148053A (ja) * 2004-11-16 2006-06-08 Ind Technol Res Inst 反転磁場を降下させる磁気抵抗メモリ
CN102292815A (zh) * 2009-02-02 2011-12-21 高通股份有限公司 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045454B1 (en) * 1999-05-11 2006-05-16 Micron Technology, Inc. Chemical mechanical planarization of conductive material
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
US7226339B2 (en) * 2005-08-22 2007-06-05 Applied Materials, Inc. Spectrum based endpointing for chemical mechanical polishing
US9564582B2 (en) * 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
CN106098093B (zh) * 2016-06-13 2019-06-04 中电海康集团有限公司 一种对多态磁性存储器进行磁场辅助再编程的操作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148053A (ja) * 2004-11-16 2006-06-08 Ind Technol Res Inst 反転磁場を降下させる磁気抵抗メモリ
CN102292815A (zh) * 2009-02-02 2011-12-21 高通股份有限公司 磁性隧道结(mtj)存储元件和具有mtj的自旋转移力矩磁阻随机存取存储器(stt-mram)单元

Also Published As

Publication number Publication date
CN109994394A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
US11832529B2 (en) Memory device
TWI723300B (zh) 磁阻式隨機存取記憶體結構及其製造方法
TWI605569B (zh) 用以降低ｃｍｐ凹陷的互連中之虛設底部電極
CN103107281B (zh) 半导体器件及其制造方法
CN109216541B (zh) Mram与其的制作方法
US9269893B2 (en) Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
CN102208529B (zh) 磁阻式随机存取存储器元件及其制作方法
US8138562B2 (en) Bit line preparation method in MRAM fabrication
CN102956816B (zh) 孔洞在先的硬掩模限定
EP1763094A2 (en) Structure and fabrication of an MRAM cell
US7508700B2 (en) Method of magnetic tunneling junction pattern layout for magnetic random access memory
US20180309050A1 (en) Process of fabricating embedded spin transfer torque memory for cellular neural network based processing unit
TWI702639B (zh) 半導體結構、電極結構以及相關製造方法
US9082962B2 (en) Magnetic Tunnel Junction (MTJ) on planarized electrode
CA2991389A1 (en) Method of forming a magnetic tunnel junction structure
WO2011119646A1 (en) Fabrication of magnetic tunnel junction (mtj) devices with reduced surface roughness for magnetic random access memory (mram)
CN107785483B (zh) 一种磁性随机存储器的制作方法
CN109216538B (zh) Mram与其的制作方法
CN111613572A (zh) 一种磁性随机存储器存储单元及其外围电路的制备方法
CN109980081B (zh) 可自停止抛光的mram器件的制作方法与mram器件
CN109994394B (zh) Mram器件中mtj单元的平坦化方法与mram器件
CN111613571B (zh) 一种制作磁性随机存储器单元阵列的方法
CN109560190B (zh) 包括低k介电材料的mram与其的制作方法
CN109256405B (zh) Mram阵列与其的制作方法
CN112713169A (zh) 包括mram底电极制作工艺的制作方法及mram器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210407

Address after: 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province

Applicant after: CETHIK GROUP Co.,Ltd.

Applicant after: HIKSTOR TECHNOLOGY Co.,Ltd.

Address before: Room 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province

Applicant before: CETHIK GROUP Co.,Ltd.

GR01 Patent grant
GR01 Patent grant