CN109560190B - 包括低k介电材料的mram与其的制作方法 - Google Patents

包括低k介电材料的mram与其的制作方法 Download PDF

Info

Publication number
CN109560190B
CN109560190B CN201710884959.XA CN201710884959A CN109560190B CN 109560190 B CN109560190 B CN 109560190B CN 201710884959 A CN201710884959 A CN 201710884959A CN 109560190 B CN109560190 B CN 109560190B
Authority
CN
China
Prior art keywords
low
layer
dielectric
etching
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710884959.XA
Other languages
English (en)
Other versions
CN109560190A (zh
Inventor
王雷
刘鲁萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Hikstor Technology Co Ltd
Original Assignee
CETHIK Group Ltd
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd, Hikstor Technology Co Ltd filed Critical CETHIK Group Ltd
Priority to CN201710884959.XA priority Critical patent/CN109560190B/zh
Publication of CN109560190A publication Critical patent/CN109560190A/zh
Application granted granted Critical
Publication of CN109560190B publication Critical patent/CN109560190B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本申请提供了一种包括低K介电材料的MRAM与其的制作方法。该制作方法包括：步骤S1，在衬底上设置多个相互间隔的且包括MTJ单元的预存储结构；步骤S2，在MTJ单元的表面上设置包括低K介电层与刻蚀牺牲层的介质单元，低K介电层与刻蚀牺牲层分别包括第一凸起部分与第二凸起部分；步骤S3，去除至少部分刻蚀牺牲层，使得剩余的刻蚀牺牲层的表面为连续平面；或者使得剩余的刻蚀牺牲层的表面与第一凸起部分的表面在同一个平面上；步骤S4，采用刻蚀法去除部分低K介电层与剩余的刻蚀牺牲层，使得剩余的介质单元的表面为连续平面，或者，使得剩余的低K介电层的表面与第一表面在同一个平面上。该方法可高效去除第一表面上的低K介电层。

Description

包括低K介电材料的MRAM与其的制作方法
技术领域
本申请涉及半导体工艺领域，具体而言，涉及一种包括低K介电材料的MRAM与其的制作方法。
背景技术
磁性随机存储器(Magnetic Random Access Memory,MRAM)是一种新型的非易失性存储器，相比于目前其他类型的存储器，具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点，此外利用自旋流来实现磁矩翻转的自旋传输扭矩(Spintransfer torque,STT)的MRAM可实现存储单元尺寸的微缩。这些优点使得MRAM成为未来新型存储器的主要发展方向。
在MRAM中的主要功能单元为MTJ单元，其结构主要包括磁性自由层/非磁性氧化层(MgO)/磁性钉扎层。在外加磁场或电流等驱动下，磁性自由层的磁矩方向发生翻转，与磁性钉扎层的磁矩方向呈现平行态或反平行态，使得MRAM出现高低电阻态，可分别定义为存储态“0”和“1”，从而实现信息的存储。
在MTJ单元制备完成之后通过光刻刻蚀的方法形成MTJ单元的阵列图案，之后沉积介电材料，并利用化学机械抛光制程完成晶圆上MTJ阵列的全局平坦化。在化学机械抛光制程中，通常需要制备MTJ单元3倍厚度的介电材料以获得晶圆的全局平坦化而不破坏MTJ单元。
依据摩尔定律，当工艺节点缩小到28nm及以下时，为了满足芯片速度的要求，平衡电阻电容(RC)延迟效应，需在后段工艺制程中引入介电常数小于2.7的低K介电材料(低介电常数材料)，例如SiCOH，形成如图1所示的低K介电层8'，图1的结构中在MTJ单元6'上覆盖了保护层7'以保护MTJ单元6'，防止MTJ单元6'的活泼金属扩散至介电层中。
在后续的工艺中需要采用化学机械抛光工艺去除数千埃厚度的低K介电材料。然而，目前半导体工业界对低K介电材料的化学机械抛光的研究应用仅限于在后端铜大马士革工艺中，其化学机械抛光去除的膜厚约
Figure BDA0001419974540000011
目前的研磨液市场中没有专门的相应材料和工艺的研磨产品来去除新引入的厚度较大的低K介电材料。而一般氧化物材料(TEOS)和低介电常数材料(例如SiCOH)之间的化学机械抛光过程差异显著，低介电常数材料的研磨去除率非常缓慢并且不稳定。较长的化学机械抛光时间会导致形成的结构的均匀性极差，从而影响产品良率。
发明内容
本申请的主要目的在于提供一种包括低K介电材料的MRAM与其的制作方法，以解决现有技术中无法快速地去除低K介电材料导致的芯片的均匀性较差的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种包括低K介电材料的MRAM的制作方法，该制作方法包括：步骤S1，在衬底的表面上设置多个相互间隔的预存储结构，各上述预存储结构包括一个MTJ单元，上述MTJ单元的远离上述衬底的表面为第一表面；步骤S2，在上述MTJ单元的裸露表面上设置介质单元，上述介质单元包括沿远离上述MTJ单元的方向依次设置的低K介电层与刻蚀牺牲层，上述低K介电层包括设置在上述第一表面上的第一凸起部分，上述刻蚀牺牲层包括设置在上述第一凸起部分上的第二凸起部分，且上述低K介电层的最小厚度大于或等于上述MTJ单元的厚度；步骤S3，去除至少部分上述刻蚀牺牲层，使得剩余的上述刻蚀牺牲层的远离上述衬底的表面为连续平面；或者使得上述第一凸起部分两侧的剩余的上述刻蚀牺牲层与上述第一凸起部分的远离上述第一表面的表面在同一个平面上；步骤S4，采用刻蚀法去除部分上述低K介电层与剩余的上述刻蚀牺牲层，使得剩余的上述介质单元的远离上述衬底的表面为连续平面，或者，使得上述MTJ单元两侧剩余的上述低K介电层的远离上述衬底的表面与上述第一表面在同一个平面上，且上述刻蚀法对上述第一凸起部分以及上述刻蚀牺牲层的刻蚀速度相同。
进一步地，采用化学机械抛光法实施上述步骤S3。
进一步地，上述步骤S4中的刻蚀法包括干法刻蚀和/或湿法刻蚀。
进一步地，上述介质单元还包括保护层，上述保护层接触设置在上述MTJ单元的裸露表面上，上述低K介电层设置在上述保护层的远离上述MTJ单元的表面上。
进一步地，上述保护层的材料为氮氧硅化合物。
进一步地，当上述第一表面上还剩余部分上述介质单元时，在上述步骤S4之后，上述制作方法还包括：步骤S5，去除上述第一表面所在平面上的上述介质单元；步骤S6，在上述第一表面上设置顶电极。
进一步地，采用化学机械抛光法或刻蚀法实施上述步骤S5。
进一步地，当上述第一表面上还剩余部分上述介质单元时，在上述步骤S4之后，上述制作方法还包括：步骤S5'，在经过上述步骤S4处理后的上述介质单元中开设通孔，使得至少上述第一表面裸露；步骤S6'，在上述通孔中设置顶电极材料，形成顶电极。
进一步地，上述低K介电层的材料的介电常数在2.0～3.5之间，优选在2.0～2.7之间。
进一步地，上述刻蚀牺牲层的材料为二氧化硅。
根据本申请的另一方面，提供了一种包括低K介电材料的MRAM，该MRAM采用任一种上述的制作方法形成。
应用本申请的技术方案，引入刻蚀牺牲层，以方便后续形成平整的表面，为最后的刻蚀做准备；并且，最后采用刻蚀法去除低K介电层，该过程刻蚀速率稳定，且刻蚀速率可灵活调整，可以较快地去除第一表面上的低K介电层，可以获得更好的晶圆内的平整度以及均匀性，避免了CMP过程对MTJ单元可能造成的不良影响。
另外，本申请中的低K介电层的最小厚度只需要大于或等于MTJ单元的厚度即可，相比于直接制备3倍MTJ单元厚度的低K介电质，平坦化的时间减少，提高了平坦化后的晶圆的均一性，且可保证了MTJ单元功能的完整性。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了现有技术中的一种包括低K介电材料的MRAM的制作过程中的局部结构示意图；
图2示出了本申请的一种实施例提供在MTJ单元上设置介质单元后的结构示意图；
图3示出了一种实施例提供的去除图2中的部分刻蚀牺牲层后的结构示意图；
图4示出了另一种实施例提供的去除图2中的部分刻蚀牺牲层后的结构示意图；
图5示出了再一种实施例提供的去除部分低K介电层以及剩余的刻蚀牺牲层后的结构示意图；
图6示出了又一种实施例提供的去除部分低K介电层以及剩余的刻蚀牺牲层后的结构示意图；
图7示出了去除图5中的第一表面所在平面上的介质单元后的结构示意图；
图8示出了在图7的结构中设置顶电极后的结构示意图；
图9示出了在图5的介质单元中开设通孔后的结构示意图；
图10示出了在图9的结构中设置顶电极后的结构示意图；以及
图11示出了本申请的一种实施例提供的包括低K介电材料的MRAM的局部结构示意图。
其中，上述附图包括以下附图标记：
6'、MTJ单元；7'、保护层；8'、低K介质层；1、衬底；2、连接金属层；3、阻挡层；4、隔离层；5、底电极；6、MTJ单元；7、保护层；8、低K介电层；9、刻蚀牺牲层；10、顶电极；41、第一隔离层；42、第二隔离层；02、增强金属连接层；80、第一凸起部分；90、第二凸起部分；100、通孔。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
正如背景技术所介绍的，现有技术中，化学机械抛光无法快速地去除低K介电材料，这导致的芯片的均匀性较差，为了解决如上的技术问题，本申请提出了一种包括低K介电材料的MRAM与其的制作方法。
本申请的一种典型的实施方式中，提供了一种包括低K介电材料的MRAM的制作方法，该制作方法包括：步骤S1，在衬底1的表面上设置多个相互间隔的预存储结构，各上述预存储结构包括一个MTJ单元6，上述MTJ单元6的远离上述衬底1的表面为第一表面；步骤S2，在上述MTJ单元6的裸露表面上设置介质单元，上述介质单元包括沿远离上述MTJ单元6的方向依次设置的低K介电层8与刻蚀牺牲层9，形成图2所示的结构，上述低K介电层8包括设置在上述第一表面上的第一凸起部分80，上述刻蚀牺牲层9包括设置在上述第一凸起部分80上的第二凸起部分90，且上述低K介电层8的最小厚度大于或等于上述MTJ单元6的厚度；步骤S3，去除至少部分上述刻蚀牺牲层9，使得剩余的上述刻蚀牺牲层9的远离上述衬底1的表面为连续平面，如图3所示；或者使得上述第一凸起部分80两侧的剩余的上述刻蚀牺牲层9与上述第一凸起部分80的远离上述第一表面的表面在同一个平面上，如图4所示；步骤S4，采用刻蚀法去除部分上述低K介电层8与剩余的上述刻蚀牺牲层9，使得剩余的上述介质单元的远离上述衬底1的表面为连续平面，或者，使得上述MTJ单元6两侧剩余的上述低K介电层8的远离上述衬底1的表面与上述第一表面在同一个平面上，且上述刻蚀法对上述第一凸起部分80以及上述刻蚀牺牲层9的刻蚀速度相同。
在“剩余的上述介质单元的远离上述衬底1的表面为连续平面”这种结果中，包括了两种情况：第一种是，第一表面上还剩余低K介电层，且剩余的全部低K介电层的表面平整，如图5所示；第二种是，第一表面上不剩余低K介电层，且该介质单元中在低K介电层8与MTJ单元之间还设置有其他结构层，MTJ单元两侧剩余的低K介电层与第一表面上的剩余的其他结构层的表面在同一个平面上，即形成平整的表面，如图6所示。
需要说明的是，本申请中的第一凸起部分是低K介电层中突出于其他部分的部分，其并不一定等同于第一表面上方的低K介电层，当低K介电层的厚度等于MTJ单元的厚度时，二者是等同的，当低K介电层的厚度大于MTJ单元的厚度时，第一凸起部分只是第一表面上方的低K介电层中的一部分。同时，本申请中的第二凸起部分也是指刻蚀牺牲层中突出于其他部分的部分，其并不一定等同于第一凸起部分上方的刻蚀牺牲层，当刻蚀牺牲层的厚度等于第一凸起部分的厚度时，二者是等同的，当刻蚀牺牲层的厚度大于第一凸起部分的厚度时，第二凸起部分只是第一凸起上方的刻蚀牺牲层中的一部分。
应用本申请的技术方案，在低K介电层上设置刻蚀牺牲层，并且，由于MTJ单元的存在，使得形成的低K介电层与刻蚀牺牲层均具有凸起部分，其中，低K介电层的凸起部分为第一凸起部分，刻蚀牺牲层的凸起部分为第二凸起部分；后续先去除至少部分的刻蚀牺牲层，该部分的刻蚀牺牲层中包括第二凸起部分，以获得平整的表面，该平整的表面可以是剩余的刻蚀牺牲层的表面形成的，如图3所示，也可以是第一凸起部分的远离衬底的表面与其两侧的刻蚀牺牲层远离衬底的表面共同形成的，如图4所示。
本申请的上述工艺可以形成上述图3与图4示出的两种表面中的任意一种，一种是只去除第一凸起部分上方的部分刻蚀牺牲层，剩余部分刻蚀牺牲层，且剩余的刻蚀牺牲层的表面平整；另一种是将第一凸起部分的上方的刻蚀牺牲层全部去除，只在第一凸起部分的两侧剩余刻蚀牺牲层，第一凸起部分两侧的刻蚀牺牲层的远离衬底的表面与第一凸起部分的远离衬底的表面在同一个平面上，进而形成平整的表面。
并且，本申请中的一种实施例中，刻蚀牺牲层的最小厚度设置为大于或等于第一凸起部分的最大高度，另一种实施例中，大于或等于第一凸起部分的最大高度的1.5倍，这样可以进一步能够保证在步骤S3中去除至少部分上述刻蚀牺牲层刻蚀部分后，剩余的上述刻蚀牺牲层的远离上述衬底的表面为连续平面。
最后，采用刻蚀法去除部分低K介电层与剩余的刻蚀牺牲层，并且，刻蚀法对二者的刻蚀速率是相同的，以保证最终形成的表面是平整的，并且，该平整的表面可以是剩余的低K介电层的表面形成的，如图5所示，也可以是第一表面与MTJ单元两侧的低K介电层远离衬底的表面共同形成的；当介质单元中还包括设置在MTJ单元与低K介电层的其他结构层时，该表面可以是第一表面与MTJ单元两侧的低K介电层远离衬底的表面共同形成的，还可以是MTJ单元6两侧剩余的低K介电层8的远离上述衬底1的表面与第一表面上剩余的介质单元的远离衬底的表面形成的，如图6所示。
当低K介电层的厚度大于MTJ单元的厚度时，可以根据实际情况(后续顶电极的设置方法等)形成上述三种表面中的任何一种，即可以只去除第一表面上方的部分低K介电层，但是这部分一定包括第一凸起部分，进而在第一表面上剩余部分的低K介电层，且剩余的低K介电层的表面形成了平整的表面；还可以将第一表面上方的介质单元(低K介电层或者低K介电层与MTJ单元之间的其他结构层)全部去除，只在MTJ单元两侧剩余低K介电层，这样第一表面与MTJ单元两侧的低K介电层远离衬底的表面共同形成平整的表面，当该介质单元包括设置在MTJ单元与低K介电层的其他结构层时，还可以只去除第一表面上方的低K介电层，第一表面上的介质单元的远离衬底的表面与MTJ单元两侧的低K介电层的远离衬底的表面形成平整的表面。
当低K介电层的厚度等于MTJ单元的厚度时，为了获得平整的表面，只能将第一表面上方的低K介电层全部去除，即去除第一凸起部分，这样第一表面上方不剩余低K介电层，MTJ单元两侧的低K介电层的远离衬底的表面与第一表面在同一个平面上，当该介质单元包括设置在MTJ单元与低K介电层的其他结构层时，根据实际工艺的需求，在步骤S4中，该部分的结构层可以去除也可以不去除，当不去除时，第一表面上的介质单元的表面与MTJ单元两侧的低K介电层的远离衬底的表面在同一个平面上，如图6所示；当去除时，MTJ单元两侧的低K介电层的远离衬底的表面与第一表面在同一个平面上。
本申请中引入刻蚀牺牲层，以方便后续形成平整的表面，为最后的刻蚀做准备；并且，最后采用刻蚀法去除低K介电层，该过程刻蚀速率稳定，且刻蚀速率可灵活调整，可以较快地去除第一表面上的低K介电层，可以获得更好的晶圆内的平整度以及均匀性，避免了CMP过程对MTJ单元可能造成的不良影响。
另外，本申请中的低K介电层的最小厚度只需要大于或等于MTJ单元的厚度即可，相比于直接制备3倍MTJ单元厚度的低K介电质，平坦化的时间减少，提高了平坦化后的晶圆的均一性，且可保证了MTJ单元功能的完整性。
为了使得步骤S3获得较好的平面，本申请的一种实施例中，采用化学机械抛光法实施上述步骤S3。
本申请的另一种实施例中，上述步骤S4中的刻蚀法包括干法刻蚀和/或湿法刻蚀。本领域技术人员可以根据实际情况选择合适的刻蚀方法，可以是干法刻蚀，比如等离子体刻蚀，刻蚀气体可以为Ar等惰性气体；也可以是湿法刻蚀；还可以是干法刻蚀与湿法刻蚀结合的方法，例如，先采用湿法刻蚀，然后再采用等离子体干法刻蚀。
为了更好地保护MTJ单元6，以防止其被氧化与被空气中水汽的污染，如图3所示，本申请的一种实施例中，上述介质单元还包括保护层7，上述保护层7接触设置在上述MTJ单元6的裸露表面上，上述低K介电层8设置在上述保护层7的远离上述MTJ单元6的表面上，当上述低K介电层8的厚度等于上述MTJ单元6的厚度时，执行完上述步骤S4中，上述MTJ单元6两侧剩余的上述低K介电层8的远离上述衬底1的表面与上述保护层7的远离上述第一表面的表面在同一个平面上，或者，上述MTJ单元6两侧剩余的上述低K介电层8的远离上述衬底1的表面与上述第一表面在同一个平面上。
本申请的保护层的材料可以选择现有技术中的任意一种可以起到上述的保护作用且不影响MTJ器件的性能的材料，本领域技术人员可以根据实际情况选择合适的材料形成保护层。
本申请的又一种实施例中，上述保护层7的材料为氮氧硅化合物等材料，以防止MTJ单元中的活泼金属扩散至介质层中。
本申请的另一种实施例中，当上述第一表面上还剩余部分上述介质单元时，剩余的介质单元可以是低K介电层和/或保护层时，在上述步骤S4之后，上述制作方法还包括：步骤S5，去除上述第一表面所在平面上的上述介质单元，形成如图8所示的结构，该步骤的实施可以采用现有技术中的去除低K介电层8的方法，例如可以采用现有技术中的研磨液研磨去除；步骤S6，在上述第一表面上设置顶电极10，形成图8所示。
上述步骤S5的去除方法可以与上述步骤S4的去除方法相同，即采用刻蚀法去除第一表面上的剩余介质单元，还可以采用化学机械抛光法去除上述第一表面所在平面上的上述介质单元。本领域技术人员可以根据实际情况选择合适的去除方法。
本申请的一种优选的实施例中，采用刻蚀法去除上述第一表面所在平面上的上述介质单元，这样可以避免化学机械抛光导致的不均一等问题。
本申请的另一种实施例中，低K介电层8的厚度等于上述MTJ单元6的厚度，且介质单元不包括保护层7时；或者，在执行步骤S4后，当第一表面上的介质单元被全部去除时，上述步骤S4后，就不需要再去除介质单元了，直接在在上述第一表面上设置顶电极10，形成图8所示的结构。
上述的设置顶电极的过程具体包括：先在第一表面上设置顶电极材料，然后通过刻蚀的方法去除多余的顶电极材料，进而形成图8所示的顶电极。
但是，本申请的步骤S4之后的工艺并不与限于上述的方法，可以根据具体的形成顶电极的方式来选择具体的工艺方法，当上述第一表面上还剩余部分上述介质单元时，本申请的又一种实施例中，在上述步骤S4之后，上述制作方法还包括：步骤S5'，在经过上述步骤S4处理后的上述介质单元中开设通孔100，使得至少上述第一表面裸露，形成图9所示的结构；步骤S6'，在上述通孔100中设置顶电极材料，形成顶电极10，形成图10所示的结构。
上段中的形成顶电极的过程中，在开设通孔之前，还可以根据实际情况去除一部分的低K介电层。
为了进一步保证顶电极与MTJ单元形成良好的电接触，本申请的一种优选实施例中，上述顶电极的关键尺寸(Critical Dimension，CD)大于或等于MTJ单元的关键尺寸。
本申请的低K介电层的材料可以选择现有技术中的任何的低K介电材料，本领域技术人员可以根据实际情况选择合适的材料形成本申请的上述低K介电层。
为了进一步提高芯片的处理速度，平衡电阻电容延迟效应，本申请的一种实施例中，上述低K介电层8的材料的介电常数在2.0～3.5之间。
本申请的另一种实施例中，进一步优选介电常数在在2.0～2.7之间的材料形成低K介电层8。这样可以更进一步提高芯片的处理速度，且更进一步平衡电阻电容延迟效应。
常用的低K介电材料包括SiCOH等。本领域技术人员可以根据实际情况选择合适的低K介电材料。
本申请的刻蚀牺牲层的材料可以选择现有技术中的任意一种满足要求的材料，本领域技术人员可以根据实际情况选择合适的材料形成刻蚀牺牲层。
为了进一步有效控制上述步骤S4中的去除速率，且获得表面平整的剩余低K介电层，本申请的一种实施例中，上述刻蚀牺牲层9可选择二氧化硅等材料。
本申请的一种具体的实施例中，形成上述预存储结构的过程包括：在上述衬底1的表面上间隔设置多个连接金属层2，在上述多个连接金属层2的远离上述衬底1的表面上依次设置叠置的阻挡层3与第一隔离层41，在位于各上述连接金属层2上的上述阻挡层3与第一隔离层41中开设第一通孔，且上述第一通孔与上述连接金属层2一一对应，在各上述第一通孔中设置金属材料，形成增强金属连接层02，并利用化学机械抛光法完成表面的平坦化，在增强金属连接层02的上表面设置第二隔离层42，在位于各上述增强金属连接层02上的上述第二隔离层42中开设第二通孔，且上述第二通孔与上述增强金属连接层02一一对应，在各上述第二通孔中设置底电极金属，形成底电极5，且上述底电极5的远离上述衬底1的表面与上述第二隔离层42的远离上述衬底1的表面在同一平面上，形成图11所示的结构，在各上述底电极5的远离上述连接增强金属连接层02的表面上设置一个上述MTJ单元6。各预存储结构包括一一对应的连接金属层2、增强金属连接层02、底电极5与MTJ单元6。
当然，本申请的底电极的设置方法并不限于上述的方法，一种实施例中，上述形成底电极的方法包括：在上述衬底1的表面上间隔设置多个连接金属层2，在上述多个连接金属层2的远离上述衬底1的表面上依次设置叠置的阻挡层3与第一隔离层41；在位于各上述连接金属层2上的上述阻挡层3与第一隔离层41中开设第一通孔，且上述第一通孔与上述连接金属层2一一对应，在各上述第一通孔中设置金属材料，形成增强金属连接层02，并利用化学机械抛光法完成表面的平坦化；在平坦化的表面上设置底电极金属层，并光刻刻蚀形成底电极5，底电极5与上述连接金属层2一一对应；然后，沉积第二隔离层42，并且，利用化学机械抛光完成第二隔离层42及底电极5的表面平坦化，使上述底电极5的远离上述衬底1的表面与上述第二隔离层42的远离上述衬底的表面在同一平面上；最后，在各上述底电极5的远离上述连接金属层2的表面上设置一个上述MTJ单元6，如图11所示，进而形成间隔设置的上述多个预存储结构。
为了进一步保证底电极与MTJ单元形成良好的电接触，本申请的一种优选的实施例中，上述底电极的关键尺寸(Critical Dimension，CD)大于或等于MTJ单元的关键尺寸。
上述连接金属层的材料选自Cu、Au、Ag、Al或TaN等金属，本领域技术人员可以根据实际情况选择合适的材料形成连接金属层。本申请的一种实施例中，上述连接金属层为铜层。
由于金属铜较容易扩散至图11的隔离层4(包括第一隔离层41与第二隔离层42)中，进而使得隔离层的隔离效果较差，甚至出现漏电的问题，且铜与隔离层的粘结性能较差，为了进一步提高隔离层的隔离效果以及器件的稳定性，本申请的一种实施例中，当上述连接金属层为铜层时，在设置上述第一隔离层开孔后与设置上述铜层之前，设置上述预存储结构的过程还包括：在第一通孔中设置铜阻挡层。在本发明中上述的图示中，铜阻挡层未显示。
上述的铜阻挡层可以是现有技术中的任何铜阻挡层材料形成的，比如TaNx或Ta，本领域技术人员可以根据实际情况选择合适的材料形成铜阻挡层。该层具体可以通过PVD或ALD等方法沉积，优选ALD或者SIP(Self-Ionized PVD)方式来沉积。
本申请中的顶电极与底电极可以是现有技术中常用的导电材料形成的，比如铜、Ta或TaN等，优选电阻率低的导电材料，例如TaN或Ta。
本申请的一种实施例中，MTJ单元的保护层7厚度较薄，可用CMP或刻蚀的方法除去完成MTJ的开孔。
本申请中的底电极5与连接金属层2之间可以根据工艺制程需要设置另一个通孔，并在该通孔中填充Cu等导电金属，形成如图11所示的增强金属连接层02，以进一步保证底电极5与连接金属层2之间具有良好的电接触。在此情况下，底电极的形成方法可参考上述的顶电极的形成方法。
本申请中的衬底包含基底以及在在基底上的前道工艺所有必要的结构以及器件，例如包括CMOS等。
本申请中的MTJ单元可以是现有技术中的任意一种MTJ单元，MTJ单元主要由参考层/绝缘势垒层/自由层构成，同时包含其他多层多种可实现特定功能的磁性或非磁性薄膜。本领域技术人员可以根据实际情况选择合适结构的MTJ单元。
本申请的另一种典型的实施方式中，提供了一种包括低K介电材料的MRAM，该MRAM采用上述的制作方法形成。
该MRAM由于采用上述的制作方法形成，使得其中的多个MTJ具有较好的均一性与平整性，进而使得MRAM的性能较好，且该MRAM的成本较低。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例与对比例来说明本申请的方案。
实施例
包括低K介电材料的MRAM的制作过程包括：
制备出包括基底以及基底上的经过前道工艺制备出的结构的衬底1。
在衬底1上采用大马士革工艺沉积铜金属层(在衬底上设置隔离介质层11，然后在隔离介质层中开孔，在孔中填充金属铜)，形成多个连接金属层2，且多个连接金属层2远离衬底的表面在同一个平面上，如图10所示。
在各连接金属层2层的远离衬底1的表面上沉积N-BLOK，形成阻挡层3。在阻挡层3上采用TEOS利用PECVD形成SiO2层，即第一隔离层41。
采用光刻以及刻蚀的方法在阻挡层3以及第一隔离层41中开设第一通孔；在各上述第一通孔中依次设置铜阻挡层的材料TaN和Ta(图中未示出)、金属铜，形成增强金属连接层02，并利用化学机械抛光完成表面的平坦化。
在增强金属连接层02的上表面采用TEOS利用PECVD形成SiO2层，即第二隔离层42。
在位于各上述增强金属连接层02上的上述第二隔离层42中开设第二通孔，且上述第二通孔与上述增强金属连接层02一一对应。
在各上述第二通孔中设置底电极金属TaN，形成底电极5，且上述底电极5的远离上述衬底1的表面与上述第二隔离层42的远离上述衬底1的表面在同一平面上。
在各底电极5的表面上设置多个间隔的MTJ单元6，且MTJ单元6的厚度为
Figure BDA0001419974540000101
依次沉积Si3N4、SiCOH与SiO2，形成依次叠置设置的保护层7、低K介电层8、刻蚀牺牲层9，各层的厚度分别是：
Figure BDA0001419974540000102
与
Figure BDA0001419974540000104
如图2所示，低K介电层8与刻蚀牺牲层9分别包括位置对应的第一凸起部分与第二凸起部分，低K介电层为共形沉积，基本复制MTJ单元的台阶，且低K介电层的厚度等于MTJ单元的厚度。
采用化学机械抛光法去除第二凸起部分，进而形成图3所示的结构，得到平整的低K介电层表面。
采用等离子刻蚀法等速率去除剩余的刻蚀牺牲层以及部分低K介电层，形成图7所示的结构。
在第一表面以及剩余的上述介质单元上沉积Ta，并刻蚀去除多余的Ta，形成图11所示的顶电极10。
对比例
与实施例不同的是，MRAM的制作过程中，介质单元中仅包括保护层与低K介电层，且低K介电质的厚度约为MTJ单元的厚度的3倍。在后续的去除过程中，采用化学机械抛光法去除第一表面上的低K介电层与保护层。
采用台阶仪测试MRAM器件中的晶粒裸片的不均一性与晶圆内的不均一性，具体测试结果见表1。
表1
Figure BDA0001419974540000103
由上述表中的数据可知：由上述的表中的数据可知，实施例制备得到的MRAM器件的晶圆内的不均一性较小，且晶粒裸片的不均一性也较小；对比例与实施例相比，由于去除低K介电层的时间较长，导致晶圆内的均一性较大，且晶粒裸片的不均一性也较大。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请中的包括低K介电材料的MRAM的制作方法中，引入刻蚀牺牲层，以方便后续形成平整的表面，为最后的刻蚀做准备；并且，最后采用刻蚀法去除低K介电层，该过程刻蚀速率稳定，且刻蚀速率可灵活调整，可以较快地去除第一表面上的低K介电层，可以获得更好的晶圆内的平整度以及均匀性，避免了CMP过程对MTJ单元可能造成的不良影响。
另外，本申请中的低K介电层的最小厚度只需要大于或等于MTJ单元的厚度即可，相比于直接制备3倍MTJ单元厚度的低K介电质，平坦化的时间减少，提高了平坦化后的晶圆的均一性，且可保证了MTJ单元功能的完整性。
2)、本申请的包括低K介电材料的MRAM由于采用上述的制作方法形成，使得其中的多个MTJ具有较好的均一性，进而使得MRAM的性能较好。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (11)

1.一种包括低K介电材料的MRAM的制作方法，其特征在于，所述制作方法包括：
步骤S1，在衬底(1)的表面上设置多个相互间隔的预存储结构，各所述预存储结构包括一个MTJ单元(6)，所述MTJ单元(6)的远离所述衬底(1)的表面为第一表面；
步骤S2，在所述MTJ单元(6)的裸露表面上设置介质单元，所述介质单元包括沿远离所述MTJ单元(6)的方向依次设置的低K介电层(8)与刻蚀牺牲层(9)，所述低K介电层(8)包括设置在所述第一表面上的第一凸起部分(80)，所述刻蚀牺牲层(9)包括设置在所述第一凸起部分(80)上的第二凸起部分(90)，且所述低K介电层(8)的最小厚度大于或等于所述MTJ单元(6)的厚度；
步骤S3，去除至少部分所述刻蚀牺牲层(9)，使得剩余的所述刻蚀牺牲层(9)的远离所述衬底(1)的表面为连续平面；或者使得所述第一凸起部分(80)两侧的剩余的所述刻蚀牺牲层(9)与所述第一凸起部分(80)的远离所述第一表面的表面在同一个平面上；以及
步骤S4，采用刻蚀法去除部分所述低K介电层(8)与剩余的所述刻蚀牺牲层(9)，使得剩余的所述介质单元的远离所述衬底(1)的表面为连续平面，或者，使得所述MTJ单元(6)两侧剩余的所述低K介电层(8)的远离所述衬底(1)的表面与所述第一表面在同一个平面上，且所述刻蚀法对所述第一凸起部分(80)以及所述刻蚀牺牲层(9)的刻蚀速度相同；
当所述第一表面上还剩余部分所述介质单元时，在所述步骤S4之后，所述制作方法还包括：
步骤S5'，在经过所述步骤S4处理后的所述介质单元中开设通孔(100)，使得至少所述第一表面裸露；以及
步骤S6'，在所述通孔(100)中设置顶电极材料，形成顶电极(10)；
在所述形成顶电极的过程中，在开设通孔之前，去除一部分的低K介电层。
2.根据权利要求1所述的制作方法，其特征在于，采用化学机械抛光法实施所述步骤S3。
3.根据权利要求1所述的制作方法，其特征在于，所述步骤S4中的刻蚀法包括干法刻蚀和/或湿法刻蚀。
4.根据权利要求1所述的制作方法，其特征在于，所述介质单元还包括保护层(7)，所述保护层(7)接触设置在所述MTJ单元(6)的裸露表面上，所述低K介电层(8)设置在所述保护层(7)的远离所述MTJ单元(6)的表面上。
5.根据权利要求4所述的制作方法，其特征在于，所述保护层(7)的材料为氮氧硅化合物。
6.根据权利要求1或4所述的制作方法，其特征在于，当所述第一表面上还剩余部分所述介质单元时，在所述步骤S4之后，所述制作方法还包括：
步骤S5，去除所述第一表面所在平面上的所述介质单元；以及
步骤S6，在所述第一表面上设置顶电极(10)。
7.根据权利要求6所述的制作方法，其特征在于，采用化学机械抛光法或刻蚀法实施所述步骤S5。
8.根据权利要求1所述的制作方法，其特征在于，所述低K介电层(8)的材料的介电常数在2.0～3.5之间。
9.根据权利要求8所述的制作方法，其特征在于，所述低K介电层(8)的材料的介电常数在2.0～2.7之间。
10.根据权利要求1所述的制作方法，其特征在于，所述刻蚀牺牲层(9)的材料为二氧化硅。
11.一种包括低K介电材料的MRAM，其特征在于，所述MRAM采用权利要求1至9中的任一项所述的制作方法形成。
CN201710884959.XA 2017-09-26 2017-09-26 包括低k介电材料的mram与其的制作方法 Active CN109560190B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710884959.XA CN109560190B (zh) 2017-09-26 2017-09-26 包括低k介电材料的mram与其的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710884959.XA CN109560190B (zh) 2017-09-26 2017-09-26 包括低k介电材料的mram与其的制作方法

Publications (2)

Publication Number Publication Date
CN109560190A CN109560190A (zh) 2019-04-02
CN109560190B true CN109560190B (zh) 2023-02-07

Family

ID=65863225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710884959.XA Active CN109560190B (zh) 2017-09-26 2017-09-26 包括低k介电材料的mram与其的制作方法

Country Status (1)

Country Link
CN (1) CN109560190B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856181A (zh) * 2011-06-30 2013-01-02 中国科学院微电子研究所 多栅器件的形成方法
CN107170678A (zh) * 2016-03-07 2017-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107281B (zh) * 2011-11-15 2015-04-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US9905751B2 (en) * 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
US10454021B2 (en) * 2016-01-29 2019-10-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856181A (zh) * 2011-06-30 2013-01-02 中国科学院微电子研究所 多栅器件的形成方法
CN107170678A (zh) * 2016-03-07 2017-09-15 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN109560190A (zh) 2019-04-02

Similar Documents

Publication Publication Date Title
TWI593147B (zh) 磁穿隧接面及三維磁穿隧接面陣列
CN103107281B (zh) 半导体器件及其制造方法
US8278122B2 (en) Method for forming MTJ cells
CN105977376B (zh) 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
US6806096B1 (en) Integration scheme for avoiding plasma damage in MRAM technology
US9269893B2 (en) Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
CN109216541B (zh) Mram与其的制作方法
US9647200B1 (en) Encapsulation of magnetic tunnel junction structures in organic photopatternable dielectric material
US9412935B1 (en) Method for fabricating magnetic tunnel junction and 3-D magnetic tunnel junction array
US9837603B1 (en) Post-etch encapsulation for a magnetoresistive device
CN112310144A (zh) 半导体结构及其制作方法
CN107785483B (zh) 一种磁性随机存储器的制作方法
US11056643B2 (en) Magnetic tunnel junction (MTJ) hard mask encapsulation to prevent redeposition
JP2024518876A (ja) 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
CN111613572A (zh) 一种磁性随机存储器存储单元及其外围电路的制备方法
CN109980081B (zh) 可自停止抛光的mram器件的制作方法与mram器件
CN109560190B (zh) 包括低k介电材料的mram与其的制作方法
CN109256405B (zh) Mram阵列与其的制作方法
CN111613571B (zh) 一种制作磁性随机存储器单元阵列的方法
CN109994394B (zh) Mram器件中mtj单元的平坦化方法与mram器件
US20230109291A1 (en) Conical magnetic random access memory pillar structures
CN113097380B (zh) Mram与其的制作方法
CN111816763B (zh) 一种磁性隧道结存储阵列单元及其外围电路的制备方法
US20220302207A1 (en) Same level mram stacks having different configurations
CN112086555B (zh) 一种制备磁性隧道结单元阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221222

Address after: 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province

Applicant after: CETHIK GROUP Co.,Ltd.

Applicant after: HIKSTOR TECHNOLOGY Co.,Ltd.

Address before: Room 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province

Applicant before: CETHIK GROUP Co.,Ltd.

GR01 Patent grant
GR01 Patent grant