CN113097380B - Mram与其的制作方法 - Google Patents

Mram与其的制作方法 Download PDF

Info

Publication number
CN113097380B
CN113097380B CN201911342588.8A CN201911342588A CN113097380B CN 113097380 B CN113097380 B CN 113097380B CN 201911342588 A CN201911342588 A CN 201911342588A CN 113097380 B CN113097380 B CN 113097380B
Authority
CN
China
Prior art keywords
metal
bottom electrode
hole
layer
interconnection layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911342588.8A
Other languages
English (en)
Other versions
CN113097380A (zh
Inventor
王雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Hikstor Technology Co Ltd
Original Assignee
CETHIK Group Ltd
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd, Hikstor Technology Co Ltd filed Critical CETHIK Group Ltd
Priority to CN201911342588.8A priority Critical patent/CN113097380B/zh
Publication of CN113097380A publication Critical patent/CN113097380A/zh
Application granted granted Critical
Publication of CN113097380B publication Critical patent/CN113097380B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本申请提供了一种MRAM与其的制作方法,该制作方法包括:步骤S1,在基底的金属互联层上设置介电材料;步骤S2,刻蚀去除部分介电材料,在金属互联层的表面形成底通孔,剩余的介电材料形成介电层;步骤S3,在步骤S2形成的结构设置金属材料,位于底通孔中的金属材料的远离金属互联层的一侧至少与底通孔两侧的介电层的表面平齐;步骤S4,在金属材料设置底电极材料;步骤S5,至少采用化学机械抛光法去除底通孔两侧的底电极材料以及金属材料,剩余的位于导电通孔的远离金属互联层的底电极材料形成底电极。该制作方法对至少包括底电极材料以及金属材料的结构进行抛光,能够得到较为平整的底电极表面,保证了器件性能的良好。

Description

MRAM与其的制作方法
技术领域
本申请涉及半导体领域,具体而言,涉及一种MRAM与其的制作方法。
背景技术
磁性随机存储器(Magnetic Random Access Memory,MRAM)是一种新型的非易失性存储器,相比于目前其他类型的存储器,具有读写速度快、可实现无限次擦写、易于与目前的半导体工艺相兼容等优点,此外利用自旋流来实现磁矩翻转的自旋传输扭矩(Spintransfer torque,STT)的MRAM可实现存储单元尺寸的微缩。这些优点使得MRAM成为未来新型存储器的主要发展方向。
在MRAM中的主要功能单元为MTJ单元,其结构主要包括磁性自由层/非磁性氧化层(MgO)/磁性钉扎层。在外加磁场或电流等驱动下,磁性自由层的磁矩方向发生翻转,与磁性钉扎层的磁矩方向呈现平行态或反平行态,使得MRAM出现高低电阻态,可分别定义为存储态“0”和“1”,从而实现信息的存储。
在MRAM的制备过程中,其主要功能单元MTJ单元共有十几至二十几层不同的磁性或非磁性的薄膜组成,其中多层薄膜的厚度要求小于1nm甚至几个埃。为了保证MTJ中超薄薄膜生长的连续性,其底电极的平坦化制程就变得极为重要。
在目前的半导体工艺制程中,底电极的制作过程包括:在前道工艺形成金属互联层1上依次沉积阻挡层2和介电层3,形成图1所示的结构;然后,再刻蚀介电层3和阻挡层2,在金属互联层1上形成通孔4,形成图2所示的结构;之后,在之前形成的结构上依次设置阻挡材料5和金属材料6,如图3所示;之后,对金属材料6和阻挡材料5进行平坦化处理,形成图4所示的结构;之后,在平坦化的结构上设置底电极材料7,形成图5所示的结构;最后,刻蚀去除部分的底电极材料,形成图6所示的底电极7’。
上述的工艺中,在平坦化处理的过程中,首先,抛光去除部分的金属材料;然后,抛光去除金属材料和阻挡材料,在这个过程中,涉及到三种不同的材料,具体为介电层的材料、阻挡层材料以及金属材料,这三种材料的平坦化的效果较差,形成的导电通孔会出现表面凹陷的问题,这样会导致后续形成的底电极的平坦度较差,MTJ中超薄薄膜生长的连续性较差,进而使得器件的性能较差。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解,因此,背景技术中可能包含某些信息,这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种MRAM与其的制作方法,以解决现有技术中难以形成较为平整的底电极的问题。
为了实现上述目的,根据本申请的一个方面,提供了一种MRAM的制作方法,所述制作方法包括:步骤S1,在基底的金属互联层上设置介电材料;步骤S2,刻蚀形成贯穿所述介电材料的底通孔,剩余的所述介电材料形成介电层;步骤S3,在所述步骤S2形成的结构上设置金属材料,位于所述底通孔中的所述金属材料的远离所述金属互联层的一侧至少与所述底通孔两侧的所述介电层的表面平齐;步骤S4,在所述金属材料上设置底电极材料;步骤S5,至少采用化学机械抛光法去除所述底通孔两侧的所述底电极材料以及所述金属材料,剩余的位于所述底通孔中的所述金属材料形成导电通孔,剩余的位于所述导电通孔的远离所述金属互联层的所述底电极材料形成底电极。
进一步地,在所述步骤S2和所述步骤S3之间,所述制作方法还包括:在所述步骤S2形成的结构上设置第二阻挡材料,所述金属材料位于所述第二阻挡材料的远离所述金属互联层的一侧。
进一步地,所述步骤S5包括:步骤S51,采用化学机械抛光法去除所述底通孔两侧的所述底电极材料以及所述金属材料,剩余的所述金属材料形成所述导电通孔。
进一步地,所述步骤S5还包括:步骤S53,采用刻蚀法去除位于所述介电层的表面上的部分第二阻挡材料,剩余的所述第二阻挡材料为第二阻挡层。
进一步地,所述步骤S51包括:采用化学机械抛光法去除所述底通孔两侧的部分所述底电极材料以及部分所述金属材料,使得剩余的所述底电极材料以及剩余的所述金属材料平齐;采用化学机械抛光法至少去除所述底通孔两侧的所述金属材料,剩余的所述金属材料位于所述底通孔中,形成所述导电通孔,剩余的所述底电极材料位于所述导电通孔的远离所述金属互联层的表面上。
进一步地,在所述步骤S51和所述步骤S53之间,所述步骤S5还包括:步骤S52,在所述底通孔两侧上设置所述底电极材料;所述步骤S53中还包括刻蚀去除部分的所述底通孔两侧的所述底电极材料,剩余的所有的所述底电极材料形成所述底电极。
进一步地,在所述步骤S1之前,所述制作方法还包括:在所述金属互联层上设置第一阻挡材料,所述步骤S1中的所述介电材料设置在所述第一阻挡材料的远离所述金属互联层表面上,所述步骤S2中还包括刻蚀形成贯穿所述第一阻挡材料的底通孔,剩余的所述第一阻挡材料形成第一阻挡层。
进一步地,所述底电极材料为TaN。
进一步地,所述介电材料选自低K材料和/或超低K材料。
进一步地,所述金属互联层的材料为Cu。
根据本申请的另一方面,提供了一种MRAM,所述MRAM采用任意一种所述的制作方法制作而成。
应用本申请的技术方案,上述制作过程中,在设置完金属材料之后,并不进行抛光,而是在金属材料的表面上设置底电极材料,在设置完底电极材料之后再进行抛光,这样能够避免现有技术中先对金属材料进行抛光导致的抛光完的金属材料具有凹陷等不平整的问题,保证了金属材料的远离金属互联层的表面为平整表面,且该方法中,后续的抛光过程中,对至少包括底电极材料以及金属材料的结构进行抛光,能够得到较为平整的底电极表面,保证了器件性能的良好。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1至图6中示出了根据现有技术中的一种实施例的MRAM中底电极的制作过程的结构示意图;以及
图7至图15示出了本申请的MRAM的制作过程的结构示意图。
其中,上述附图包括以下附图标记:
1、金属互联层;2、沉积阻挡层;3、介电层;4、通孔;5、阻挡材料;6、金属材料;7、电极材料;7’、底电极;
10、金属互联层;20、第一阻挡材料;21、第一阻挡层;30、介电材料;31、介电层;32、底通孔;40、第二阻挡材料;41、第二阻挡层;50、金属材料;51、导电通孔;60、底电极材料;61、底电极。
具体实施方式
应该指出,以下详细说明都是例示性的,旨在对本申请提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的,现有技术中的MRAM制作过程中,CMP抛光金属材料形成的导电通孔的表面容易出现凹陷等不平整现象,进而导致后续设置的底电极也不平整,为了解决如上的技术问题,本申请提出了一种MRAM与其的制作方法。
本申请的一种典型的实施方式中,提供了一种MRAM的制作方法,该制作方法包括:
步骤S1,在基底的金属互联层10上设置介电材料30如图7所示;
步骤S2,刻蚀形成贯穿上述介电材料30的底通孔,在上述金属互联层10的表面上形成底通孔32,剩余的上述介电材料30形成介电层31,如图8所示;
步骤S3,在上述步骤S2形成的结构上设置金属材料50,上述金属材料50的远离上述金属互联层10的一侧至少与上述底通孔32两侧的上述介电层31的表面平齐,即金属材料50与金属互联层10的距离大于或者等于底通孔32两侧与金属互联层10之间的距离,如图9所示;
步骤S4,在上述金属材料50上设置底电极材料60,如图10所示;
步骤S5,至少采用化学机械抛光法去除上述底通孔32两侧的上述底电极材料60以及上述金属材料50,剩余的位于上述底通孔32中的上述金属材料50形成导电通孔51,剩余的位于上述导电通孔51的远离上述金属互联层10的上述底电极材料60形成如图14或图15的底电极61。
上述的制作过程中,在设置完金属材料之后,并不进行抛光,而是在金属材料的表面上设置底电极材料,在设置完底电极材料之后再进行抛光,这样能够避免现有技术中先对金属材料进行抛光导致的抛光完的金属材料具有凹陷等不平整的问题,保证了金属材料的远离金属互联层的表面为平整表面,且该方法中,后续的抛光过程中,对至少包括底电极材料以及金属材料的结构进行抛光,能够得到较为平整的底电极表面,保证了器件性能的良好。
为了阻挡金属扩散,进而进一步保证器件的电性能良好,本申请的一种实施例中,在上述步骤S2和上述步骤S3之间,上述制作方法还包括:在上述步骤S2形成的结构上设置第二阻挡材料40,如图9所示,上述金属材料50位于上述第二阻挡材料40的远离上述金属互联层10的一侧。
本申请的第二阻挡材料可以为任意可以阻挡金属扩散的材料,本领域技人员可以根据实际情况选择合适的金属氮化物作为第二阻挡材料,本申请的一种具体的实施例中,上述第二阻挡材料为金属氮化物。
本申请中的上述步骤S5中可以采用任何可行的抛光方式,本申请的一种具体的实施例中,上述步骤S5包括:步骤S51,采用化学机械抛光法去除上述底通孔32两侧的上述底电极材料60以及上述金属材料50,剩余的上述金属材料50形成上述导电通孔51,如图12所示。
本申请的一种具体的实施例中,上述步骤S5还包括:步骤S53,采用刻蚀法去除位于上述介电层31的表面上的部分第二阻挡材料40,剩余的上述第二阻挡材料40为第二阻挡层41,如图14所示。
本申请中的一种具体的实施例中,上述步骤S51包括:采用化学机械抛光法去除上述底通孔32两侧的部分上述底电极材料60以及部分上述金属材料50,使得剩余的上述底电极材料60以及剩余的上述金属材料50平齐,形成图11所示的结构;采用化学机械抛光法至少去除上述底通孔32两侧的上述金属材料50,剩余的上述金属材料50位于上述底通孔32中,形成上述导电通孔51,剩余的上述底电极材料60位于上述导电通孔51的远离上述金属互联层10的表面上,形成上述底电极61,如图12所示。
为了使得形成的底电极61更为平整,以及防止在导电通孔51的远离上述金属互联层10的表面高于第二阻挡材料40上表面的情况下发生导电金属材料50的扩散,本申请中的一种具体的实施例中,在上述步骤S51和上述步骤S53之间,上述步骤S5还包括:步骤S52,在上述底通孔32两侧上设置上述底电极材料60,如图13所示;上述步骤S53中还包括刻蚀去除部分的上述底通孔32两侧的上述底电极材料60,剩余的所有的上述底电极材料60形成上述底电极61,如图15所示。
为了防止金属材料50扩散至介电材料30中,进一步保证器件的性能较好,本申请的一种实施例中,在上述步骤S1之前,上述制作方法还包括:在上述金属互联层上设置第一阻挡材料20,如图7所示,上述步骤S1中的上述介电材料30设置在上述第一阻挡材料20的远离上述金属互联层表面上,上述步骤S2中还包括刻蚀形成贯穿上述第一阻挡材料20的底通孔,剩余的上述第一阻挡材料20形成第一阻挡层21,如图8所示。
本申请中的第一阻挡材料为任意可以阻挡金属材料扩散至介电材料中的材料,本领域技术人员可以根据实际情况选择合适的材料作为第一阻挡材料,比如N-BLOK/NDC(SiNC)等材料。
为了能够选择更高选择比的研磨液,更好地控制底电极材料的抛光过程,进而保证MRAM的均匀性,且同时保证底电极的导电性能,本申请的一种实施例中,上述底电极材料为TaN。
本申请中的介电材料可以是现有技术中的任何具有良好的绝缘性能且不影响MRAM工作的材料,本领域技术人员可以根据实际情况选择合适的材料作为介电材料。
为了进一步减小MRAM的电阻,进而降低MRAM的能耗,本申请的一种实施例中,上述介电材料选自低K材料和/或超低K材料。例如氮硅化合物或氮氧硅化合物。
本申请的又一种实施例中,上述金属互联层的材料为Cu。Cu的电阻较低,可明显降低电阻电容延迟(RC delay)效应。
当然,本申请的金属互联层的材料并不限于上述的Cu,本领域技术人员可以根据实际情况选择其他的合适的导电材料形成简述导线层。
本申请的又一种实施例中,上述制作方法还包括:在上述底电极61的表面上设置MTJ器件中除上述底电极61之外的其他的结构层的步骤。具体地,其他的结构层包括自由层、参考层、绝缘势垒层以及顶电极等。
本申请的方法在形成底电极之后的其他工艺步骤可以参考现有技术中的其他工艺步骤,比如,在形成底电极之后,该方法还不可以包括:在底电极上沉积另外一个介电层;之后,通过化学机械抛光去除底电极层之上的介电层。
本申请中的金属互联层包含基底以及在在基底上的前道工艺所有必要的结构以及器件,例如包括CMOS等。
本申请中的另一种典型的实施方式中,提供了一种MRAM,该MRAM采用上述的任一种的制作方法制作而成。
该MRAM由于采用上述的制作方法制作而成,其底电极较为平坦,器件的性能更好。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案,以下将结合具体的实施例来说明本申请的技术方案。
实施例
MRAM的制作过程包括:
在基底的金属互联层10上依次设置第一阻挡材料20NBlock和介电材料30TEOS,如图7所示;
刻蚀去除部分上述介电材料30和第一阻挡材料20,在上述金属互联层10的表面上形成底通孔32,剩余的上述介电材料30形成介电层31,剩余的上述第一阻挡材料20形成第一阻挡层21,如图8所示;
在上述步骤形成的结构上依次设置第二阻挡材料40TaN和金属材料50Cu,位于上述底通孔32中的上述金属材料50的远离上述金属互联层10的一侧与上述底通孔32两侧的介电层的表面平齐,如图9所示;
上述金属材料50上设置底电极材料60TaN,如图10所示;
采用化学机械抛光法去除上述底通孔32两侧的部分上述底电极材料60以及部分上述金属材料50,使得剩余的上述底电极材料60以及剩余的上述金属材料50平齐,如图11所示;
采用化学机械抛光法至少去除上述底通孔32两侧的上述金属材料50,剩余的上述金属材料50位于上述底通孔32中,形成上述导电通孔51,剩余的上述底电极材料60位于上述导电通孔51的远离上述金属互联层10的表面上如图12所示;
在上述导电通孔51两侧上设置上述底电极材料60TaN,如图13所示;
采用刻蚀法去除位于上述介电层31的表面上的部分第二阻挡材料40和部分上述底电极材料60,剩余的上述第二阻挡材料40为第二阻挡层41,剩余的所有的上述底电极材料60形成上述底电极61,如图15所示。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、本申请的制作过程中,在设置完金属材料之后,并不进行抛光,而是在金属材料的表面上设置底电极材料,在设置完底电极材料之后再进行抛光,这样能够避免现有技术中先对金属材料进行抛光导致的抛光完的金属材料具有凹陷等不平整的问题,保证了金属材料的远离金属互联层的表面为平整表面,且该方法中,后续的抛光过程中,对至少包括底电极材料以及金属材料的结构进行抛光,能够得到较为平整的底电极表面,保证了器件性能的良好。
2)、本申请的MRAM由于采用上述的制作方法制作而成,其底电极较为平坦,器件的性能更好。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (11)

1.一种MRAM的制作方法,其特征在于,所述制作方法包括:
步骤S1,在基底的金属互联层上设置介电材料;
步骤S2,刻蚀形成贯穿所述介电材料的底通孔,剩余的所述介电材料形成介电层;
步骤S3,在所述步骤S2形成的结构上设置金属材料,位于所述底通孔中的所述金属材料的远离所述金属互联层的一侧至少与所述底通孔两侧的所述介电层的表面平齐;
步骤S4,在所述金属材料上设置底电极材料;
步骤S5,至少采用化学机械抛光法去除所述底通孔两侧的所述底电极材料以及所述金属材料,剩余的位于所述底通孔中的所述金属材料形成导电通孔,剩余的位于所述导电通孔的远离所述金属互联层的所述底电极材料形成底电极。
2.根据权利要求1所述的制作方法,其特征在于,在所述步骤S2和所述步骤S3之间,所述制作方法还包括:
在所述步骤S2形成的结构上设置第二阻挡材料,
所述金属材料位于所述第二阻挡材料的远离所述金属互联层的一侧。
3.根据权利要求2所述的制作方法,其特征在于,所述步骤S5包括:
步骤S51,采用化学机械抛光法去除所述底通孔两侧的所述底电极材料以及所述金属材料,剩余的所述金属材料形成所述导电通孔。
4.根据权利要求3所述的制作方法,其特征在于,所述步骤S5还包括:
步骤S53,采用刻蚀法去除位于所述介电层的表面上的部分第二阻挡材料,剩余的所述第二阻挡材料为第二阻挡层。
5.根据权利要求3所述的制作方法,其特征在于,所述步骤S51包括:
采用化学机械抛光法去除所述底通孔两侧的部分所述底电极材料以及部分所述金属材料,使得剩余的所述底电极材料以及剩余的所述金属材料平齐;
采用化学机械抛光法至少去除所述底通孔两侧的所述金属材料,剩余的所述金属材料位于所述底通孔中,形成所述导电通孔,剩余的所述底电极材料位于所述导电通孔的远离所述金属互联层的表面上。
6.根据权利要求4所述的制作方法,其特征在于,
在所述步骤S51和所述步骤S53之间,所述步骤S5还包括:步骤S52,在所述底通孔两侧上设置所述底电极材料;
所述步骤S53中还包括刻蚀去除部分的所述底通孔两侧的所述底电极材料,剩余的所有的所述底电极材料形成所述底电极。
7.根据权利要求1至6中任一项所述的制作方法,其特征在于,
在所述步骤S1之前,所述制作方法还包括:在所述金属互联层上设置第一阻挡材料,
所述步骤S1中的所述介电材料设置在所述第一阻挡材料的远离所述金属互联层表面上,所述步骤S2中还包括刻蚀形成贯穿所述第一阻挡材料的底通孔,剩余的所述第一阻挡材料形成第一阻挡层。
8.根据权利要求1至6中任一项所述的制作方法,其特征在于,所述底电极材料为TaN。
9.根据权利要求1至6中任一项所述的制作方法,其特征在于,所述介电材料选自低K材料和/或超低K材料。
10.根据权利要求1至6中任一项所述的制作方法,其特征在于,所述金属互联层的材料为Cu。
11.一种MRAM,其特征在于,所述MRAM采用权利要求1至10中任一项所述的制作方法制作而成。
CN201911342588.8A 2019-12-23 2019-12-23 Mram与其的制作方法 Active CN113097380B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911342588.8A CN113097380B (zh) 2019-12-23 2019-12-23 Mram与其的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911342588.8A CN113097380B (zh) 2019-12-23 2019-12-23 Mram与其的制作方法

Publications (2)

Publication Number Publication Date
CN113097380A CN113097380A (zh) 2021-07-09
CN113097380B true CN113097380B (zh) 2022-11-04

Family

ID=76663330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911342588.8A Active CN113097380B (zh) 2019-12-23 2019-12-23 Mram与其的制作方法

Country Status (1)

Country Link
CN (1) CN113097380B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417093B1 (en) * 2000-10-31 2002-07-09 Lsi Logic Corporation Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
CN106409814A (zh) * 2015-07-28 2017-02-15 台湾积体电路制造股份有限公司 互连件中的用于减少cmp凹陷的伪底部电极
CN109216538A (zh) * 2017-06-30 2019-01-15 中电海康集团有限公司 Mram与其的制作方法
CN109427961A (zh) * 2017-08-28 2019-03-05 台湾积体电路制造股份有限公司 存储单元上的顶电极盖结构的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756258B2 (en) * 2017-11-27 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417093B1 (en) * 2000-10-31 2002-07-09 Lsi Logic Corporation Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
CN106409814A (zh) * 2015-07-28 2017-02-15 台湾积体电路制造股份有限公司 互连件中的用于减少cmp凹陷的伪底部电极
CN109216538A (zh) * 2017-06-30 2019-01-15 中电海康集团有限公司 Mram与其的制作方法
CN109427961A (zh) * 2017-08-28 2019-03-05 台湾积体电路制造股份有限公司 存储单元上的顶电极盖结构的形成方法

Also Published As

Publication number Publication date
CN113097380A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
US20220246838A1 (en) Memory device
CN108232009B (zh) 一种制作磁性随机存储器的方法
US9312476B2 (en) Magnetic memory
KR20090014958A (ko) 자기 기억 장치의 제조 방법 및 자기 기억 장치
CN109216541B (zh) Mram与其的制作方法
CN110112288B (zh) 一种制备磁性隧道结单元阵列的方法
US8546151B2 (en) Method for manufacturing magnetic storage device and magnetic storage device
CN109713006B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
US11646069B2 (en) MRAM semiconductor structure and method of forming the same
CN108232008B (zh) 一种磁性随机存储器底电极接触及其制备方法
CN102956816A (zh) 孔洞在先的硬掩模限定
CN109545744B (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109713121B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN109216538B (zh) Mram与其的制作方法
CN108735895B (zh) 磁性随机存储器底电极接触及其形成方法
CN111613572A (zh) 一种磁性随机存储器存储单元及其外围电路的制备方法
US11482666B2 (en) Method for fabricating a semiconductor device
CN113097380B (zh) Mram与其的制作方法
CN109980081B (zh) 可自停止抛光的mram器件的制作方法与mram器件
CN109994600B (zh) 一种磁性随机存储器的制作方法
CN108735893B (zh) 一种磁性随机存储器底电极接触及其形成方法
CN111613571B (zh) 一种制作磁性随机存储器单元阵列的方法
CN112713169A (zh) 包括mram底电极制作工艺的制作方法及mram器件
CN112951981A (zh) 半导体结构及其形成方法
US6846683B2 (en) Method of forming surface-smoothing layer for semiconductor devices with magnetic material layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant