CN102956816B - 孔洞在先的硬掩模限定 - Google Patents

Abstract

本发明提供了一种半导体器件及制造方法，诸如，MTJ器件及制造MTJ器件的方法。该MTJ器件可以包括底部电极、MTJ堆叠件以及顶部电极，其中，使用孔洞填充技术形成该顶部电极。该顶部电极可以具有倾斜的侧壁。可以通过沉积对应的MTJ层来形成该MTJ堆叠件。可以在MTJ层上方形成并且图案化经过图案化的掩模，从而形成限定出顶部电极的开口。利用导电材料填充该开口，从而形成顶部电极。然后，将该顶部电极用作掩模来图案化MTJ层，从而形成MTJ堆叠件。本发明还提供了一种孔洞在先的硬掩模限定。

Description

孔洞在先的硬掩模限定

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种孔洞在先的硬掩模限定。

背景技术

半导体存储装置被使用在用于包括收音机、电视、移动电话以及个人计算装置的电子应用方式的集成电路中。普遍公知的存储装置包括电荷存储装置，诸如，动态随机存储器(DRAM)和闪存。

近来，存储装置的发展涉及到了将半导体技术与电磁材料结合的自旋电子器件。使用电子的自旋极化，而不再使用电子电荷来表示状态“1”或“0”。一种这类的自旋电子器件是自旋力矩转移(STT)磁隧道结(MTJ)器件。

通常，MTJ器件包括自由层、固定层以及插入到自由层和固定层之间的隧道层。可以通过施加电流穿过隧道层使自由层的磁化方向反向变化，该电流导致自由层内部的注入的极化电子在自由层的磁化上施加自旋力矩。固定层具有固定的磁化方向。当电流在从自由层到固定层的方向上流动时，电子在相反的方向上流动，即，从固定层流向自由层。在经过固定层之后，电子被极化朝向与固定层的磁化方向相同的方向流经隧道层，并且随后流入到自由层中并且在其中聚积。实际上，自由层的磁化与固定层的磁化平行，并且MTJ器件将处在低电阻状态下。由电流导致的电流注入被称为主要注入(majorinjection)。

当施加从固定层流向自由层的电流时，电子在从自由层到固定层的方向上流动。极化与固定层的磁化方向相同的电子能够穿过隧道层流入固定层。相反地，极化不同于固定层的磁化的电子将受到固定层的反射(阻挡)，并且将积聚在自由层中。最后，自由层的磁化变得与固定层的磁化反向平行，并且MTJ器件将处在高电阻状态下。由电流导致的相应的电子注入被称作次要注入(minorinjection)。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种形成集成电路的方法，所述方法包括：提供衬底，所述衬底具有形成在其上的底部电极层和磁隧道结(MTJ)堆叠层；形成覆盖着所述MTJ堆叠层的掩模层；在所述掩模层中形成开口，以暴露出所述MTJ堆叠层的一部分；在所述开口中形成顶部电极；以及使用所述顶部电极作为掩模来图案化所述MTJ堆叠层，从而形成MTJ堆叠件。

在该方法中，进一步包括：在图案化所述MTJ堆叠层之前去除所述掩模层。

在该方法中，形成所述顶部电极包括：沉积导电材料，所述导电材料在所述掩模层的表面上方延伸。

在该方法中，进一步包括：平坦化所述掩模层的表面和所述导电材料，所述平坦化从所述掩模层的表面去除了所述导电材料。

在该方法中，所述开口具有倾斜的侧壁。

在该方法中，相对于所述衬底的主表面的法线，所述倾斜的侧壁具有大约0°至大约10°的角度。

在该方法中，形成所述掩模层包括：在金属化层上方形成所述掩模层。

在该方法中，所述衬底包括：所述底部电极下面的氮化硅层以及所述氮化硅层下面的碳化硅层。

根据本发明的另一方面，提供了一种形成集成电路的方法，所述方法包括：提供衬底，所述衬底具有形成在其上的底部电极层和多个磁隧道结(MTJ)层；在所述多个MTJ层上方形成薄顶部电极膜；在所述薄顶部电极膜上方形成掩模层；在所述掩模层中形成多个开口；形成多个顶部电极，所述多个顶部电极中的每一个都被设置在所述多个开口中的相应的开口中；去除所述掩模层；以及使用所述多个顶部电极作为掩模来图案化所述多个MTJ层，从而形成MTJ堆叠件。

在该方法中，形成所述多个顶部电极包括：沉积导电材料，所述导电材料在所述掩模层的表面上方延伸。

在该方法中，进一步包括：平坦化所述掩模层的表面和所述导电材料，所述平坦化从所述掩模层的表面上去除了所述导电材料。

在该方法中，所述多个开口都具有倾斜的侧壁。

在该方法中，相对于所述衬底的主表面的法线，所述倾斜的侧壁具有大约0°至大约10°的角度。

根据本发明的又一方面，提供了一种器件，包括：衬底，具有形成在其上的底部电极和磁隧道结(MTJ)堆叠件；以及顶部电极，位于所述MTJ堆叠件上方，所述顶部电极的邻近所述MTJ堆叠件的部分比所述顶部电极的顶部窄。

在该器件中，所述顶部电极包含钽。

在该器件中，所述底部电极包含钽。

在该器件中，进一步包括：一个或多个绝缘层，位于所述底部电极下面。

在该器件中，所述一个或多个绝缘层包括SiN层。

在该器件中，所述一个或多个绝缘层包括SiC层。

在该器件中，所述MTJ堆叠件包括固定层、隧道层、以及自由层。

附图说明

为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中：

图1-图6示出了根据实施例的形成磁隧道结(MTJ)单元的中间阶段；

图7a和图7b根据实施例的对使用光刻胶掩蔽方式和孔洞填充方式所获得的电极形状进行比较和对照；以及

图8示出的是在本文中公开的MRAM实施例所形成的存储器阵列。

具体实施方式

下面，详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。

以特定概念公开了以下实施例，即，用于形成电磁隧道结(MTJ)单元的新方法。示出了制造实施例的中间阶段并且论述了实施例的多个变型。然而，也可以使用用于图案化其他结构的其他实施例。在所有各个视图和说明性的实施例中，类似的参考标号被用于表示类似的元件。

首先参考图1-图6，示出了根据实施例形成MTJ器件的各个中间阶段。首先参考图1，示出了根据实施例的衬底102的部分，该部分具有形成在其上的、参考标号为104的电路。衬底102可以包括，例如，掺杂的或未掺杂的体硅或绝缘体上半导体(SOI)衬底的有源层。通常，SOI衬底包括形成在绝缘体层上的半导体材料层，诸如，硅。绝缘体层可以是，例如，埋置氧化物(BOX)层或氧化硅层。在衬底上提供绝缘体层，通常是硅衬底或玻璃衬底。也可以使用其他衬底，诸如，多层衬底或渐变衬底(gradientsubstrate)。

形成在衬底102上的电路104可以是适用于特定应用的任意类型的电路。在实施例中，电路104包括形成在衬底102上的电器件，一个或多个介电层位于该电器件上面。可以在介电层之间形成金属层，从而在电器件之间传送电信号。也可以在一个或多个介电层中形成电器件。

例如，电路104可以包括多个互连在一起来执行一项或多项功能的N型金属氧化物半导体(NMOS)器件和/或P型金属氧化物半导体(PMOS)器件，诸如，晶体管、电容器、电阻器、二极管、光电二极管、熔丝等。这些功能可以包括存储器结构、处理结构、传感器、放大器、配电、输入/输出电路等等。例如，在半导体器件被形成为MRAM器件的实施例中，该电路可以包括控制电路和/或逻辑电路。本领域的普通技术人员将理解，以上实例被提供用于说明目的，仅用于进一步解释一些说明性实施例的应用方式并且不以任何方式限制本发明。可以使用其他适用于给定的应用方式的电路。

图1还示出了层间介电(ILD)层108。可以由，例如，低K介电材料(诸如，硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、SiO_xC_y、旋涂玻璃、旋涂聚合物、碳化硅材料、其化合物、其成分、其组合等等)通过本领域公知的任意适当方法(诸如，旋制、化学汽相沉积(CVD)以及等离子体增强CVD(PECVD))形成该ILD层108。还应该注意，ILD层108可以包括多个介电层。

穿过ILD层108形成了用于向电路104提供电接触的接触件，诸如，接触件110。可以，例如，通过使用光刻技术在ILD层上沉积和图案化光刻材料，从而暴露出ILD层108的用于变成接触件110的一部分而形成该接触件110。可以使用蚀刻工艺(诸如，各向异性的干式蚀刻工艺)在ILD层108中产生开口。该开口可以符合扩散阻挡层和/或粘附层(未示出)，并且填充有导电材料。在实施例中，扩散阻挡层包括由TaN、Ta、TiN、Ti、CoW等等构成的一层或多层，而该导电材料则包括铜、钨、铝、银、其组合等等，由此形成如图1中所示的接触件110。

一个或多个金属间介电(IMD)层112和相关的金属化层(未示出)形成在ILD层108上方。通常，一个或多个IMD层112和相关的金属化层被用于将电路104彼此互连并且提供外部的电连接。IMD层112可以由低K介电材料(诸如，FSG)通过PECVD技术或高密度等离子体CVD(HDPCVD)等等技术形成，并且可以包括中间的蚀刻停止层。在实施例中，ILD层和/或IMD介电层包括具有小于大约2.5的k值的介电材料，有时该层被称为超低k(ELK)介电层。导电焊盘114被用于提供电连接。

应该注意，可以在邻近(adjacent)的介电层(例如，ILD层108和IMD层112)之间设置一个或多个蚀刻停止层(未示出)。通常，在形成通孔和/接触件时，蚀刻停止层提供了用于停止蚀刻工艺的构造。该蚀刻停止层由蚀刻选择性与邻近的层(例如，下面的半导体衬底102、上面的ILD层108、以及上面的IMD层112)不同的介电材料构成。在实施例中，蚀刻停止层可以由SiN、SiCN、SiCO、CN、其组合等等形成，通过CVD或PECVD技术进行沉积。

第一绝缘层120和第二绝缘层122可以形成在IMD层112上方。在实施例中，第一绝缘层120可以是，例如，碳化硅层，而第二绝缘层122可以是，例如，氮化硅层。然而，在其他实施例中可以使用不同的材料。例如，第一绝缘层120可以是氧化物/氮化物以及可以良好地沉积在IMD层122上方并且在压力作用下几乎不会变形或无变形的类似物，而第二绝缘层122可以是氧化物/氮化物以及能够适合LIT工艺窗口(焦距/模式能量(patternenergy)/PR材料)的类似物。第一绝缘层120的材料可以基于被选择用于IMD层的材料。可以使用均厚沉积方法(诸如，CVD或PECVD技术)形成第一绝缘层120和第二绝缘层122，并且使用光刻技术对其进行图案化来暴露出导电焊盘114的至少一部分。

例如，使用均厚沉积方法将底部电极层126和MTJ层128形成在经过图案化的第一绝缘层和第二绝缘层上方。底部电极层126由导电材料形成，诸如，金属或金属合金。在实施例中，底部电极层126由钽(Ta)形成，但也可以使用其他材料，诸如，钛(Ti)等。

MTJ层128可以包括由不同材料组合形成的各种层。在实施例中，MTJ层128包括固定层、隧道势垒层、以及自由层。另外，MTJ层128可以具有其他变形，该变形包括其他层，诸如，反向铁磁层(未示出)。在实施例中，固定层和自由层可以由铁磁材料，诸如，Co、Fe、NiFe、CoFe、CoFeB等形成，而隧道势垒层可以由AlO₃、MgO、ZrO₂、Ta₂O₃、HfO₂、NiO、AlN等形成。可以将自由层的磁矩编程，使得所得到的MTJ单元的电阻在高电阻状态和低电阻状态之间变化。可以认识到，MTJ层128可以具有许多变形，这些变形也都处于本发明的范围内。

图1进一步示出了沉积在第二绝缘层122的表面上方的共形晶种层130。该晶种层130是导电材料的薄层，在后续的加工步骤中该薄层有助于形成更厚的层。在实施例中，可以通过沉积薄的导电层(诸如，薄的Ta层)，使用CVD或PVD工艺来形成该薄层。可以使用其他材料，诸如，Ti、Cu、TiN、TaN、其组合等等。

然后，如图1所示，根据实施例，在晶种层130上方形成了掩模层132，并且在硬掩模层132上方形成和图案化经过图案化的掩模134。可以由，例如，低K介电材料(诸如，磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化硅酸盐玻璃(FSG)、SiO_xC_y、旋涂玻璃、旋涂聚合物、碳化硅材料、其化合物、其成分、其组合等等)通过任意适当方法(诸如，旋制、化学汽相沉积(CVD)以及等离子体增强CVD(PECVD))形成硬掩模层132。硬掩模层132可以具有大约至大约的厚度，为了控制随后的CMP工艺(例如，使用CMP工艺形成下面参考图4进行论述的顶部电极440)的抛光均匀度，可以对硬掩模层132的实际厚度进行选择。还应该注意，硬掩模层132可以包括多个层。

经过图案化的掩模134限定出了如下面所述的将随后形成的顶部电极的形状。经过图案化的掩模134可以是经过图案化的光刻胶掩模、硬掩模、其组合等等。

图2示出了根据实施例的对硬掩模层132的图案化。可以使用湿式或干式蚀刻工艺、各向异性或各项同性的蚀刻工艺图案化硬掩模层132，但优选的是各向异性的干式蚀刻工艺。在图案化硬掩模层132之后，可以去除图案化的掩模134(见图1)。在经过图案化的掩模134包括光刻胶的实施例中，可以通过，例如，氧等离子体除尘工艺去除经过图案化的掩模134，然后可选地通过硫酸(H₂SO₄)溶液湿浸来清理晶圆并且去除残留的光刻胶材料。

如下面更详细地论述，对硬掩模层132进行图案化使其产生开口236，该开口随后将被填充导电材料以充当MTJ单元的顶部电极。由于形成开口236的蚀刻工艺，侧壁可以是倾斜的。因此，如下面参考图3和图4所论述的那样，在后续步骤中形成在开口236中的顶部电极也会呈现出倾斜的侧壁。在实施例中，相对于衬底102的主表面的法线，在图2中以α表示的侧壁的倾斜可以从大约0°至大约10°。

图3示出了根据实施例的沉积导电层338。可以通过沉积导电材料(诸如，Ta)层来形成导电层338。但是，也可以使用其他材料，诸如，TiN、TaN、钌等等。如图4所示，在形成导电层338之后通过，例如，CMP工艺或回蚀工艺等等去除硬掩模层132表面上的多余的导电材料，由此形成顶部电极440。

图5示出了根据实施例的去除硬掩模132。可以使用蚀刻工艺，湿式或干式蚀刻工艺、各向异性或各向同性蚀刻工艺来去除硬掩模层132。

图6示出了根据实施例的图案化晶种层130和MTJ层128，从而形成MTJ堆叠件650。在顶部电极层440由钽形成的实施例中可以例如使用含卤素的化合物(诸如，CF₄)来图案化晶种层130。然后，可以图案化MTJ层128，其中，顶部电极440作为掩模。在实施例中，可以使用烷醇(诸如，甲醇(CH₃OH)、乙醇、和丙醇)或与含氨化合物(例如，CO+NHX)结合的氧化碳蚀刻MTJ。

如上面参考图2所进行的论述，顶部电极440可以具有与衬底102的主表面的法线呈角α的倾斜的侧壁。部分由于使用了用于形成顶部电极的孔洞填充(hole-filling)技术而产生该形状。通过使用在此公开的孔洞填充技术，可以避免光刻胶掩模的中部颈缩(middlenecking)，并且随之可以减少和/或避免顶部电极的边缘变圆。出于说明和比较的目的，为了与图7b所示的使用上述孔洞填充技术而获得的顶部电极相比较，图7a示出了使用用于图案化图7a中的顶部电极的光刻胶工艺而获得的顶部电极的顶部形状。如图7a和图7b所示，由于在图案化过程中用于保护顶部电极的光刻胶的不耐用性，使用光刻胶图案化顶部电极可能会产生不规则形状。因此，蚀刻后检查(AEI)的临界尺寸均匀性(CDU)会受到不利的影响。

应该注意到，以上说明指出，MTJ堆叠件650形成在金属化层之一中。例如，在实施例中，导电焊盘114可以形成在第三个金属化层中。然而，在其他实施例中，MTJ堆叠件650可以形成在更低或更高的金属化堆叠件中或形成在衬底102上。应该进一步注意，所提供的材料和结构(例如，较低电极126的结构)仅用于说明目的，并且其他实施例可以使用不同的材料和结构。

图8示出的是由本发明的MTJ单元的实施例所形成的MARM阵列60。MTJ单元30被布置成具有列和行的阵列60。每个MTJ单元30都连接在位线BL之一(称为BL0、BL1、...等)和源极线SL之一(称为SL0、SL1、...等)之间。通过字线WL(称为WL0、WL1、...等)控制选择晶体管62。MTJ单元30的写入电流被施加在位线BL和源极线SL之间。字线WL还控制操作MTJ单元30之一的电流。

在实施例中，提供了一种形成集成电路结构的方法。该方法包括：提供具有形成在其上的底部电极层和MTJ叠加层的衬底。形成覆盖着MTJ堆叠层的掩模层，并且在掩模层中形成用于暴露MTJ堆叠层的一部分的开口。在该开口中形成顶部电极，该顶部电极随后被当作用于图案化MTJ堆叠层的掩模，由此形成MTJ堆叠件。

在另一个实施例中，提供了一种形成集成电路结构(诸如，MRAM阵列)的方法。该方法包括提供具有形成在其上的底部电极层和多个MTJ层的衬底。掩模层形成在MTJ层上方并且多个开口形成在该掩模层中。形成多个顶部电极，每个都被设置在多个开口中的相应的那个开口中。然后，去除该掩模层并且多个顶部电极用于图案化多个MTJ层。

在又一个实施例中，提供了一种集成电路。该集成电路包括具有形成在其上的底部电极和MTJ堆叠件的衬底。顶部电极被设置在MTJ堆叠件上方，顶部电极的邻近MTJ堆叠件的部分比顶部电极的顶部窄。

尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、器件、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、器件、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、器件、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (18)

1.一种形成集成电路的方法，所述方法包括：

提供衬底，所述衬底具有形成在其上的底部电极层和磁隧道结堆叠层；

形成覆盖着所述磁隧道结堆叠层的掩模层；

在所述掩模层中形成开口，以暴露出所述磁隧道结堆叠层的一部分；

在所述开口中形成顶部电极；以及

使用所述顶部电极作为掩模来图案化所述磁隧道结堆叠层，从而形成磁隧道结堆叠件，其中，所述开口具有倾斜的侧壁。

2.根据权利要求1所述的方法，进一步包括：在图案化所述磁隧道结堆叠层之前去除所述掩模层。

3.根据权利要求1所述的方法，其中，形成所述顶部电极包括：沉积导电材料，所述导电材料在所述掩模层的表面上方延伸。

4.根据权利要求3所述的方法，进一步包括：平坦化所述掩模层的表面和所述导电材料，所述平坦化从所述掩模层的表面去除了所述导电材料。

5.根据权利要求1所述的方法，其中，相对于所述衬底的主表面的法线，所述倾斜的侧壁具有0°至10°的角度。

6.根据权利要求1所述的方法，其中，形成所述掩模层包括：在金属化层上方形成所述掩模层，所述金属化层形成在ILD层上方，所述ILD层形成在所述衬底上方。

7.根据权利要求1所述的方法，其中，所述衬底包括：所述底部电极下面的氮化硅层以及所述氮化硅层下面的碳化硅层。

8.一种形成集成电路的方法，所述方法包括：

提供衬底，所述衬底具有形成在其上的底部电极层和多个磁隧道结层；

在所述多个磁隧道结层上方形成晶种层；

在所述晶种层上方形成掩模层；

在所述掩模层中形成多个开口；

形成多个顶部电极，所述多个顶部电极中的每一个都被设置在所述多个开口中的相应的开口中；

去除所述掩模层；以及

使用所述多个顶部电极作为掩模来图案化所述多个磁隧道结层，从而形成磁隧道结堆叠件，其中，所述多个开口都具有倾斜的侧壁。

9.根据权利要求8所述的方法，其中，形成所述多个顶部电极包括：沉积导电材料，所述导电材料在所述掩模层的表面上方延伸。

10.根据权利要求9所述的方法，进一步包括：平坦化所述掩模层的表面和所述导电材料，所述平坦化从所述掩模层的表面上去除了所述导电材料。

11.根据权利要求8所述的方法，其中，相对于所述衬底的主表面的法线，所述倾斜的侧壁具有0°至10°的角度。

12.一种集成电路器件，包括：

衬底，具有形成在其上的底部电极和磁隧道结堆叠件；以及

顶部电极，位于所述磁隧道结堆叠件上方，所述顶部电极的邻近所述磁隧道结堆叠件的部分比所述顶部电极的顶部窄，所述顶部电极具有倾斜的侧壁。

13.根据权利要求12所述的器件，其中，所述顶部电极包含钽。

14.根据权利要求12所述的器件，其中，所述底部电极包含钽。

15.根据权利要求12所述的器件，进一步包括：一个或多个绝缘层，位于所述底部电极下面。

16.根据权利要求15所述的器件，其中，所述一个或多个绝缘层包括SiN层。

17.根据权利要求15所述的器件，其中，所述一个或多个绝缘层包括SiC层。

18.根据权利要求12所述的器件，其中，所述磁隧道结堆叠件包括固定层、隧道层、以及自由层。