CN101515566A - 集成电路的制造方法 - Google Patents
集成电路的制造方法 Download PDFInfo
- Publication number
- CN101515566A CN101515566A CNA2008100932763A CN200810093276A CN101515566A CN 101515566 A CN101515566 A CN 101515566A CN A2008100932763 A CNA2008100932763 A CN A2008100932763A CN 200810093276 A CN200810093276 A CN 200810093276A CN 101515566 A CN101515566 A CN 101515566A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- dielectric covering
- covering layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000005291 magnetic effect Effects 0.000 claims abstract description 113
- 238000005530 etching Methods 0.000 claims abstract description 64
- 230000005641 tunneling Effects 0.000 claims description 92
- 230000035882 stress Effects 0.000 claims description 56
- 238000004519 manufacturing process Methods 0.000 claims description 39
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 230000007935 neutral effect Effects 0.000 claims description 4
- 206010042209 Stress Diseases 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 3
- 210000001364 upper extremity Anatomy 0.000 claims description 3
- 150000001722 carbon compounds Chemical class 0.000 claims 2
- 238000011065 in-situ storage Methods 0.000 abstract description 4
- 230000015654 memory Effects 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 230000003667 anti-reflective effect Effects 0.000 description 6
- 238000003491 array Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- RIVZIMVWRDTIOQ-UHFFFAOYSA-N cobalt iron Chemical compound [Fe].[Co].[Co].[Co] RIVZIMVWRDTIOQ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910019236 CoFeB Inorganic materials 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012163 sequencing technique Methods 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229910003321 CoFe Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical class CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005290 antiferromagnetic effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- IGOJMROYPFZEOR-UHFFFAOYSA-N manganese platinum Chemical compound [Mn].[Pt] IGOJMROYPFZEOR-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种集成电路的制造方法，包括形成多个磁性隧道结层；蚀刻这些磁性隧道结层，以形成一磁性隧道结单元；以及形成一介电覆盖层在磁性隧道结单元的多个侧壁上，其中形成介电覆盖层的步骤与蚀刻磁性隧道结层的步骤是原处进行。
Description
技术领域
本发明有关于半导体存储元件，且特别是有关于磁阻随机存取内存(Magnetoresistive Random Access Memory；MRAM)元件及其制造方法。
背景技术
半导体使用在电子应用性商品的集成电路中，这些电子应用性商品例如包括无线电、电视、行动电话与个人计算元件。一种类型的半导体元件为半导体存储元件，例如动态随机存取内存(DRAM)或闪存(Flash Memory)，该二种内存均利用电荷来存储信息。
半导体存储元件的更新近的发展包括自旋电子元件(Spin Electronics)，其结合半导体科技、磁性材料与元件。电子的自旋用来表示“1”或“0”的状态，其中电子的自旋是透过他们的磁矩而非电子的电荷。一种这样的自旋电子元件为磁阻随机存取内存元件100，有时称为磁性随机存取内存，如图1所示，其中该磁阻随机存取内存元件100包括定位为不同方向的导线(字线WL与位线BL)，例如在不同金属层中互相垂直。这些导线将磁性堆叠或磁性隧道结(MTJ)102夹在中间，其中磁性堆叠或磁性隧道结102作为磁性存储单元(magnetic memory cell)。图1示出了现有交叉点磁阻随机存取内存元件100阵列的部分透视图。磁阻随机存取内存元件100包括半导体晶片，且该半导体晶片至少包括一衬底(未示出)。该衬底具有第一绝缘层(也未示出)沉积在其上、以及多个第一导线或字线WL形成在第一绝缘层中，例如在第一线路层中。
在交叉点磁阻随机存取内存元件100中，每个存储单元或磁性隧道结102设置在一字线WL上或与该字线WL邻接。每个存储单元或磁性隧道结102包括三层：第一磁性层ML1、隧道层(或隧道阻挡层)TL、与第二磁性层ML2。第一磁性层ML1位于字线WL上并邻接该字线WL。第一磁性层ML1通常称为硬磁层或固定层，因为第一磁性层ML1的磁方位是固定的。隧道层(或隧道阻挡层)TL形成在第一磁性层ML1上，其中隧道层(或隧道阻挡层)TL至少包括薄介电层。第二磁性层ML2形成在隧道层TL上。第二磁性层ML2通常称为软磁层或自由层，因为第二磁性层ML2的磁方位可沿着一或二方向进行切换。第一磁性层ML1与第二磁性层ML2可包括一或多层材料层。
每个磁性隧道结102邻接位于第二磁性层ML2上或与第二磁性层ML2邻接的第二导线或位线BL，也如图1所示，其中位线BL设置的方向不同于字线WL的方向，例如位线BL可垂直于字线WL。数个磁性隧道结102所构成的磁阻随机存取内存元件100阵列包括多个字线WL、多个位线BL以及多个磁性隧道结102，其中这些字线WL互相平行且其走向为第一方向，这些位线BL互相平行且其走向为第二方向，第二方向不同于第一方向，而磁性隧道结102设置在每个字线WL与位线BL之间。位线BL显示在磁阻随机存取内存元件100阵列的顶端，而字线WL显示在磁阻随机存取内存元件100阵列的底部时，替代性地，字线WL可设置在磁阻随机存取内存元件100阵列的顶端，而位线BL可设置在磁阻随机存取内存元件100阵列的底部。
磁性隧道结102的阻值取决于第二磁性层ML2的磁矩相对于第一磁性层ML1的磁矩的方位。磁性隧道结102单元的阻值取决于力矩的相对方位。举例而言，若第一磁性层ML1与第二磁性层ML2的方位为同一方向，如图2B所示，磁性隧道结102单元的阻值Rc低。若第一磁性层ML1与第二磁性层ML2的方位为之方向相反，如图2C所示，磁性隧道结102单元的阻值Rc高。利用磁性隧道结单元的这两种状态来存储数字信息(逻辑“1”或“0”、高或低电阻、或反之亦然)。
第一磁性层ML1的定位通常在制造过程中就完成。磁性隧道结102单元的信息存储在第二磁性层ML2中。如图2A所示，电流IWL与IBL分别通过字线WL与位线BL而提供磁场，需要该磁场来将信息存储在第二磁性层ML2中。位线BL与字线WL电流的叠置磁场具有切换第二磁性层ML2的磁矩与改变磁性隧道结102单元的存储状态的能力。
相较于传统半导体存储元件，例如动态随机存取存储元件，磁阻随机存取内存元件的一有利特征为磁阻随机存取内存元件为非挥发性。举例而言，相较于采用动态随机存取存储元件的传统个人计算机，采用磁阻随机存取内存元件的个人计算机(PC)并不具有长“开机”时间。而且，磁阻随机存取内存元件不需启动且具有“记忆(remrmbering)”所存储的数据的能力(也称为非挥发性内存)。除了非挥发性以外，磁阻随机存取内存元件具有提供动态随机存取存储元件的密度与静态随机存取存储(SRAM)元件的速度的能力。因此，磁阻随机存取内存元件具有可取代电子应用性商品中的闪存、动态随机存取内存与静态随机存取内存元件的潜力，其中在未来的电子应用性商品中需要内存元件。
随着集成电路的尺寸的缩减，磁阻随机存取内存元件的制作面临一些问题。在这些磁性隧道结102形成后，各自的晶片暴露在外界环境下。因此，磁性隧道结102的材料易于氧化，因而磁性隧道结102的侧壁部分会遭到氧化。这会对磁性隧道结102的性能造成负面影响。特别是，磁性隧道结102的磁滞回线(R-H loop)会变倾斜。当磁性隧道结102的尺寸随着集成电路的尺寸的缩减而缩小时，这样的问题会更恶化，因为遭氧化的部分已成为磁性隧道结102的较大部分。
更进一步的问题为磁性隧道结102中的内应力对其性能的影响。在磁性隧道结102形成后，工艺相关的固有应力残留在磁性隧道结102中。已知这些内应力会影响磁性隧道结102的性能。这些应力可能并不位在所需的方向或具有令人满意的强度。理论上，在磁性隧道结102形成后，后退火处理可降低内应力。然而，该一程序并无法保证内应力的降低。因此，需要新的磁性隧道结结构及其制造方法，以解决以上所讨论的问题。
发明内容
本发明所要解决的技术问题在于提供一种集成电路的制造方法，其在破除真空前，先形成介电覆盖层在磁性隧道结单元上，因此不仅磁性隧道结单元的有害氧化可获得实质消除，而且介电覆盖层的内应力可至少抵销磁性隧道结单元的内应力的一部分。
为了实现上述目的，本发明提出一种集成电路的制造方法，包括形成多个磁性隧道结层；蚀刻这些磁性隧道结层，以形成一磁性隧道结单元；以及形成一介电覆盖层在磁性隧道结单元的多个侧壁上，其中形成介电覆盖层的步骤与蚀刻磁性隧道结层的步骤是原处(in-situ)进行。
为了实现上述目的，本发明又提出一种集成电路的制造方法，包括提供一半导体衬底；提供一生产机台，该生产机台至少包括一第一蚀刻反应室、一第二蚀刻反应室以及一沉积反应室；形成一下电极层在半导体衬底上；形成多个磁性隧道结层在下电极层上；形成一硬掩膜层在磁性隧道结层上；在第一蚀刻反应室中，蚀刻硬掩膜层，以形成一图形化硬掩膜层；在第二蚀刻反应室中，蚀刻磁性隧道结层，以形成多个磁性隧道结单元，其中蚀刻这些磁性隧道结层与蚀刻硬掩膜层的步骤是原处进行；在沉积反应室中，形成一介电覆盖层在这些磁性隧道结单元上，其中介电覆盖层覆盖这些磁性隧道结单元的多个侧壁，且其中蚀刻磁性隧道结层的步骤与形成介电覆盖层的步骤是原处进行；以及图形化下电极层，以形成多个下电极位于半导体衬底上，其中这些下电极形成一阵列。
为了实现上述目的，本发明还提出一种集成电路的制造方法，包括形成多个磁性隧道结层；蚀刻这些磁性隧道结层，以形成多个磁性隧道结单元，其中这些磁性隧道结单元具有多个内应力；以及形成一介电覆盖层在这些磁性隧道结单元的多个侧壁上。前述介电覆盖层具有一非中性应力以抵销磁性隧道结单元的内应力。
为了实现上述目的，本发明提出一种集成电路，包括一磁性隧道结单元；以及一介电覆盖层邻接于磁性隧道结单元的多个侧壁。该介电覆盖层具有一非中性应力，而磁性隧道结单元的内应力实质中性。
为了实现上述目的，本发明又提出一种集成电路，包括一磁性隧道结单元；一上电极位于磁性隧道结单元上；以及一介电覆盖层邻接于磁性隧道结单元的多个侧壁，其中磁性隧道结单元的侧壁实质未遭氧化。
通过在破除真空前，先形成介电覆盖层在磁性隧道结单元上，磁性隧道结单元的有害氧化可获得实质消除。
附图说明
为了更完全了解本发明及其优点，现参照下面的描述并结合所附附图，其中：
图1是一种传统磁阻随机存取内存阵列的透视图，该磁阻随机存取内存阵列具有数个字线与位线位于每个存储单元的下方与上方；
图2A至图2C是单一磁阻随机存取存储单元以及用以程序化该单元的电流；
图3是制造本发明的实施例的生产机台；
图4至图20是在制造本发明的实施例中的数个中间阶段的上视图与剖面图；
图21A至图21C是数个示范磁性隧道结单元40的上视图及其对应宽度W。
【主要组件符号说明】
10：晶片 20：衬底
22：介电层 24：下电极层
25：下电极 26：磁性隧道结层
261：针扎层 262：人造反铁磁层
263：人造反铁磁层 264：人造反铁磁层
265：隧道阻挡层 266：自由层
28：上电极层 30：底部抗反射覆盖层
32：光刻胶 36：上电极
40：磁性隧道结单元 401：层
402：层 403：层
404：层 405：层
406：层 46：介电覆盖层
461：层 462：层
48：开口 50：介电层
51：蚀刻终止层 52：上缘
53：介电层 55：过孔开口
58：上接触 60：绝缘层
80：过孔/接触开口 82：过孔/接触
86：开口
100：磁阻随机存取内存元件
102：磁性隧道结 200：生产机台
202：传送反应室 204：蚀刻反应室
206：蚀刻反应室 208：沉积反应室
210：真空锁 BL：位线
D：差距 H：高度
IBL：电流 IWL：电流
M1：金属化层 M2：金属化层
M3：金属化层 ML1：第一磁性层
ML2：第二磁性层 Rc：阻值
RWL：读取字线 T：厚度
TL：隧道层 W：宽度
W’：宽度 WBL：写入位线
WL：字线 WWL：写入字线
具体实施方式
本较佳实施例的制造与应用将详细讨论如下。然而，应该了解的一点是，本发明提供许多可应用的创新概念，这些创新概念可在各种特定背景中加以体现。所讨论的特定实施例仅用以举例说明制造与应用本发明的特定方式，并非用以限制本发明的范围。
本发明提供一种新颖的磁性隧道结及其制造方法。在此图示出本发明的制造实施例的中间阶段。本发明内所有的各种视图与示范实施例中，相同参照号码用以标示相同组件。
图3示出了用以制作本发明的实施例的生产机台200。生产机台200包括用以传送晶片的传送反应室202、用以蚀刻晶片上的成分的蚀刻反应室204与206、以及沉积反应室208。生产机台200还包括真空锁(loadlock)210，用以将晶片载入和载出传送反应室。晶片可透过传送反应室202而传送在蚀刻反应室204及206、与沉积反应室208之间。在传送期间，传送反应室202、蚀刻反应室204及206、与沉积反应室208较佳是维持抽真空状态。
请参照图4，提供晶片10，其中晶片10包括衬底20。衬底20较佳是一半导体衬底，其中在衬底20上形成有数个有源器件，例如晶体管(未示出)。磁阻随机存取内存的控制电路与程序化电路(未示出)也形成在衬底20上。
形成介电层22，再形成过孔(vias)或接触(contacts)(未示出)穿过介电层22。介电层22可由介电常数值小于约3.9的低介电常数介电材料所组成。介电层22的介电常数值甚至可小于约2.8。接着，形成下电极层24在介电层22上。下电极层24的材料可为导电材料，包括钽、氮化钽等等。在一示范实施例中，下电极层24的厚度范围介于约
至约
之间。虽然未示出，但下电极层24包括多个延伸部延伸进入介电层22并与下方的特征电性连接。在后续图形化下电极层24中，每个延伸部包括在最终的下电极25之一，如图14所示。
图5示出了数个磁性隧道结层26的形成、上电极层28的形成、以及光刻胶32的应用与图形化。这些磁性隧道结层26可包括由数个材料的不同组合所构成的各种层。在一示范实施例中，这些磁性隧道结层26包括针扎层(Pinning Layer)261、人造反铁磁层(Synthetic Anti-ferro-magnetic Layers)262、263与264、隧道阻挡层265、以及自由层266。在一示范实施例中，针扎层261是由铂锰合金(PtMn)所组成，且针扎层261的厚度范围介于约
至约
之间(例如
)；人造反铁磁层262是由钴铁合金(CoFe)所组成，且人造反铁磁层262的厚度范围介于约
至约
之间(例如
)；人造反铁磁层263是由钌(Ru)所组成，且人造反铁磁层263的厚度范围介于约数个
至约数十
之间(例如
)；人造反铁磁层264是由硼化钴铁(CoFeB)所组成，且人造反铁磁层264的厚度约为数十(例如
)；隧道阻挡层265是由氧化镁(MgO)所组成，且隧道阻挡层265的厚度范围介于约数个
至约数十
之间(例如
)；自由层266是由硼化钴铁(CoFeB)所组成，且自由层266的厚度范围介于约数个
至约数十
之间(例如
)。人造反铁磁层264具有一方向的磁矩，该磁矩的方向为针扎层261所固定。自由层266的磁矩可经程序化，而使得所形成的磁性隧道结单元的电阻在高电阻与低电阻之间变换。
上电极层28形成在磁性隧道结层26上，且可由钽、氮化钽或其它导电材料所组成。接着，形成光刻胶32，并图形化该光刻胶32。光刻胶32的剩余部分也形成一个阵列。可选择性地形成底部抗反射覆盖层(BARC)30，例如有机抗反射覆盖层或无机抗反射覆盖层，在光刻胶32的下方。底部抗反射覆盖层30的材料可为氮氧化硅、富含硅的氧化物、包括碳氧化硅(SiOC)的无氮抗反射覆盖材料、或上述材料的组合。
接着，将图5所示的晶片10载入蚀刻反应室204中(请参照图3)。接下来，蚀刻底部抗反射覆盖层30与上电极层28，而形成数个上电极36，如图6所示。这些上电极36也形成一个阵列，且用以作为图形化下方各层的硬掩膜。在一示范实施例中，上电极层28是由钽所组成，且蚀刻剂可包括含卤素化合物，例如四氟化碳(CF4)。接下来，例如也在蚀刻反应室204中进行灰化，以去除光刻胶32与底部抗反射覆盖层30。所形成的晶片10如图7所示。在一实施例中，是利用含氧气体来进行灰化工艺。在其它实施例中，是利用不含氧工艺气体，例如氮与氢的组合气体，来进行灰化工艺。利用不含氧工艺气体，有利于实质消减自由层266的氧化。
接下来，透过传送反应室202将晶片10从蚀刻反应室204传送至蚀刻反应室206(请参照图3)。由于在整个传送过程中，传送反应室202、蚀刻反应室204与206均为抽真空，因此晶片10保持在真空环境中，而不会暴露在外界有害物质下，例如氧、水气等等。接着，利用经图形化的抗反射覆盖层(未示出)或上电极36作为硬掩膜来图形化磁性隧道结层26。在整个描述中，蚀刻上电极层28与蚀刻磁性隧道结层26的步骤称为“原处(In-situ)”进行，以表示在这两个步骤之间并无真空破除(Vacuum Break)发生。在一示范实施例中，蚀刻剂包括烷醇(Alkanols)，例如甲醇(CH3OH)、乙醇与丁醇、或碳的氧化物与含氨化合物的组合(例如，一氧化碳与氨)。对应地，如图8所示，磁性隧道结层26的剩余部分构成数个磁性隧道结单元40，这些磁性隧道结单元40包括层401、402、403、404、405与406，其中下标1至6的每一个用以表示分别源自各磁性隧道结层26的特征。
在一示范实施例中，磁性隧道结单元40的宽度W(请参照图9)介于约30nm与约200nm之间，且这些磁性隧道结单元40与各自上方的上电极36相加的高度H(请参照图8)约为100nm。磁性隧道结单元40的宽度W定义为磁性隧道结单元的最大尺寸。一些示范宽度W示出在图21A、图21B与图21C，这些附图示出了一些示范磁性隧道结单元40的上视图。然而，熟悉本领域的技术人员将了解到，整个描述所记载的尺寸仅用以举例说明，而这些尺寸可随着集成电路的尺寸的缩减而下降。
接着，透过传送反应室202将晶片10传送至沉积反应室208(请参照图3)。再次，由于在整个传送过程中，传送反应室202、蚀刻反应室206与沉积反应室208均为抽真空，因此晶片10可免受外界有害物质，例如氧、水气等等的负面影响。在沉积反应室208中，形成介电覆盖层46，所形成的结构如图9所示。在整个描述中，蚀刻磁性隧道结层26与形成介电覆盖层46的步骤称为“原处(In-situ)”进行，以表示在这两个步骤之间并无真空破除发生。“原处”这一个用词也可表示在蚀刻磁性隧道结层26与形成介电覆盖层46的步骤之间，晶片10仅暴露在含氧与水气的程度远低于外界空气的环境下，甚至晶片10可暴露在高达一个标准气压的压力下。在该例子中，在环境中氧与水气程度的重量百分比较佳是小于在对应外界空气中氧与水气的重量百分比的约10％。在该例子中，无真空破除发生在蚀刻磁性隧道结层26与形成介电覆盖层46的步骤之间，且氧、水气等等的分压小于约15托(Torr)，较佳是小于10-3托(Torr)，更佳是小于10-5托(Torr)。介电覆盖层46可包括广为人知的介电材料，例如氮化硅、碳化硅、碳掺杂的氮化硅、碳掺杂的氧化硅、氮氧化硅及上述介电材料的组合。介电覆盖层46也可为复合层而包括二或更多层，例如层461与462，其中层461与462是由不同材料所组成，介电覆盖层46可例如为氮化硅/碳化硅的堆叠。在该例子中，制作层462时可在含相当程度的氧、水气等等的环境下进行。
图10示出了介电覆盖层46与下电极层24的图形化。介电覆盖层46的剩余部分覆盖在每个磁性隧道结单元40的顶部与侧壁上。图形化下电极层24，而形成数个下电极25。请注意虽然并未示出，但每个下电极25可包括一部分延伸进入介电层22并与下方的特征电性连接(细节请参照图20)。
磁性隧道结单元40可具有工艺引发的内应力。一般而言，磁性隧道结单元40均具有易轴(Easy Axis)(举例而言，若磁性隧道结单元40从上方观之具有椭圆形的形状，则磁性隧道结单元40的易轴为椭圆的长轴)。若磁矩适当对准易轴，可协调地进行磁性隧道结单元的力矩的转换，因此可增进转换的一致性。然而，磁性隧道结单元40的内应力可能造成易轴从预期方向脱离，该预期方向例如为长轴。因此，难以预测易轴，也难以将易轴对准所需方向。因此，介电覆盖层46较佳是具有内应力，且该内应力较佳是不大于约3GPa，如此可施加一应力来抵销磁性隧道结单元40中的内应力。在本发明的一实施例中，因为这样的抵销，磁性隧道结单元40中的内应力至少可获得缩减，且可能实质消减至例如约1MPa或更小。在整个描述中，具有实质无压缩与无拉伸应力的特征称为中性(Neutral)。在一示范实施例中，若磁性隧道结单元40具有内压缩应力，介电覆盖层46较佳是具有拉伸应力。相反地，若磁性隧道结单元40具有内拉伸应力，则介电覆盖层46较佳是具有压缩应力。在其它实施例中，介电覆盖层46的应力实际上会增加磁性隧道结单元40中的应力。最终的结果是将易轴对准所想要的方向，并改善磁性隧道结单元40的性能。
介电覆盖层46的厚度T较佳是足够大，以施加适当的应力并提供绝缘。另一方面，厚度T应不能太大以致造成工艺困难。如熟悉本领域的技术人员将理解的，若介电覆盖层46本身的应力较小，或者磁性隧道结单元40的内应力较大时，介电覆盖层46需要较厚一些。厚度T较佳要足够大，以在后续介电覆盖层46的去除工艺后，使所形成的间隙壁宽度W’(请参照图11与图12)不大于磁性隧道结单元40的宽度W的约二倍。在一示范实施例中，介电覆盖层46的厚度T介于约与约
之间，取决于介电覆盖层46本身的应力与磁性隧道结单元40的内应力。可进行实验以决定介电覆盖层46的最理想应力与最理想厚度。
在该技术领域中具有通常知识者将了解到，介电覆盖层46中所产生的应力与工艺条件有关，各种的压缩与拉伸应力可由相同介电材料产生。例如，利用低压化学气相沉积(LPCVD)所沉积的氮化硅可具有拉伸应力。同样地，利用等离子体增强化学气相沉积(PECVD)沉积的氮化硅可具有压缩应力。而且，纵使利用相同方法与相同材料所形成，工艺条件，例如温度，也可能影响所形成的介电覆盖层46中的应力。形成介电覆盖层46的沉积温度较佳是低于约450℃，例如介于约200℃与350℃之间。该沉积温度甚至可介于约20℃与约120℃之间。低沉积温度有利于降低各层磁性隧道结单元40之间的内扩散，因此这些磁性隧道结单元40的性能可获得改善。其它可应用来制作介电覆盖层46的方法包括旋转涂布、低温化学气相沉积、激光融蚀沉积(LaserAblation Deposition)等等。在本例子中，介电覆盖层46包括超过一层，例如由不同材料组成的层461与462，且层461与462可具有不同应力。因此，在无介电覆盖层46下测定获得磁性隧道结单元40的内应力后，即可选择形成介电覆盖层46的一些工艺条件，以在所形成的介电覆盖层46中产生相反于磁性隧道结单元40的内应力的一应力。
通过介电覆盖层46的保护，磁性隧道结单元40可与外界有害物质，例如氧、水气隔离，因此可将磁性隧道结单元40移出真空环境而不会造成磁性隧道结单元40的侧壁的氧化。在图11中，图形化介电覆盖层46以形成数个开口48，而暴露出每个上电极36的一部分。在后续步骤中，可在开口48中形成接触。
图12与图13示出了暴露出上电极36的另一些实施例。在图12中，沉积另一介电层50在介电覆盖层46上，并完全填满磁性隧道结单元40之间的间隙，其中介电层50可为氧化层，该氧化层至少包括含碳的氧化硅、含氟氧化硅、碳化硅、或用以形成内金属介电质的具有介电常数低于约3.2的低介电常数介电材料(例如聚亚酰胺等等)。介电层50的材料较佳是不同于介电覆盖层46的材料，虽然介电层50的材料与介电覆盖层46的材料可相同。相同的介电层50也可间隙填充(gap-filled)在图11所示的结构中。在图13中，进行去除工艺，例如回蚀刻或化学机械研磨(CMP)，直至暴露出上电极36的上表面。介电覆盖层46的剩余部分的上缘52较佳是高于磁性隧道结单元40，如此一来，没有一个磁性隧道结单元40暴露在外界环境之下。差距D较佳是介于磁性隧道结单元40与上电极36的联合高度H的约1/5与约3/4之间，以确保暴露出上电极36的上表面，但不暴露出磁性隧道结单元40的侧壁。
图14与图15示出了暴露出上电极36的另一些实施例。请参照图14，可毯覆式地形成非必须的蚀刻终止层51与另一介电层53。介电层53可由与介电层51实质相同的材料所组成，介电层53的材料可包括含碳的氧化硅、碳化硅、含氮的氧化物、氮化硅、氮氧化硅、或介电常数低于约4.2的介电材料。介电层53也可由氧化硅或聚亚酰胺所组成。对介电层53进行化学机械研磨直至达到所需的厚度。接下来，如图15所示，通过蚀刻穿过介电层53与蚀刻终止层51，来形成数个过孔开口55而暴露出上电极36的上表面。接着，可在过孔开口55中填入导电材料而形成接触插塞(未示出)。
图16与图17示出了暴露出上电极36的又一些实施例。该实施例的初始结构可与图12所示的结构实质相同，其中另一介电层50(用以形成内金属介电质)沉积在介电覆盖层46上，且完全填满磁性隧道结单元40之间的间隙。接下来，在图16中，进行化学机械研磨直至达预设厚度。接着，蚀刻介电层50，以形成数个过孔/接触开口80，其中介电覆盖层46作为蚀刻终止层。接下来，如图17所示，透过过孔/接触开口80蚀刻介电覆盖层46，而暴露出上电极36的上表面。接着，形成数个过孔/接触82在这些过孔/接触开口80中。
图18与图19示出了暴露出上电极36的又一些实施例。该实施例的初始结构可与图12所示的结构实质相同，其中另一介电层50(用以形成内金属介电质)沉积在介电覆盖层46上，且完全填满磁性隧道结单元40之间的间隙。进行化学机械研磨，直至暴露出介电覆盖层46的上表面。在化学机械研磨步骤中，介电覆盖层46作为化学机械研磨的终止层。所形成的结构如图18所示。接下来，如图19所示，蚀刻介电覆盖层46，以形成数个开口86。在后续的工艺步骤中，可形成过孔/接触(未示出)在这些开口86中。
图20示出了例示出晶片10中的磁性隧道结单元的位置的示范实施例的剖面图。在该说明示范实施例中，磁性隧道结单元40形成在第三金属化层M3上方的介电层中。熟悉本领域的技术人员将了解到，磁性隧道结单元40可形成在位于其它金属化层上方的介电层中。透过在下金属化层M1、金属化层M2至金属化层M3中的过孔与金属垫，下电极25将磁性隧道结单元40连接至控制晶体管。上接触58将上电极36与磁性隧道结单元40连接至写入位线(Write Bitline)WBL。写入字线(Write Wordline)WWL形成在磁性隧道结单元40的下方，且通过绝缘层60而与下电极25隔开。而读取字线RWL则设置在衬底20上方的金属化层M1中。
本发明的实施例具有许多有利特征。首先，在磁性隧道结单元暴露在外界环境之前，通过形成介电覆盖层来保护磁性隧道结单元的侧壁，侧壁的有害的氧化、以及由此而对磁性隧道结单元所造成的不利的性能下降均可获得实质消除。该一特点特别有助于运用先进科技，例如65nm及以下尺寸，所制作的磁性隧道结单元，在这些磁性隧道结单元中，遭氧化的部分可能为磁性隧道结单元的相当大的部分。实验结果已显现出磁性隧道结单元的磁滞回线(R-H loop)为实质完美的方形，表示其具有优异的转换能力。其次，介电覆盖层的应力可获得调整，因此在交错型(Cross-type)与自旋矩传输(Spin TorqueTransfer；STT)型的磁阻随机存取内存应用中，均可得到较佳的磁性隧道结性能，例如较高的阻值变化率(MR ratio)、较小的写入电流(Writing Current)、与较佳的可靠度保证均匀性(Reliability Assurance Uniformity)。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (20)
1、一种集成电路的制造方法，其特征在于，至少包括：
形成多个磁性隧道结层；
蚀刻所述磁性隧道结层，以形成一磁性隧道结单元；以及
形成一介电覆盖层在该磁性隧道结单元的多个侧壁上，其中形成该介电覆盖层的步骤与蚀刻所述磁性隧道结层的步骤是原处进行。
2、根据权利要求1所述的集成电路的制造方法，其特征在于，在蚀刻所述磁性隧道结层的步骤与形成该介电覆盖层的步骤的间隔期间，该集成电路位于一真空环境。
3、根据权利要求2所述的集成电路的制造方法，其特征在于，蚀刻所述磁性隧道结层的步骤与形成该介电覆盖层的步骤是在一生产机台中进行，且该生产机台具有该真空环境，其中在蚀刻所述磁性隧道结层的步骤与形成该介电覆盖层的步骤的间隔期间，该磁性隧道结单元位于该生产机台中。
4、根据权利要求3所述的集成电路的制造方法，其特征在于，该生产机台至少包括一第一反应室、一第二反应室与一传送反应室，且其中蚀刻所述磁性隧道结层的步骤是在该第一反应室中进行，形成该介电覆盖层的步骤是在该第二反应室中进行，其中该磁性隧道结单元透过该传送反应室而从该第一反应室传送至该第二反应室。
5、根据权利要求1所述的集成电路的制造方法，其特征在于，还至少包括：
形成一硬掩膜层在所述磁性隧道结层上；以及
在蚀刻所述磁性隧道结层的步骤前，蚀刻该硬掩膜层以形成一图形化硬掩膜，其中在蚀刻该硬掩膜层的步骤与蚀刻所述磁性隧道结层的步骤的间隔期间，该集成电路位于一真空环境。
6、根据权利要求1所述的集成电路的制造方法，其特征在于，该磁性隧道结单元具有一内应力，且其中形成该介电覆盖层的步骤至少包括调整多个工艺条件，以在该介电覆盖层中产生另一应力。
7、根据权利要求6所述的集成电路的制造方法，其特征在于，在形成该介电覆盖层的步骤后，该磁性隧道结单元中的一总应力小于1MPa。
8、一种集成电路的制造方法，其特征在于，至少包括：
提供一半导体衬底；
提供一生产机台，该生产机台至少包括一第一蚀刻反应室、一第二蚀刻反应室以及一沉积反应室；
形成一下电极层在该半导体衬底上；
形成多个磁性隧道结层在该下电极层上；
形成一硬掩膜层在所述磁性隧道结层上；
在该第一蚀刻反应室中，蚀刻该硬掩膜层，以形成一图形化硬掩膜层；
在该第二蚀刻反应室中，蚀刻所述磁性隧道结层，以形成多个磁性隧道结单元，其中蚀刻所述磁性隧道结层与蚀刻该掩膜幕层的步骤是原处进行；
在该沉积反应室中，形成一介电覆盖层在所述磁性隧道结单元上，其中该介电覆盖层覆盖所述磁性隧道结单元的多个侧壁，且其中蚀刻所述磁性隧道结层的步骤与形成该介电覆盖层的步骤是原处进行；以及
图形化该下电极层，以形成多个下电极位于该半导体衬底上，其中所述下电极形成一阵列。
9、根据权利要求8所述的集成电路的制造方法，其特征在于，还至少包括：
形成一介电层在该介电覆盖层上；以及
去除该图形化硬掩膜层上方的该介电层与该介电覆盖层的多个部分，其中该介电覆盖层的多个剩余部分的多个上缘低于该图形化硬掩膜层的一上表面、且高于所述磁性隧道结单元的多个上表面。
10、根据权利要求8所述的集成电路的制造方法，其特征在于，还至少包括：
测定所述磁性隧道结单元的一内应力，其中该内应力是在无该介电覆盖层下所获得的应力；以及
选择形成该介电覆盖层的多个工艺条件，以在该介电覆盖层中产生一应力，其中该介电覆盖层中的该应力相反于所述磁性隧道结单元的该内应力。
11、根据权利要求8所述的集成电路的制造方法，其特征在于，该介电覆盖层至少包括多个材料，且所述材料选自于实质上由多个含氮化合物与多个含碳化合物所组成的一族群，且其中进行形成该介电覆盖层的步骤时是利用温度低于450℃的低压化学气相沉积工艺。
12、一种集成电路的制造方法，其特征在于，至少包括：
形成多个磁性隧道结层；
蚀刻所述磁性隧道结层，以形成多个磁性隧道结单元，其中所述磁性隧道结单元具有多个内应力；以及
形成一介电覆盖层在所述磁性隧道结单元的多个侧壁上，其中该介电覆盖层具有一非中性应力以抵销所述磁性隧道结单元的所述内应力。
13、根据权利要求12所述的集成电路的制造方法，其特征在于，在形成该介电覆盖层的步骤后，所述磁性隧道结单元中的所述内应力小于1MPa。
14、根据权利要求12所述的集成电路的制造方法，其特征在于，该介电覆盖层至少包括多个材料，且所述材料选自于实质上由多个含氮化合物与多个含碳化合物所组成的一族群。
15、根据权利要其12所述的集成电路的制造方法，其特征在于，蚀刻所述磁性隧道结层的步骤与形成该介电覆盖层的步骤是原处进行。
16、根据权利要求12所述的集成电路的制造方法，其特征在于，还至少包括：
形成一硬掩膜层在所述磁性隧道结层上；
在蚀刻所述磁性隧道结层的步骤前，蚀刻该硬掩膜层以形成多个硬掩膜，其中蚀刻该硬掩膜层的步骤与蚀刻所述磁性隧道结层的步骤是原处进行。
17、根据权利要求16所述的集成电路的制造方法，其特征在于，蚀刻该硬掩膜层的步骤与蚀刻所述磁性隧道结层的步骤是在一相同生产机台的二反应室中进行。
18、根据权利要其12所述的集成电路的制造方法，其特征在于，还至少包括：
形成一介电层在该介电覆盖层上；
对该介电层进行一化学机械研磨；
蚀刻该介电层与该介电覆盖层，以形成一开口；以及
将一导电材料填入该开口中。
19、根据权利要其18所述的集成电路的制造方法，其特征在于，在该化学机械研磨期间，该介电覆盖层作为一化学机械研磨终止层。
20、根据权利要求18所述的集成电路的制造方法，其特征在于，在蚀刻该介电层的步骤期间，该介电覆盖层作为一蚀刻终止层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/032,973 | 2008-02-18 | ||
| US12/032,973 US7723128B2 (en) | 2008-02-18 | 2008-02-18 | In-situ formed capping layer in MTJ devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101515566A true CN101515566A (zh) | 2009-08-26 |
| CN101515566B CN101515566B (zh) | 2011-04-20 |
Family
ID=40955491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100932763A Expired - Fee Related CN101515566B (zh) | 2008-02-18 | 2008-05-19 | 集成电路的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7723128B2 (zh) |
| CN (1) | CN101515566B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376871A (zh) * | 2010-08-19 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 磁通道结存储单元及其制造方法 |
| CN102956816A (zh) * | 2011-08-17 | 2013-03-06 | 台湾积体电路制造股份有限公司 | 孔洞在先的硬掩模限定 |
| CN104733607A (zh) * | 2013-12-20 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN106169533A (zh) * | 2015-05-20 | 2016-11-30 | 英飞凌科技股份有限公司 | 磁阻设备和用于制造磁阻设备的方法 |
| CN107785484A (zh) * | 2016-08-25 | 2018-03-09 | 中电海康集团有限公司 | 一种自对准光刻腐蚀制作存储器的方法 |
| CN108232007A (zh) * | 2016-12-21 | 2018-06-29 | 上海磁宇信息科技有限公司 | 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法 |
| CN109786547A (zh) * | 2017-11-13 | 2019-05-21 | 三星电子株式会社 | 制造可变电阻存储器件的方法 |
| US10311955B2 (en) | 2016-03-02 | 2019-06-04 | Infineon Technologies Ag | Resistive memory transition monitoring |
| CN110010759A (zh) * | 2017-11-22 | 2019-07-12 | 台湾积体电路制造股份有限公司 | 磁性随机存取存储器及其制造方法 |
| CN110867513A (zh) * | 2018-08-27 | 2020-03-06 | 台湾积体电路制造股份有限公司 | 磁性穿隧接面结构及其制造方法 |
| CN113745401A (zh) * | 2020-05-27 | 2021-12-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Families Citing this family (141)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009194210A (ja) * | 2008-02-15 | 2009-08-27 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| US7723128B2 (en) * | 2008-02-18 | 2010-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ formed capping layer in MTJ devices |
| US8125040B2 (en) * | 2008-04-18 | 2012-02-28 | Qualcomm Incorporated | Two mask MTJ integration for STT MRAM |
| JP2009290073A (ja) * | 2008-05-30 | 2009-12-10 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US7902616B2 (en) * | 2008-06-30 | 2011-03-08 | Qimonda Ag | Integrated circuit having a magnetic tunnel junction device and method |
| US7998758B2 (en) * | 2008-11-05 | 2011-08-16 | Seagate Technology Llc | Method of fabricating a magnetic stack design with decreased substrate stress |
| TWI393870B (zh) * | 2009-01-15 | 2013-04-21 | Ind Tech Res Inst | 具耦合型與多向性之軟性應力感測裝置 |
| US8120126B2 (en) * | 2009-03-02 | 2012-02-21 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| KR101168346B1 (ko) * | 2010-07-21 | 2012-07-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 및 그 제조방법 |
| EP2652791B1 (en) | 2010-12-17 | 2017-03-01 | Everspin Technologies, Inc. | Magnetic random access memory integration having improved scaling |
| US9082695B2 (en) * | 2011-06-06 | 2015-07-14 | Avalanche Technology, Inc. | Vialess memory structure and method of manufacturing same |
| US8921959B2 (en) * | 2011-07-26 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device and fabrication method thereof |
| US9159907B2 (en) * | 2011-08-04 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid film for protecting MTJ stacks of MRAM |
| KR101870873B1 (ko) * | 2011-08-04 | 2018-07-20 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조방법 |
| US8704320B2 (en) * | 2011-09-12 | 2014-04-22 | Qualcomm Incorporated | Strain induced reduction of switching current in spin-transfer torque switching devices |
| US8809976B2 (en) * | 2011-09-24 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for a MRAM device with a bilayer passivation |
| WO2013095357A1 (en) * | 2011-12-20 | 2013-06-27 | Intel Corporation | Method for reducing size and center positioning of magnetic memory element contacts |
| US20140061827A1 (en) | 2012-08-29 | 2014-03-06 | Headway Technologies, Inc. | Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications |
| US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
| US9172033B2 (en) | 2013-07-03 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM device and fabrication method thereof |
| US9196825B2 (en) | 2013-09-03 | 2015-11-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reversed stack MTJ |
| JP6263356B2 (ja) * | 2013-09-09 | 2018-01-17 | 株式会社東芝 | 歪検知装置及びその製造方法 |
| US9257636B2 (en) | 2013-09-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method |
| CN104752355B (zh) * | 2013-12-31 | 2018-05-04 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| US9564582B2 (en) * | 2014-03-07 | 2017-02-07 | Applied Materials, Inc. | Method of forming magnetic tunneling junctions |
| US9349939B2 (en) | 2014-05-23 | 2016-05-24 | Qualcomm Incorporated | Etch-resistant protective coating for a magnetic tunnel junction device |
| US10003014B2 (en) * | 2014-06-20 | 2018-06-19 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
| US9559296B2 (en) | 2014-07-03 | 2017-01-31 | Samsung Electronics Co., Ltd. | Method for providing a perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic devices using a sacrificial insertion layer |
| US20160064649A1 (en) * | 2014-08-28 | 2016-03-03 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| US9722174B1 (en) * | 2014-10-01 | 2017-08-01 | Everspin Technologies, Inc. | Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices |
| US9343659B1 (en) | 2014-11-07 | 2016-05-17 | Qualcomm Incorporated | Embedded magnetoresistive random access memory (MRAM) integration with top contacts |
| US9559294B2 (en) | 2015-01-29 | 2017-01-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization |
| US10008662B2 (en) * | 2015-03-12 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process |
| JP2016181598A (ja) * | 2015-03-24 | 2016-10-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9847473B2 (en) | 2015-04-16 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM structure for process damage minimization |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| CN104779275B (zh) * | 2015-04-30 | 2017-11-28 | 湖北工业大学 | 自激励自旋单电子电磁场效应晶体管、制备方法及应用 |
| US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
| US10707411B1 (en) * | 2015-06-19 | 2020-07-07 | Marvell International Ltd. | MRAM structure for efficient manufacturability |
| US9818935B2 (en) * | 2015-06-25 | 2017-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques for MRAM MTJ top electrode connection |
| US9773974B2 (en) * | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| KR102326547B1 (ko) | 2015-08-19 | 2021-11-15 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
| US10177302B2 (en) * | 2015-09-10 | 2019-01-08 | Toshiba Memory Corporation | Magnetic memory device including upper structure having first portion and second portion surrounding first portion and formed of material different from that of first portion, and method of manufacturing the same |
| US20170186944A1 (en) * | 2015-12-29 | 2017-06-29 | International Business Machines Corporation | Enhancement of spin transfer torque magnetoresistive random access memory device using hydrogen plasma |
| US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
| US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
| US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
| US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
| US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
| US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
| US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
| US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
| US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
| US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
| US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
| US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
| US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
| US10270026B2 (en) * | 2017-02-24 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Multilayered spacer structure for a magnetic tunneling junction and method of manufacturing |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| US10276634B2 (en) * | 2017-06-20 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory structure with magnetic tunnel junction (MTJ) cell |
| US10283700B2 (en) | 2017-06-20 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory structure with magnetic tunnel junction (MTJ) cell |
| US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
| US10943631B2 (en) * | 2017-09-04 | 2021-03-09 | Tdk Corporation | Spin current magnetization reversing element, magnetoresistance effect element, magnetic memory, and magnetic device |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US10541361B2 (en) * | 2017-11-30 | 2020-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic random access memory and manufacturing method thereof |
| US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
| US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
| US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
| US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
| US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
| US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
| US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
| US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
| US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
| US10629649B2 (en) | 2017-12-29 | 2020-04-21 | Spin Memory, Inc. | Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10355045B1 (en) * | 2017-12-29 | 2019-07-16 | Spin Memory, Inc. | Three dimensional perpendicular magnetic junction with thin-film transistor |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
| US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
| US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
| US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
| US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
| US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
| US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
| US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
| US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
| US10714679B2 (en) | 2018-02-08 | 2020-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMP stop layer and sacrifice layer for high yield small size MRAM devices |
| US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
| US20190296220A1 (en) | 2018-03-23 | 2019-09-26 | Spin Transfer Technologies, Inc. | Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer |
| US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US11417829B2 (en) | 2018-05-18 | 2022-08-16 | Integrated Silicon Solution, (Cayman) Inc. | Three dimensional perpendicular magnetic tunnel junction with thin film transistor array |
| US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US10680169B2 (en) | 2018-06-13 | 2020-06-09 | International Business Machines Corporation | Multilayer hardmask for high performance MRAM devices |
| US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
| US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
| US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
| US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
| US11563167B2 (en) * | 2018-09-26 | 2023-01-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method for an MRAM device with a multi-layer top electrode |
| US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
| US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
| US10833266B2 (en) * | 2018-10-05 | 2020-11-10 | International Business Machines Corporation | Resistive memory crossbar array with ruthenium protection layer |
| US10692925B2 (en) | 2018-10-12 | 2020-06-23 | International Business Machines Corporation | Dielectric fill for memory pillar elements |
| US11069854B2 (en) * | 2018-10-15 | 2021-07-20 | International Business Machines Corporation | Laser anneal for MRAM encapsulation enhancement |
| US10714681B2 (en) | 2018-10-19 | 2020-07-14 | International Business Machines Corporation | Embedded magnetic tunnel junction pillar having reduced height and uniform contact area |
| US10672611B2 (en) | 2018-10-19 | 2020-06-02 | International Business Machines Corporation | Hardmask stress, grain, and structure engineering for advanced memory applications |
| US11508782B2 (en) * | 2018-10-25 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hard mask for MTJ patterning |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
| TWI704704B (zh) * | 2019-02-11 | 2020-09-11 | 台灣積體電路製造股份有限公司 | 磁阻式隨機存取記憶體陣列及其形成方法 |
| CN111697128B (zh) * | 2019-03-12 | 2023-04-07 | 中电海康集团有限公司 | Mram器件的制备方法 |
| CN112420918B (zh) * | 2019-08-22 | 2023-08-15 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US11195993B2 (en) * | 2019-09-16 | 2021-12-07 | International Business Machines Corporation | Encapsulation topography-assisted self-aligned MRAM top contact |
| US11223008B2 (en) | 2019-11-27 | 2022-01-11 | International Business Machines Corporation | Pillar-based memory hardmask smoothing and stress reduction |
| US11569443B2 (en) * | 2020-07-21 | 2023-01-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN114093908A (zh) * | 2020-08-24 | 2022-02-25 | 联华电子股份有限公司 | 混合式随机存取存储器的系统架构、结构以及其制作方法 |
| US11716909B2 (en) * | 2020-10-14 | 2023-08-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Magnetic tunnel junction (MTJ) element and its fabrication process |
| US11758819B2 (en) | 2020-12-15 | 2023-09-12 | International Business Machines Corporation | Magneto-resistive random access memory with laterally-recessed free layer |
| US11849647B2 (en) | 2021-03-04 | 2023-12-19 | International Business Machines Corporation | Nonmetallic liner around a magnetic tunnel junction |
| US11887641B2 (en) | 2022-06-13 | 2024-01-30 | International Business Machines Corporation | Simultaneous electrodes for magneto-resistive random access memory devices |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6048739A (en) * | 1997-12-18 | 2000-04-11 | Honeywell Inc. | Method of manufacturing a high density magnetic memory device |
| US6893893B2 (en) * | 2002-03-19 | 2005-05-17 | Applied Materials Inc | Method of preventing short circuits in magnetic film stacks |
| US20040011380A1 (en) * | 2002-07-18 | 2004-01-22 | Bing Ji | Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials |
| US6884630B2 (en) * | 2002-10-30 | 2005-04-26 | Infineon Technologies Ag | Two-step magnetic tunnel junction stack deposition |
| US7598555B1 (en) * | 2003-08-22 | 2009-10-06 | International Business Machines Corporation | MgO tunnel barriers and method of formation |
| US7323377B1 (en) * | 2004-03-26 | 2008-01-29 | Cypress Semiconductor Corporation | Increasing self-aligned contact areas in integrated circuits using a disposable spacer |
| JP3863536B2 (ja) | 2004-05-17 | 2006-12-27 | 株式会社東芝 | 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法 |
| US7449345B2 (en) | 2004-06-15 | 2008-11-11 | Headway Technologies, Inc. | Capping structure for enhancing dR/R of the MTJ device |
| JP2006093432A (ja) * | 2004-09-24 | 2006-04-06 | Sony Corp | 記憶素子及びメモリ |
| US7211447B2 (en) | 2005-03-15 | 2007-05-01 | Headway Technologies, Inc. | Structure and method to fabricate high performance MTJ devices for MRAM applications |
| TWI304212B (en) | 2006-01-04 | 2008-12-11 | Ind Tech Res Inst | Magnetic random access memory with improved writing margin |
| US8372661B2 (en) * | 2007-10-31 | 2013-02-12 | Magic Technologies, Inc. | High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same |
| US7723128B2 (en) | 2008-02-18 | 2010-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ formed capping layer in MTJ devices |
-
2008
- 2008-02-18 US US12/032,973 patent/US7723128B2/en not_active Expired - Fee Related
- 2008-05-19 CN CN2008100932763A patent/CN101515566B/zh not_active Expired - Fee Related
-
2010
- 2010-04-08 US US12/756,743 patent/US8143683B2/en active Active
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102376871B (zh) * | 2010-08-19 | 2013-12-11 | 中芯国际集成电路制造(上海)有限公司 | 磁通道结存储单元及其制造方法 |
| CN102376871A (zh) * | 2010-08-19 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 磁通道结存储单元及其制造方法 |
| CN102956816A (zh) * | 2011-08-17 | 2013-03-06 | 台湾积体电路制造股份有限公司 | 孔洞在先的硬掩模限定 |
| US8822237B2 (en) | 2011-08-17 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hole first hardmask definition |
| CN102956816B (zh) * | 2011-08-17 | 2016-01-20 | 台湾积体电路制造股份有限公司 | 孔洞在先的硬掩模限定 |
| CN104733607A (zh) * | 2013-12-20 | 2015-06-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN104733607B (zh) * | 2013-12-20 | 2017-08-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| CN106169533A (zh) * | 2015-05-20 | 2016-11-30 | 英飞凌科技股份有限公司 | 磁阻设备和用于制造磁阻设备的方法 |
| US9959890B2 (en) | 2015-05-20 | 2018-05-01 | Infineon Technologies Ag | Magnetoresistive devices and methods for manufacturing magnetoresistive devices |
| CN106169533B (zh) * | 2015-05-20 | 2020-02-14 | 英飞凌科技股份有限公司 | 磁阻设备和用于制造磁阻设备的方法 |
| US10311955B2 (en) | 2016-03-02 | 2019-06-04 | Infineon Technologies Ag | Resistive memory transition monitoring |
| CN107785484A (zh) * | 2016-08-25 | 2018-03-09 | 中电海康集团有限公司 | 一种自对准光刻腐蚀制作存储器的方法 |
| CN108232007A (zh) * | 2016-12-21 | 2018-06-29 | 上海磁宇信息科技有限公司 | 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法 |
| CN109786547A (zh) * | 2017-11-13 | 2019-05-21 | 三星电子株式会社 | 制造可变电阻存储器件的方法 |
| CN109786547B (zh) * | 2017-11-13 | 2024-02-23 | 三星电子株式会社 | 制造可变电阻存储器件的方法 |
| CN110010759A (zh) * | 2017-11-22 | 2019-07-12 | 台湾积体电路制造股份有限公司 | 磁性随机存取存储器及其制造方法 |
| CN110010759B (zh) * | 2017-11-22 | 2023-04-25 | 台湾积体电路制造股份有限公司 | 磁性随机存取存储器及其制造方法 |
| US11805658B2 (en) | 2017-11-22 | 2023-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic random access memory and manufacturing method thereof |
| CN110867513A (zh) * | 2018-08-27 | 2020-03-06 | 台湾积体电路制造股份有限公司 | 磁性穿隧接面结构及其制造方法 |
| CN110867513B (zh) * | 2018-08-27 | 2023-04-25 | 台湾积体电路制造股份有限公司 | 磁性穿隧接面结构及其制造方法 |
| CN113745401A (zh) * | 2020-05-27 | 2021-12-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090209050A1 (en) | 2009-08-20 |
| US7723128B2 (en) | 2010-05-25 |
| US20100193891A1 (en) | 2010-08-05 |
| CN101515566B (zh) | 2011-04-20 |
| US8143683B2 (en) | 2012-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101515566B (zh) | 集成电路的制造方法 | |
| US9893121B2 (en) | Magnetic memory and method of manufacturing magnetic memory | |
| US8278122B2 (en) | Method for forming MTJ cells | |
| US11437433B2 (en) | Techniques for MRAM top electrode via connection | |
| US6815248B2 (en) | Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing | |
| US6399399B2 (en) | Method for manufacturing semiconductor memory and method for manufacturing capacitor | |
| US6656371B2 (en) | Methods of forming magnetoresisitive devices | |
| TWI433236B (zh) | 犧牲氮化層及閘極替換 | |
| US20070166840A1 (en) | Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit | |
| US7220601B2 (en) | Method of forming nano-sized MTJ cell without contact hole | |
| US11367832B2 (en) | Method of making magnetoresistive random access memory device | |
| US8907435B2 (en) | Semiconductor memory and manufacturing method thereof | |
| US20160118578A1 (en) | Magnetic memory device and method of manufacturing the same | |
| CN112186096B (zh) | 一种磁性随机存储器及其制备方法 | |
| KR100552690B1 (ko) | 균일한 두께의 터널링막을 갖는 ｍｔｊ층을 포함하는 자기램 및 그 제조방법 | |
| US20050280040A1 (en) | Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof | |
| US20210013214A1 (en) | Apparatus including access line structures and related methods and electronic systems | |
| KR20040091941A (ko) | 이종방식으로 형성된 중간 산화막을 구비하는 자기 램 및그 제조 방법 | |
| US7368299B2 (en) | MTJ patterning using free layer wet etching and lift off techniques | |
| US6849465B2 (en) | Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition | |
| US20230389301A1 (en) | Method of manufacturing semiconductor structure and semiconductor structure | |
| US7473641B2 (en) | Method for manufacturing a semiconductor device, method for manufacturing magnetic memory, and the magnetic memory thereof | |
| US6271099B1 (en) | Method for forming a capacitor of a DRAM cell | |
| US20210184108A1 (en) | Semiconductor structure and fabrication method thereof | |
| US20230063767A1 (en) | Method for manufacturing semiconductor structure, semiconductor structure, and semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110420 |