KR101870873B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR101870873B1
KR101870873B1 KR1020110077616A KR20110077616A KR101870873B1 KR 101870873 B1 KR101870873 B1 KR 101870873B1 KR 1020110077616 A KR1020110077616 A KR 1020110077616A KR 20110077616 A KR20110077616 A KR 20110077616A KR 101870873 B1 KR101870873 B1 KR 101870873B1
Authority
KR
South Korea
Prior art keywords
pattern
film
forming
mtj
upper layer
Prior art date
Application number
KR1020110077616A
Other languages
English (en)
Other versions
KR20130015564A (ko
Inventor
이민석
Original Assignee
에스케이하이닉스 주식회사
삼성세미콘덕터, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 삼성세미콘덕터, 인코포레이티드 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110077616A priority Critical patent/KR101870873B1/ko
Priority to US13/315,011 priority patent/US8642358B2/en
Publication of KR20130015564A publication Critical patent/KR20130015564A/ko
Application granted granted Critical
Publication of KR101870873B1 publication Critical patent/KR101870873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 공정단계를 크게 줄인 자기터널접합소자 제조방법을 제공한다. 이를 위해, 본 발명은 하부층/MTJ/상부층으로 적층된 다수의 층을 형성하는 단계; 식각마스크 패턴을 이용하여 상기 상부층과 상기 MTJ 층을 패터닝하여, MTJ 패턴/상부층 패턴을 형성하는 단계; 상기 MTJ 패턴/상부층 패턴을 보호하기 위해, 측벽에 카본 스페이서를 형성하는 단계; 및 상기 카본스페이서를 식각마스크로 상기 하부층을 패터닝하는 단계를 포함하는 자기접합소자 제조방법을 제공한다.

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING MAGNETIC TUNNEL JUNCTION DEVICE}
본 발명은 집적회로에 사용되는 소자에 관한 것으로 보다 자세하게는 자기터널접합 소자에 관련된 것이다.
현재 널리 사용되고 있는 대표적인 메모리 소자인 디램(DRAM)의 경우, 고속 동작과 고집적이 가능하다는 장점이 있는 반면에, 휘발성 메모리로서 전원이 꺼지면 데이터를 잃게 될 뿐만 아니라 동작 중에도 계속하여 데이터의 리프레쉬(REFRESH)를 통해 재기록해야 하므로 전력 손실 측면에서 큰 단점이 있다.
또한 비휘발성과 고집적을 특징으로 하는 플래쉬(FLASH) 메모리는 동작 속도가 느린 단점이 있다. 이에 대하여, 자기저항 차이를 이용하여 정보를 저장하는 자기저항 메모리는 비휘발성 및 고속 동작의 특성을 가지면서도 고집적이 가능하다는 장점이 있다.
한편, 자기저항 메모리는 강자성체 간의 자화(Magnetization) 방향에 따른 자기저항 변화를 이용하여 데이터를 저장하는 비휘발성 메모리 소자를 말한다. 일반적으로, 자기저항소자는 두 자성층의 스핀 방향(즉, 자기모멘텀의 방향)이 같은 방향이면 저항이 작고 스핀 방향이 반대이면 저항이 크다. 이와 같이 자성층의 자화 상태에 따라 셀의 저항이 달라지는 사실을 이용하여 자기저항 메모리 소자에 비트 데이터를 기록할 수 있다.
MTJ(Magnetic Tunnel Junction) 구조의 자기저항 메모리는 일반적으로 강자성층/절연층/강자성층 구조로 되어 있다. 첫번째 강자성체층을 지나가는 전자가 터널링 장벽(Tunneling Barrier)으로 사용된 절연층을 통과할 때 두번째 강자성체층의 자화 방향에 따라 터널링 확률이 달라진다. 즉, 두 강자성층의 자화방향이 평행일 경우 터널링 전류는 최대가 되고, 반평행할 경우 최소가 된다. 예를 들어, 저항이 클 때 데이터 '1'(또는 '0')이, 그리고 저항이 작을 때 데이터 '0'(또는 '1')이 기록된 것으로 간주할 수 있다. 여기서, 두 강자성층 중 한 층은 자화 방향이 고정된 고정자화층으로, 그리고 나머지 하나는 외부 자기장 또는 전류에 의해 자화 방향이 반전되는 자유자화층이라 일반적으로 칭한다.
MTJ 소자를 이용하는 자기저항 메모리 소자는 정보를 저장하는 하나의 메모리셀이 하나의 자기터널접합 소자와 이 자기터널접합 소자를 선택하여 데이터의 기록 및 판독을 가능하게 하는 선택 트랜지스터로 이루어져 있다.
한편, MTJ 소자로 사용되는 물질들을 패터닝 하는 것이 반도체 제조공정에서 용이하지 않은 문제가 있다. 일반적으로 MTJ 소자로 사용되는 물질들이 패터닝 하기 어렵기 때문에, 패터닝을 위한 하드마스크 패턴을 형성한다. 또한, MTJ 소자의 상부와 하부에 배치되는 전극막의 패터닝은 MTJ 소자와 다른 공정으로 진행되어야 하기 때문에, 공정상 어려움이 가중된다. 전극막을 패터닝할 때에는 이미 패터닝된 MTJ 소자를 보호하기 위해 스페이서 막을 형성한다. 그러나, 스페이스막을 형성하는 과정으로 인해 공정단계가 복잡해지는 문제가 있다.
본 발명은 공정단계를 크게 줄인 자기터널접합소자를 포함하는 반도체 소자의 제조방법을 제공한다.
본 발명은 공정단계를 크게 줄인 자기터널접합소자 제조방법을 제공한다. 이를 위해, 본 발명은 하부층/MTJ/상부층으로 적층된 다수의 층을 형성하는 단계; 식각마스크 패턴을 이용하여 상기 상부층과 상기 MTJ 층을 패터닝하여, MTJ 패턴/상부층 패턴을 형성하는 단계; 상기 MTJ 패턴/상부층 패턴을 보호하기 위해, 측벽에 카본 스페이서를 형성하는 단계; 및 상기 카본스페이서를 식각마스크로 상기 하부층을 패터닝하는 단계를 포함하는 자기접합소자 제조방법을 제공한다.
또한, 본 발명은 하부층/MTJ/상부층으로 적층된 다수의 층을 형성하는 단계; 식각마스크 패턴을 이용하여 상기 하부층/MTJ/상부층을 패터닝하여, 하부층 패턴/MTJ 패턴/상부층 패턴을 형성하는 단계; 상기 상부층 패턴/MTJ 패턴/하부층 패턴을 보호하기 위해, 측벽에 카본 스페이서를 형성하는 단계; 및 상기 식각공정에서 생성된 잔유물을 제거하는 클리닝 공정을 진행하는 단계를 포함하며, 상기 클리닝공정에서 상기 카본 스페이서가 상기 하부층 패턴/MTJ 패턴/상부층 패턴을 보호하는 반도체 소자의 제조방법을 제공한다.
또한, 본 발명은 MTJ 소자를 위한 고정막/터널절연막/자유막을 형성하는 단계; 상기 MTJ 소자를 위한 식각 마스크 패턴을 상기 고정막/터널절연막/자유막 상에 형성하는 단계; 상기 식각 마스크 패턴을 식각마스크로 하여, 상기 자유막과 상기 터널절연막을 패터닝하여 터널절연막 패턴/자유막 패턴을 형성하는 단계; 상기 터널절연막 패턴/자유막 패턴을 보호하기 위해 측벽에 카본 스페이서를 형성하는 단계; 및 상기 카본 스페이서를 식각 마스크로 하여, 상기 고정막을 패터닝하여 고정막 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
본 발명에 따른 반도체 소자의 제조방법은 MTJ 소자를 제조하는데 있어서, 카본 스페이서 막으로 인해 한 번의 식각마스크 형성공정만 진행하여 소자를 제조할 수 있다. 또한, 본 실시예에 따른 카본 스페이서를 활용하는 경우 인시츄로 공정을 계속 진행할 수 있어, 공정 단순화를 구현할 수 있다.
또한, MTJ 층을 보호하는 카본 스페이서로 인해, MTJ 하부에 배치되는 하부전극용 도전막을 식각할 때에 할로겐 원소를 이용한 식각이 가능해져, 식각 선택비 향상을 기대할 수 있고, 그로 인해, 식각 마스크로 사용되는 하드마스크 패턴의 공정 마진을 개선시킬 수 있다.
도1a 내지 도1f는 본 발명을 설명하기 위한 MTJ 소자의 제조공정 단면도.
도2a 내지 도2h는 본 발명의 실시예에 따른 MTJ 소자의 제조공정 단면도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명하기로 한다.
본 발명은 MTJ 소자를 제조하기 위해 실시하는 식각 공정에서 사용되고 있는 카본(carbon) 함유 식각 가스를 이용하여 식각공정 도중에 인시츄(insitu)로 카본 폴리머 스페이서를 형성한다. 발생된 카본 폴리머를 식각 베리어로 사용하여 하부전극을 식각함으로서, 이전에 진행하였던 저온에서의 질화막 스페이서 증착 공정 및 식각 공정을 대체할 수 있다.
MTJ 소자의 패터닝 공정에서 MTJ 식각 공정후, MTJ 소자와 접하는 하부전극을 패터닝할 때에 MTJ 소자를 보호하기 위해 절연막을 형성한다. 이후에 하부전극을 익시츄상태에서 패터닝하는 것이 일반적이다. 이 과정에서 절연막도 같이 패터닝된다.
본 발명에서는 MTJ 소자 식각공정 도중 같은 챔버내에서 카본 스페이서를 식각 공정의 조건 변화를 이용하여 형성하고, 이를 MTJ 소자를 보호하는 스페이서로 이용한다. MTJ 소자와 접한 하부전극을 패터닝할 때에 카본 스페이서가 MTJ 소자를 보호하게 된다. 이와 같이 함으로서, 인시츄로 하부전극을 인시츄로 진행할 수 있다.
도1a 내지 도1f는 본 발명을 설명하기 위한 자기접합소자의 제조공정 단면도이다.
도1a 를 참조하여 살펴보면, 자기접합소자의 제조공정은 먼저 기판(10)상에 하부전극용 도전막(11)을 형성하고, 그 상부에 MTJ 소자용 막(12)을 형성한다. 이어서 그 상부에 상부전극용 도전막(13)을 형성한다. 이어서 그 상부에 하드마스크용 막(14,15,16)을 형성한다. 하부마스크용 막(14,15,16)은 각각 탄탈륨, USG막, 카본막등을 사용할 수 있다. 탄탈륨은 예시적으로 500Å 높이로 형성시킬 수 있다. 이어서, 하드마스크용 막(14,15,16) 상부에 패터닝 공정을 위한 감광막 패턴(17)을 형성한다.
이어서, 도1b를 참조하여 살펴보면, 감광막 패턴(17)을 식각 마스크로 하여, 하드마스크용 막(16)을 식각하여 패턴을 만든다. 그 패턴을 식각 마스크로 하여 하드마스크용 막(14,15)을 패터닝하여 하드마스크 패턴(14a, 15a)을 형성한다. 하드마스크용 막(16)으로 된 패턴은 제거한다.
이어서, 도1c를 참조하여 살펴보면, 하드마스크 패턴(14a, 15a)을 이용하여 상부전극용 도전막(13)과, MTJ 소자용 막(12)을 패터닝하여 상부전극(13a)과, MTJ 소자(12a)를 형성한다.
이어서, 도1d를 참조하여 살펴보면, MTJ 소자(12a)를 보호하기 위해 스페이서막(18)을 형성한다. 여기서, 익시츄(exsitu)로 스페이서막(18)은 질화막으로 형성한다.
이어서 도1e를 참조하여 살펴보면, 하부전극을 패터닝하기 위한 패턴(19)을 형성한다.
이어서 도1f를 참조하여 살펴보면, 패턴(19)을 식각마스크로 하여 하부전극용 도전막(11)을 패터닝하여 하부전극(11a)을 형성한다.
전술한 바와 같이, 이와 같이, MTJ 소자와 하부전극을 형성하기 위해, 2단계의 식각마스크 형성공정이 필요하다. 지금까지 살펴본 MTJ 소자의 제조공정은 공정 단계의 수가 많고 복잡하다. 특히, 식각공정 완료 후 익시츄(exsitu)로 스페이서막을 증착하고, 후에 마스크 패턴(19 참조)를 형성하겨 하부의 하부전극을 식각하는 공정은 여러 공정장비를 사용해야 한다. 그 과정에서 파티클등의 오염에 MTJ 소자특성이 취약해 질 수 있다.
만약, 하부전극을 MTJ 소자 식각공정과 분리하지 않고 하나의 공정으로 식각하는 경우도 고려해볼 수 있다. 이 경우에 MTJ 소자의 식각시 하부전극으로 사용되는 금속(예를 들면 탄탈륨/티타늄질화막)을 같이 식각하게 된다.
하부전극으로 사용되는 금속막을 식각하기 위해서는 Cl, F 계열의 식각가스를 사용해야 하는데, 이들 가스는 MTJ 소자를 이루는 층에 동작 특성에 영향을 주게된다. 따라서, MTJ 소자를 스페이서막으로 보호하지 않는 상태로 하부전극 식각을 진행하기 어렵다. 이 문제를 해결하기 위해서, CH3OH 등의 식각가스를 이용하여 하부전극까지 식각하는 공정도 고려되고 있으나, 이 경우에는 상부 식각 마스크로 사용되는 하드마스크 패턴도 식각되기 때문에, 하드마스크 패턴의 두께를 두껍게 해야 해서 공정 마진을 확보하는 것이 매우 어렵다.
또한, MTJ 소자를 CH3OH 등의 식각가스를 이용하여 식각하게 되면, 기판 표면에 남는 잔류물을 제거하는 클린 공정을 추가로 반드시 진행해야 한다. 그러나, 클리닝 공정시에 MTJ 소자가 데미지를 입을 수 있기 때문에, 클리닝 공정을 진행하기 쉽지 않다.
본 발명에서는 식각장비의 챔버 내에서 식각가스로 사용되는 CH3OH를 이용하여 식각조건중 바이어스 파워를 가하지 않음으로써, 식각공정에서, 카본 스페이서를 증착시켜서, MTJ 소자 주위에 스페이서를 형성시킨다. 이어서 스페이서를 식각 베리어로 하여, MTJ 소자 하부에 있는 하부전극용 도전막을 패터닝하는 공정을 MTJ 소자의 패터닝과 같은 챔버에서 인시츄로 진행하는 것이다. 즉, 하나의 동일식각 챔버내에서 MTJ 식각공정, 카본 스페이서 증착공정, 카본 스페이서 식각공정을 순차적으로 진행할 수 있게 되는 것이다.
이와 같은 공정은 인시츄 공정으로 공정 단순화와 챔버를 옮기지 않아도 되기 때문에, 여러 챔버들을 옮겨 다니면서 공정을 진행함으로서, 발생되는 파티클 관련 문제를 최소화할 수 있다. 또한, 형성된 카본 스페이서는 MTJ 소자의 노출면을 보호하고, 식각베리어 역할을 하게 된다. 카본 스페이서로 인해, 하부전극용 도전막을 Cl, F 계열의 식각 가스로 각할 수 있으며, 후속 습식 클리닝 공정시 기판 표면에 존재하는 잔류 부산물을 MTJ 소자를 안전하게 보호하면서 제거할 수 있다.
도2a 내지 도2h는 본 발명의 실시예에 따른 MTJ 소자의 제조공정 단면도이다.
도2a 를 참조하여 살펴보면, 자기접합소자의 제조공정은 먼저 기판(20)상에 하부전극용 도전막(21)을 형성하고, 그 상부에 MTJ 소자용 막(22)을 형성한다. 이어서 그 상부에 상부전극용 도전막(23)을 형성한다. 상, 하부전극용 도전막(21,23)은 티타늄막(Ti), 탄탈륨막(Ta), 백금막(Pt), 구리막(Cu), 텅스텐막(W), 알루미늄막(Al), 티타늄질화막(TiN), 탄탈륨질화막(TaN), 텅스텐실리사이드막(WSi) 중 적어도 하나를 이용하거나, 이들 금속의 합금 또는 적층된 막을 이용할 수 있다.
MTJ 소자용 막(22)은 MTJ 소자를 구성하는 고정막/터널절연막/자유막을 포함할 수 있으며, 다양한 형태의 막이 적층되어 구현될 수 있다. 고정막은 자화방향이 고정되는 막이며, 자유막은 자화방향이 저장되는 데이터에 따라 변경되는 막을 말한다. 고정막은 피닝막과 핀드막을 포함할 수 있다.
피닝막은 핀드막의 자화방향을 고정시키는 역할을 수행하는 것으로, 반강자성(antiferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 예를 들어, 반강자성을 갖는 물질로는 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 또는 NiO 등을 사용할 수 있다. 피닝막은 상술한 반강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 또는 이들이 적층된 적층막으로 형성할 수 있다.
피닝막에 의하여 자화방향이 고정된 핀드막과, 자유막은 강자성(ferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 예를 들어, 강자성을 갖는 물질로는 Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 또는 Y3Fe5O12 등을 사용할 수 있다. 이때, 핀드막 및 자유막은 상술한 강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 이들이 적층된 적층막으로 형성할 수 있다.
또한, 핀드막 및 자유막은 상술한 강자성 물질들 중 어느 하나와 루테늄막(Ru)이 적층된 적층막으로 형성할 수 있다(예컨대, CdFe/Ru/CoFe). 또한, 핀드막 및 자유막은 강자성막, 반강자성 커플링 스페이서막(anti-ferromagnetic coupling spacer layer) 및 강자성막이 순차적으로 적층된 합성 반강자성막(synthetic anti-ferromagnetic layer, SAF layer)으로 형성할 수도 있다. 터널절연막은 핀드막과 자유막 사이의 터널링장벽(tunneling barrier)으로 작용하며, 절연특성을 갖는 물질은 모두 사용할 수 있다. 예를 들어, 터널절연막은 마그네슘산화막(MgO)으로 형성할 수 있다
계속해서 살펴보면, 그 상부에 하드마스크용 막(24,25,26)을 형성한다. 하부마스크용 막(24,25,26)은 각각 탄탈륨, USG막, 카본막등을 사용할 수 있다. 탄탈륨은 예시적으로 500Å 높이로 형성시킬 수 있다. 하드마스크용 막(24,25,26) 상부에 패터닝 공정을 위한 감광막 패턴(27)을 형성한다.
이어서, 도2b를 참조하여 살펴보면, 감광막 패턴(27)을 식각 마스크로 하여, 하드마스크용 막(26)을 식각하여 패턴을 만든다. 그 패턴을 식각 마스크로 하여 하드마스크용 막(24,25)을 패터닝하여 하드마스크 패턴(24a, 25a)을 형성한다. 하드마스크용 막(26)으로 된 패턴은 제거한다.
이어서, 도2c를 참조하여 살펴보면, 하드마스크 패턴(24a, 25a)을 이용하여 상부전극용 도전막(23)과, MTJ 소자용 막(22)를 패터닝하여 상부전극(23a)과, MTJ 소자(22a)를 형성한다. MTJ 소자의 식각 가스로는 CH3OH 또는 CO/NH3 등을 사용할 수 있으며, 특히, MTJ 소자 식각에 사용되고 있는 카본 함유의 CxHyOz 계열의 가스를 식각 가스로 사용할 수 있다. 또한, 카본함유 가스를 이용하는 공정에서 CH3OH, CO/NH3, CH4의 가스가 포함될 수 있다.
이어서, 도2d를 참조하여 살펴보면, 카본 코팅막(28)을 패터닝된 MTJ 소자(22a)를 덮을 수 있도록 형성한다.
MTJ소자(22a) 층을 전술한 가스로 식각하는 경우 기판 표면에 플라즈마에서 생성된 생성된 이온의 포격(bombardment)현상이 일어나지 않을 경우 기판 표면에 식각 현상이 일어나지 않고, 카본 계열의 증착막이 생성될 수 있다. 이와 같이 생성된 카본막은 비정질 카본증착막과 유사한 성질을 가지며, 일정부분 수소와 산소를 함유하고 있다.
MgO와 CoFe등으로 구성된 MTJ 소자에 대해 CxHyOz 가스를 이용하여 식각이 완료된 시점에서 웨이퍼가 놓여진 기판 표면에 인가되고 있던 식각 챔버 내의 바이어스 파워를 인가하지 않거나 또는 매우 적은 바이어스 파워만을 인가할 경우, 기판 표면에는 카본막이 쌓이게 되는 것이다. 이 공정에서 증착된 카본 코팅막은 일종의 PECVD 방식으로 증착된 막으로 기판 면과 수직인 수직 패턴의 측벽에도 균일하게 증착될 수 있다.
이어서, 웨이퍼 전면에 증착된 카본막을 O, F, Cl등의 식각가스로 건식 식각하여 스페이서 형태로 형성시켜 MTJ 소자를 보호하도록 한다.
이어서 도2e를 참조하여 살펴보면, 카본 코팅막(28)을 이용하여 카본 스페이서막(28a)을 형성한다.
이어서 도2f를 참조하여 살펴보면, MTJ 소자 측벽에 카본 스페이서(28a)가 형성되면 이를 식각 베리어로 활용하여 하부전극용 도전막(21)인 금속막 예를 들어 Ta/ TiN 박막을 식각한다. 일반적으로 Ta, TiN을 식각하기 위해서는 F 또는 Cl 등 할로겐 족 원소를 사용하게 되는데, 이들 원소를 이용한 식각가스는 MTJ 소자에 특성에 영향을 주게 되기 때문에, 노출된 MTJ 측벽을 보호하는 스페이서가 꼭 필요하다. 본 실시예에서는 카본 스페이서(28a)가 MTJ 소자 측벽을 보호할 수 있는 것이다.
F 또는 Cl 가스를 이용하여 하부 금속 전극을 식각한 후에 습식식각 공정을 통해 식각 잔류물을 제거한다. 여기서도, 측벽 카본 스페이서(28a)의 존재로 잔류물을 제거하기 위한 습식식각 공정에서 MTJ 소자를 보호할 수 있다.
식각가스로 CH3OH 또는 CO/NH3 가스 이외에 금속을 높은 식각 속도로 제거할 수 있는 Cl2 가스를 이용하게 되면, 상부에 있는 하드마스크 패턴에 대한 선택비를 충분히 확보할 수 있어, 하드마스크 패턴의 손실을 줄일 수 있다. 따라서, 하드마스크 패턴을 두껍게 형성하지 않아도, 공정 마진을 증가시킬 수 있다.
이어서 도2g에 도시된 바와 같이, 카본 스페이서(28a)는 O2 애싱(ashing) 공정을 통해 제거한다. 후속 공정에 큰 영향이 없을 경우 잔류시킨 상태로 후속 공정을 진행할 수도 있다. 이어서 도2h에 도시된 바와 같이, 캐핑막(29)을 MTJ 소자상에 형성한다.
전술한 바와 같이, 도1a 내지 도1f에서 설명한 MTJ 소자 제조방법은 MTJ 소자를 위해 패터닝 공정에서 두번의 식각마스크 형성을 해야만 하였다. 그러나, 본 실시예에 따른 MTJ 소자 제조방법은 카본 스페이서 막으로 인해 한번의 식각마스크 형성공정만 진행하면 된다.
또한, 카본 스페이스 막을 형성하는 시점에 따라 다양하게 MTJ 소자 제조공정을 활용할 수 있다. MTJ 소자를 위해 MTJ 층 전체 또는 일부까지 식각한 이후에 스페이서 막을 형성할 수 있고, 하부전극을 위한 도전막까지 식각한 이후에 카본 스페이서를 형성할 수 있다. 즉, MTJ 층은 핀드층/터널절연막/피닝층으로 구성되어 있는데, 터널절연막을 식각하고 핀드층이 노출된 때에 카본 스페이서를 형성할 수 있다. 또한, MTJ 층을 식각한 이후, 하부전극용 도전막을 식각할 때에 식각가스 및 후속 클리닝 공정에 대한 MTJ 노출면을 보호하기 위해, 카본 스페이서막을 활용할 수 있다. 또한,하부전극까지 형성한 이후에 스페이서를 형성한 경우에는 MTJ 소자의 캐핑물질로 사용할 수 있다. 기판 표면에 대한 습식 식각시 MTJ 층 측벽을 보호할 수 있다.
지금까지 살펴본 바와 같이, 본 실시예에서 제안한 카본 스페이서를 활용하면, MTJ 소자를 제조하는 공정에서 두번의 식각마스크 패턴을 위한 두 번의 마스크 공정을 진행하지 않아도 되어 공정을 간소화할 수 있다.
또한, MTJ 층 보호를 위한 질화막 스페이서를 형성하는 경우, 다른 챔버를 이용하여야 하나, 본 실시예에 따른 카본 스페이서를 활용하는 경우 인시츄로 공정을 계속 진행할 수 있어, 공정 단순화를 구현할 수 있다. 다시 말하면, 인시츄로 한다는 것은 동일식각 챔버내에서 MTJ 식각공정, 카본 스페이서 증착공정, 카본 스페이서 식각공정을 순차적으로 진행할 수 있게 되는 것을 말한다.
MTJ 층의 식각후 카본 스페이서를 형성하게 되면, 하부전극용 도전막을 식각할 때에 Cl, F 등의 할로겐 원소를 이용한 식각이 가능해진다. 따라서, 식각 선택비 향상을 기대할 수 있어, 식각 마스크로 사용되는 하드마스크 패턴의 공정 마진을 개선시킬 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (13)

  1. 하부층/MTJ/상부층으로 적층된 다수의 층을 형성하는 단계;
    식각마스크 패턴을 이용하여 상기 상부층과 상기 MTJ를 패터닝하여, MTJ 패턴/상부층 패턴을 형성하는 단계;
    상기 MTJ 패턴/상부층 패턴을 보호하기 위해, 측벽에 카본 스페이서를 형성하는 단계; 및
    상기 카본 스페이서를 식각마스크로 상기 하부층을 패터닝하는 단계를 포함하고,
    상기 MTJ 패턴/상부층 패턴을 형성하는 단계와, 상기 측벽에 카본 스페이서를 형성하는 단계는 인시츄로 진행되는
    반도체 소자의 제조방법.
  2. 삭제
  3. 하부층/MTJ/상부층으로 적층된 다수의 층을 형성하는 단계;
    식각마스크 패턴을 이용하여 상기 상부층과 상기 MTJ를 패터닝하여, MTJ 패턴/상부층 패턴을 형성하는 단계;
    상기 MTJ 패턴/상부층 패턴을 보호하기 위해, 측벽에 카본 스페이서를 형성하는 단계; 및
    상기 카본 스페이서를 식각마스크로 상기 하부층을 패터닝하는 단계를 포함하고,상기 MTJ 패턴/상부층 패턴을 형성하는 단계와, 상기 측벽에 카본 스페이서를 형성하는 단계와, 상기 하부층을 패터닝하는 단계는 인시츄로 진행되는 반도체 소자의 제조방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 상부층은 티타늄막(Ti), 탄탈륨막(Ta), 백금막(Pt), 구리막(Cu), 텅스텐막(W), 알루미늄막(Al), 티타늄질화막(TiN), 탄탈륨질화막(TaN), 텅스텐실리사이드막(WSi) 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 MTJ 패턴/상부층 패턴을 보호하기 위해, 측벽에 카본 스페이서를 형성하는 단계는
    카본함유의 식각가스를 이용하여 상기 MTJ 패턴/상부층 패턴을 식각하고 난 이후 바이어스 파워를 조절하여 상기 식각가스에 의해 카본 스페이스가 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 하부층/MTJ/상부층으로 적층된 다수의 층을 형성하는 단계;
    식각마스크 패턴을 이용하여 상기 하부층/MTJ/상부층을 패터닝하여, 하부층 패턴/MTJ 패턴/상부층 패턴을 형성하는 단계;
    상기 하부층 패턴/MTJ 패턴/상부층 패턴을 보호하기 위해, 측벽에 카본 스페이서를 형성하는 단계; 및
    상기 패터닝에서 생성된 잔유물을 제거하는 클리닝 공정을 진행하는 단계를 포함하며,
    상기 클리닝 공정에서 상기 카본 스페이서가 상기 하부층 패턴/MTJ 패턴/상부층 패턴을 보호하고,
    상기 하부층 패턴/MTJ 패턴/상부층 패턴을 형성하는 단계와, 상기 측벽에 카본 스페이서를 형성하는 단계는 인시츄로 진행되는
    반도체 소자의 제조방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 상부층은 티타늄막(Ti), 탄탈륨막(Ta), 백금막(Pt), 구리막(Cu), 텅스텐막(W), 알루미늄막(Al), 티타늄질화막(TiN), 탄탈륨질화막(TaN), 텅스텐실리사이드막(WSi) 중 적어도 하나를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 6 항에 있어서,
    상기 측벽에 카본 스페이서를 형성하는 단계는
    카본함유의 식각가스를 이용하여 상기 하부층 패턴/MTJ 패턴/상부층 패턴을 식각하고 난 이후 바이어스 파워를 조절하여 상기 식각가스에 의해 카본 스페이스가 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. MTJ 소자를 위한 고정막/터널절연막/자유막을 형성하는 단계;
    상기 MTJ 소자를 위한 식각 마스크 패턴을 상기 고정막/터널절연막/자유막 상에 형성하는 단계;
    상기 식각 마스크 패턴을 식각마스크로 하여, 상기 자유막과 상기 터널절연막을 패터닝하여 터널절연막 패턴/자유막 패턴을 형성하는 단계;
    상기 터널절연막 패턴/자유막 패턴을 보호하기 위해 측벽에 카본 스페이서를 형성하는 단계; 및
    상기 카본 스페이서를 식각 마스크로 하여, 상기 고정막을 패터닝하여 고정막 패턴을 형성하는 단계를 포함하고,
    상기 자유막과 상기 터널절연막을 패터닝하여 터널절연막 패턴/자유막 패턴을 형성하는 단계와, 상기 터널절연막 패턴/자유막 패턴을 보호하기 위해 측벽에 카본 스페이서를 형성하는 단계는 인시츄로 진행되는
    반도체 소자의 제조방법.
  11. 삭제
  12. MTJ 소자를 위한 고정막/터널절연막/자유막을 형성하는 단계;
    상기 MTJ 소자를 위한 식각 마스크 패턴을 상기 고정막/터널절연막/자유막 상에 형성하는 단계;
    상기 식각 마스크 패턴을 식각마스크로 하여, 상기 자유막과 상기 터널절연막을 패터닝하여 터널절연막 패턴/자유막 패턴을 형성하는 단계;
    상기 터널절연막 패턴/자유막 패턴을 보호하기 위해 측벽에 카본 스페이서를 형성하는 단계; 및
    상기 카본 스페이서를 식각 마스크로 하여, 상기 고정막을 패터닝하여 고정막 패턴을 형성하는 단계를 포함하고,상기 자유막과 상기 터널절연막을 패터닝하여 터널절연막 패턴/자유막 패턴을 형성하는 단계와, 상기 터널절연막 패턴/자유막 패턴을 보호하기 위해 측벽에 카본 스페이서를 형성하는 단계와, 상기 카본 스페이서를 식각 마스크로 하여, 상기 자유막을 패터닝하여 자유막 패턴을 형성하는 단계는 인시츄로 진행되는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제 10 항 또는 제 12 항에 있어서,
    상기 측벽에 카본 스페이서를 형성하는 단계는
    카본함유의 식각가스를 이용하여 상기 터널절연막 패턴/자유막 패턴을 식각하고 난 이후 바이어스 파워를 조절하여 상기 식각가스에 의해 카본 스페이스가 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020110077616A 2011-08-04 2011-08-04 반도체 소자의 제조방법 KR101870873B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110077616A KR101870873B1 (ko) 2011-08-04 2011-08-04 반도체 소자의 제조방법
US13/315,011 US8642358B2 (en) 2011-08-04 2011-12-08 Method for fabricating magnetic tunnel junction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110077616A KR101870873B1 (ko) 2011-08-04 2011-08-04 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20130015564A KR20130015564A (ko) 2013-02-14
KR101870873B1 true KR101870873B1 (ko) 2018-07-20

Family

ID=47627185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077616A KR101870873B1 (ko) 2011-08-04 2011-08-04 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US8642358B2 (ko)
KR (1) KR101870873B1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130034260A (ko) * 2011-09-28 2013-04-05 에스케이하이닉스 주식회사 반도체 장치의 제조방법
US9257636B2 (en) 2013-09-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method
US9318694B2 (en) * 2013-12-26 2016-04-19 Intel Corporation Methods of forming a magnetic random access memory etch spacer and structures formed thereby
US9564582B2 (en) * 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
US9269893B2 (en) 2014-04-02 2016-02-23 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (MTJ) etch
US9287322B2 (en) 2014-05-12 2016-03-15 Samsung Electronics Co., Ltd. Method for controlling magnetic properties through ion diffusion in a magnetic junction usable in spin transfer torque magnetic random access memory applications
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
KR102276541B1 (ko) 2014-11-27 2021-07-13 삼성전자주식회사 자기 메모리 장치 및 이의 제조 방법
US20160260889A1 (en) * 2015-03-03 2016-09-08 International Business Machines Corporation Magnetic Tunnel Junction Patterning Using Low Atomic Weight Ion Sputtering
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
WO2016204774A1 (en) 2015-06-19 2016-12-22 Intel Corporation Capped magnetic memory
US9818935B2 (en) 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
KR20220162810A (ko) 2015-06-26 2022-12-08 타호 리서치 리미티드 필라멘트 전도 경로를 가진 수직 자기 메모리
KR102409755B1 (ko) * 2015-09-30 2022-06-16 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
KR20190011461A (ko) 2017-07-25 2019-02-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN109994601B (zh) * 2018-01-03 2023-04-28 上海磁宇信息科技有限公司 一种制作磁性随机存储器电路连接的方法
CN109994602B (zh) * 2018-01-03 2023-04-25 上海磁宇信息科技有限公司 一种制备磁性随机存储器存储单元与逻辑单元的方法
US11380838B2 (en) * 2018-06-29 2022-07-05 Intel Corporation Magnetic memory devices with layered electrodes and methods of fabrication
US10516102B1 (en) * 2018-10-16 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple spacer assisted physical etching of sub 60nm MRAM devices
US11043251B2 (en) * 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
CN111081867B (zh) * 2019-12-17 2023-04-18 中国科学院微电子研究所 一种stt-mram存储器单元及其制备方法
US11495743B2 (en) 2020-05-05 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory device and manufacturing technology
US11770977B2 (en) * 2020-10-27 2023-09-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060313A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
JP2005340260A (ja) * 2004-05-24 2005-12-08 Sony Corp 磁性体層の加工方法および磁気記憶装置の製造方法
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
US20090130779A1 (en) * 2007-11-20 2009-05-21 Qualcomm Incorporated Method of Forming a Magnetic Tunnel Junction Structure
KR20090067374A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 자기터널접합소자 제조방법
KR20100082610A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 자기 메모리 소자의 형성방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157536B1 (ko) * 1994-11-18 1998-12-01 모리시다 요이치 드라이 에칭 방법
JP2877104B2 (ja) * 1996-10-21 1999-03-31 日本電気株式会社 半導体装置の製造方法
JP3206727B2 (ja) * 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
US6721144B2 (en) * 2001-01-04 2004-04-13 International Business Machines Corporation Spin valves with co-ferrite pinning layer
US6893893B2 (en) * 2002-03-19 2005-05-17 Applied Materials Inc Method of preventing short circuits in magnetic film stacks
US6984585B2 (en) * 2002-08-12 2006-01-10 Applied Materials Inc Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
US6759263B2 (en) * 2002-08-29 2004-07-06 Chentsau Ying Method of patterning a layer of magnetic material
US6964928B2 (en) * 2002-08-29 2005-11-15 Chentsau Ying Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US7105361B2 (en) * 2003-01-06 2006-09-12 Applied Materials, Inc. Method of etching a magnetic material
US6911156B2 (en) * 2003-04-16 2005-06-28 Freescale Semiconductor, Inc. Methods for fabricating MRAM device structures
US7374952B2 (en) * 2004-06-17 2008-05-20 Infineon Technologies Ag Methods of patterning a magnetic stack of a magnetic memory cell and structures thereof
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
TWI244162B (en) * 2004-08-18 2005-11-21 Ind Tech Res Inst Magnetic random access memory with tape read line, fabricating method and circuit thereof
US7645618B2 (en) * 2004-09-09 2010-01-12 Tegal Corporation Dry etch stop process for eliminating electrical shorting in MRAM device structures
US7531367B2 (en) * 2006-01-18 2009-05-12 International Business Machines Corporation Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit
US20070187785A1 (en) * 2006-02-16 2007-08-16 Chien-Chung Hung Magnetic memory cell and manufacturing method thereof
US7838436B2 (en) * 2006-09-28 2010-11-23 Magic Technologies, Inc. Bottom electrode for MRAM device and method to fabricate it
US8133745B2 (en) * 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
US7723128B2 (en) * 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US8057925B2 (en) * 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
JP5150531B2 (ja) * 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US7989224B2 (en) * 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
KR101566925B1 (ko) * 2010-01-29 2015-11-16 삼성전자주식회사 반도체소자의 제조방법
KR101168346B1 (ko) * 2010-07-21 2012-07-25 에스케이하이닉스 주식회사 반도체 메모리 및 그 제조방법
US8722543B2 (en) * 2010-07-30 2014-05-13 Headway Technologies, Inc. Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040060313A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
JP2005340260A (ja) * 2004-05-24 2005-12-08 Sony Corp 磁性体層の加工方法および磁気記憶装置の製造方法
US20090130779A1 (en) * 2007-11-20 2009-05-21 Qualcomm Incorporated Method of Forming a Magnetic Tunnel Junction Structure
KR20090067374A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 자기터널접합소자 제조방법
KR20100082610A (ko) * 2009-01-09 2010-07-19 삼성전자주식회사 자기 메모리 소자의 형성방법

Also Published As

Publication number Publication date
US20130034917A1 (en) 2013-02-07
KR20130015564A (ko) 2013-02-14
US8642358B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
KR101870873B1 (ko) 반도체 소자의 제조방법
KR102330561B1 (ko) 비에칭 자기 정렬 자석 터널 접합(mtj) 디바이스 구조물
US8722543B2 (en) Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
US8691596B2 (en) Magnetoresistive element and method of manufacturing the same
US8828742B2 (en) Method of manufacturing magnetoresistive effect element that includes forming insulative sidewall metal oxide layer by sputtering particles of metal material from patterned metal layer
US7897412B2 (en) Method of manufacturing magnetic random access memory including middle oxide layer
KR102458921B1 (ko) 메모리 소자 제조 방법
JP2013131781A (ja) 磁気メモリセル
CN106549102A (zh) 磁阻式随机存取存储器单元及其制造方法
KR20160118386A (ko) 멀티-스텝 자기 터널 접합(mtj) 에칭을 위한 대체 전도성 하드 마스크
KR20130069097A (ko) 반도체 장치의 제조방법
JP2011103467A (ja) 半導体素子のパターン構造物形成方法
CN107623069B (zh) 一种刻蚀磁性隧道结及其底电极的方法
CN111566831B (zh) 用于高性能磁性随机存取存储器装置的自由层氧化与间隔物辅助磁性穿隧结蚀刻
KR20150081634A (ko) 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
KR20110002706A (ko) 자기터널접합 장치 제조방법
KR20150124533A (ko) 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
KR100942984B1 (ko) 자기터널접합 셀 형성방법
US11770977B2 (en) Semiconductor structure and method for forming the same
CN110061029B (zh) 一种磁性随机存储器记忆单元及其制造方法
CN111613719B (zh) 一种制作磁性随机存储器单元阵列的方法
JP2008282940A (ja) 磁気記憶装置の製造方法
CN109994600B (zh) 一种磁性随机存储器的制作方法
KR20060008166A (ko) 보호막을 갖는 자기 램 셀 제조방법들
KR20110052412A (ko) 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant