KR20090067374A - 자기터널접합소자 제조방법 - Google Patents

자기터널접합소자 제조방법 Download PDF

Info

Publication number
KR20090067374A
KR20090067374A KR1020070135013A KR20070135013A KR20090067374A KR 20090067374 A KR20090067374 A KR 20090067374A KR 1020070135013 A KR1020070135013 A KR 1020070135013A KR 20070135013 A KR20070135013 A KR 20070135013A KR 20090067374 A KR20090067374 A KR 20090067374A
Authority
KR
South Korea
Prior art keywords
film
layer
tunnel junction
magnetic
magnetic tunnel
Prior art date
Application number
KR1020070135013A
Other languages
English (en)
Other versions
KR100939111B1 (ko
Inventor
조상훈
조윤석
박정희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070135013A priority Critical patent/KR100939111B1/ko
Priority to US12/165,352 priority patent/US20090159562A1/en
Publication of KR20090067374A publication Critical patent/KR20090067374A/ko
Application granted granted Critical
Publication of KR100939111B1 publication Critical patent/KR100939111B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Abstract

본 발명은 자기터널접합소자(Magnetic Tunnel Junction cell, MTJ)의 제조방법에 관한 것으로, 이를 위한 본 발명의 자기터널접합소자 제조방법은 제1자성막, 절연막, 제2자성막 및 캡핑막을 순차적으로 적층하는 단계; 상기 캡핑막 및 상기 제2자성막을 선택적으로 식각하여 제1패턴을 형성하는 단계; 상기 제1패턴의 측벽에 쇼트방지막을 형성하는 단계 및 상기 캡핑막 및 상기 쇼트방지막을 식각장벽으로 상기 절연막 및 상기 제1자성막을 식각하여 제2패턴을 형성하는 단계를 포함하고 있으며, 본 발명에 따르면, 제1강자성막 측벽에 쇼트방지막을 형성함으로써, 도전성 식각부산물로 인하여 제1강자성막과 제2강자성막이 전기적으로 쇼트되는 것을 방지하여 자기터널접합소자의 전기적인 특성이 열화되는 것을 방지할 수 있는 효과가 있다.
자기터널접합, 식각부산물, 쇼트

Description

자기터널접합소자 제조방법{METHOD FOR FORMING MAGNETIC TUNNEL JUNCTION DEVICE}
본 발명은 반도체 소자의 제조기술에 관한 것으로, 더욱 상세하게는 자기터널접합소자(Magnetic Tunnel Junction cell, MTJ)의 제조방법에 관한 것이다.
최근 반도체 소자가 고집적화됨에 따라 셀 면적 축소에 유리하고, 고속동작 및 비휘발성을 갖는 차세대 반도체 메모리 장치로서 자기저항 메모리 장치(Magnetic Random Access Memory, MRAM)이 주목받고 있다. 자기저항 메모리 장치는 스윗칭 동작을 수행하는 트랜지스터와 정보를 저장하는 자기터널접합소자(Magnetic Tunnel Junction cell, MTJ)로 구성된다.
자기터널접합소자는 절연막으로 인하여 분리된 강자성막들의 자화방향에 따라 전기적 저항값이 달라지는데, 이러한 저항 변화에 따른 전압변화 또는 전류량의 변화를 이용하여 자기터널접합 셀에 저장된 정보가 논리 "1" 또는 논리 "0"인지를 판별할 수 있다.
도 1은 종래기술에 따른 자기터널접합소자를 도시한 단면도이고, 도 2는 종래기술에 따른 문제점을 나타낸 전자주사현미경 이미지이다.
도 1 및 도 2를 참조하여, 종래기술에 따른 자기터널접합소자의 형성방법을 살펴보면, 반강자성막(11), 제1강자성막(12), 절연막(13) 및 제2강자성막(14)을 순차적 적층한 다음. 제2강자성막(14) 상에 하드마스크패턴(15)을 형성한다.
다음으로, 하드마스크패턴(15)을 식각장벽(etch barrier)으로 제2강자성막(14), 절연막(13), 제1강자성막(12) 및 반강자성막(11)을 순차적으로 식각하여 자기터널접합소자를 형성한다.
하지만, 종래기술에서는 반강자성막(11), 제1강자성막(12) 및 제2강자성막(14)으로 금속화합물을 사용한다. 이로 인하여, 자기터넙접합소자를 형성하기 위한 식각공정시 발생한 도전성 식각부산물(etch by product, 16)로 인하여 자기터널접합소자의 전기적인 특성이 열화되는 문제점이 발생한다. 구체적으로, 도 1의 'A'와 도 2의 'A'와 같이, 자기터널접합소자가 정상적으로 동작하기 위해서는 절연막(13)에 의하여 제2강자성막(14)과 제1강자성막(12)이 전기적으로 분리되어야 하지만, 자기터널접합소자의 측벽에 재증착된 도전성 식각부산물(16)로 인하여 제2강자성막(14)과 제1강자성막(12) 사이가 전기적으로 쇼트(short)되는 문제점이 발생한다. 이는 자기터널접합소자 이용하는 반도체 소자 예컨대, 자기저항 메모리 장치의 페일(fail)을 유발하여 반도체 소자의 신뢰성 및 제조 수율(yield)을 저하시키는 문제점이 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 자기터널접합소자를 형성하는 과정에서 발생하는 도전성 식각부산물로 인하여 자기터널접합소자의 전기적인 특성이 열화되는 것을 방지할 수 있는 자기터널접합소자의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 자기터널접합소자 제조방법은 제1자성막, 절연막, 제2자성막 및 캡핑막을 순차적으로 적층하는 단계; 상기 캡핑막 및 상기 제2자성막을 선택적으로 식각하여 제1패턴을 형성하는 단계; 상기 제1패턴의 측벽에 쇼트방지막을 형성하는 단계 및 상기 캡핑막 및 상기 쇼트방지막을 식각장벽으로 상기 절연막 및 제1자성막을 식각하여 제2패턴을 형성하는 단계를 포함한다. 이때, 상기 제1자성막은 반강자성막과 강자성막이 적층된 적층막으로 형성할 수 있으며, 상기 제2자성막은 강자성막으로 형성할 수 있다.
상기 쇼트방지막을 형성하는 단계는, 상기 제1패턴 전면에 쇼트방지막용 절연막을 형성하는 단계 및 상기 쇼트방지막용 절연막을 전면식각하여 상기 제1패턴 측벽에 잔류시키는 단계를 포함할 수 있다.
상기 쇼트방지막은 산화막, 질화막, 산화질화막 및 탄소함유막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있으며, 상기 탄소함유막은 비정질탄소막, SOC(Spin On Carbon)막 또는 SiOC막 중 어느 하나를 사용할 수 있다.
본 발명은 제1강자성막 측벽에 쇼트방지막을 형성함으로써, 도전성 식각부산물로 인하여 제1강자성막과 제2강자성막이 전기적으로 쇼트되는 것을 방지하여 자기터널접합소자의 전기적인 특성이 열화되는 것을 방지할 수 있는 효과가 있다.
이로써, 자기터널접합소자를 이용하는 반도체 소자의 신뢰성 및 제조 수율을 향상시킬 수 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술한 본 발명의 실시예에서는 자기터널접합소자(Magnetic Tunnel Junction cell, MTJ)을 형성하기 위한 식각공정시 도전성 식각부산물로 인하여 제1강자성막과 제2강자성막 사이가 전기적으로 쇼트(short)되는 것을 방지할 수 있는 자기터널접합소자의 제조방법을 제공한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 자기터널접합 셀의 형성방법을 도시한 공정단면도이다.
도 3a에 도시된 바와 같이, 반강자성막(21), 제1강자성막(22), 절연막(23), 제2강자성막(24) 및 캡핑막(capping layer, 25)을 순차적으로 적층한다.
반강자성막(21)은 제1강자성막(22)의 자화방향을 고정시키기 위한 것으로, 반강자성(antiferromagnetic)물질 예컨대, PtMn 또는 IrMn을 사용하여 형성할 수 있다. 이때, 반강자성막(21)과 제1강자성막(22) 사이에 형성되는 반강자성결함(anti ferromagnrtic coupling)으로 인하여 제1강자성막(22)의 자화방향을 고정시킬 수 있다.
제1강자성막(22) 및 제2강자성막(24)은 강자성(ferromagnetic)물질 예컨대, NiFe 또는 CoFe로 구성된 단일막으로 형성하거나, CoFe/Ru/CoFe와 같이 NiFe 또는 CoFe 사이에 루테늄막(Ru)이 개재된 적층막으로 형성할 수 있다.
절연막(23)은 제1강자성막(22)과 제2강자성막(24) 사이의 터널링장벽(tunneling barrier)으로 작용하며, 마그네슘산화막(MgO) 또는 알루미늄산화막(Al2O3)으로 형성할 수 있다.
캡핑막(25)은 후속 자기터널접합소자를 형성하기 위한 식각공정시 하드마스크(hard mask)로서 역할을 수행함과 동시에 제2강자성막(24)이 산화 또는 부식되는 것을 방지하는 역할을 수행하는 것으로, 금속막 또는 금속화화물 예컨대, 탄탈륨(Ta) 또는 탄탈륨질화막(TaN)으로 형성할 수 있다.
여기서, 공정상의 오류로 인하여 제2강자성막(24)을 구성하는 물질이 산화 혹은 부식될 경우, 자기터널접합소자의 자기저항(magnetoresistance, Rms) 값이 저 하될 우려가 있는데, 캡핑막(25)을 형성함으로써, 이를 방지할 수 있다.
참고로, 자기저항값(Rms)은 자기터널접합소자가 고저항 상태일 때와 저저항 상태일 때의 저항차이를 저저항 상태일 때의 저항값에 대한 백분율로 정의한 값으로 만약, 자기저항이 낮을 경우, 자기터널접합 소자의 고저항값과 저저항값 사이의 차이가 감소하여 자기터널접합소자를 이용하는 자기저항 메모리 장치의 정보 저장 특성이 저하될 수 있다.
다음으로, 캡핑막(25) 상에 하드마스크패턴(26)을 형성한다. 이때, 하드마스크패턴(26)은 실리콘산화막(SiO2)과 같은 절연막 또는 티타늄질화막(TiN)과 같은 금속화합물로 형성할 수 있다.
도 3b에 도시된 바와 같이, 하드마스크패턴(26)을 식각장벽으로 캡핑막(25) 및 제2강자성막(24)을 식각하여 제1패턴(27)을 형성한다.
이하, 식각된 캡핑막(25)의 도면부호를 '25A'로, 식각된 제2강자성막(24)의 도면부호를 '24A'로 변경하여 표기한다.
한편, 제1패턴(27)을 형성하는 과정에서 하드마스크패턴(26)은 모두 소모되어 제거될 수 있다. 하지만, 제1패턴(27)을 형성하는 과정에서 하드마스크패턴(26)이 모두 소모되지 않고, 일부가 잔류할 경우에는 추가적으로 하드마스크패턴(26)을 제거하는 것이 바람직하다.
다음으로, 제1패턴을 형성하는 과정에서 발생된 식각부산물을 제거하기 위한 세정공정을 실시한다.
도 3c에 도시된 바와 같이, 제1패턴(27) 측벽에 쇼트방지막(28)을 형성한다. 이때, 쇼트방지막(28)은 후속 제1강자성막(22) 및 반강자성막(21)을 식각하는 과정에서 발생하는 도전성 식각부산물이 제1패턴(27)의 측벽에 재증착되는 것을 방지하기 위한 것이다. 즉, 도전성 식각부산물로 인하여 제2강자성막(24A)과 제1강자성막(22) 사이가 전기적으로 쇼트(short)되는 것을 방지하기 위한 것으로, 제1패턴(27) 전면에 쇼트방지막용 절연막을 형성한 후, 전면식각공정(etch back)을 실시하여 형성할 수 있다.
여기서, 쇼트방지막(28)은 탄소함유막, 산화막, 질화막 및 산화질화막(oxynitride)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있으며, 50Å ~ 200Å 범위의 두께를 갖도록 형성할 수 있다. 이때, 산화막으로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 또는 SOD(Spin On Dielectric)를 사용할 수 있고, 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있으며, 탄소함유막으로는 비정질탄소막(Amorphous Carbon Layer, ACL), SOC(Spin On Carbon)막 또는 SiOC막을 사용할 수 있다.
도 3d에 도시된 바와 같이, 캡핑막(25A) 및 쇼트방지막(28)을 식각장벽으로 절연막(23), 제1강자성막(22) 및 반강자성막(21)을 순차적으로 식각하여 제2패 턴(29)을 형성한다.
이하, 식각된 절연막(23)의 도면부호를 '23A'로, 식각된 제1강자성막(22)의 도면부호를 '22A'로, 식각된 반강자성막(21)의 도면부호를 '21A'로 각각 변경하기 표기한다.
여기서, 제2패턴을 형성하는 금속화합물로 이루어진 제1강자성막(22A) 및 반강자성막(21A)을 식각하기 때문에 도전성 식각부산물이 발생한다. 이때, 쇼트방지막(28)이 제2강자성막(24A)의 측벽을 보호함으로써, 도전성 식각부산물로 인하여 제1강자성막(22A)과 제2강자성막(24A) 사이가 전기적으로 쇼트되는 것을 방지할 수 있다. 이로써, 도전성 식각부산물로 인하여 자기터널접합소자의 전기적인 특성이 열화되는 것을 방지할 수 있으며, 자기터널접합소자 이용하는 반도체 소자의 신뢰성 및 제조 수율을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 자기터널접합소자를 도시한 단면도
도 2는 종래기술에 따른 문제점을 나타낸 전자주사현미경 이미지.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 자기터널접합 셀의 형성방법을 도시한 공정단면도이다.
*도면 주요 부분에 대한 부호 설명*
21, 21A : 반강자성막 22, 22A : 제1강자성막
23, 23A : 절연막 24, 24A : 제2강자성막
25, 25A : 캡핑막 26 : 하드마스크패턴
27 : 제1패턴 28 : 쇼트방지막
29 : 제2패턴

Claims (6)

  1. 제1자성막, 절연막, 제2자성막 및 캡핑막을 순차적으로 적층하는 단계;
    상기 캡핑막 및 상기 제2자성막을 선택적으로 식각하여 제1패턴을 형성하는 단계;
    상기 제1패턴의 측벽에 쇼트방지막을 형성하는 단계; 및
    상기 캡핑막 및 상기 쇼트방지막을 식각장벽으로 상기 절연막 및 상기 제1자성막을 식각하여 제2패턴을 형성하는 단계
    를 포함하는 자기터널접합소자 제조방법.
  2. 제1항에 있어서,
    상기 쇼트방지막을 형성하는 단계는,
    상기 제1패턴 전면에 쇼트방지막용 절연막을 형성하는 단계; 및
    상기 쇼트방지막용 절연막을 전면식각하여 상기 제1패턴 측벽에 잔류시키는 단계
    를 포함하는 자기터널접합소자 제조방법.
  3. 제1항에 있어서,
    상기 쇼트방지막은 산화막, 질화막, 산화질화막 및 탄소함유막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성하는 자기터널접합소자 제조방법.
  4. 제3항에 있어서,
    상기 탄소함유막은 비정질탄소막, SOC(Spin On Carbon)막 또는 SiOC막 중 어느 하나를 사용하는 자기터널접합소자 제조방법.
  5. 제1항에 있어서,
    상기 제1자성막은,
    반강자성막과 강자성막이 적층된 적층막으로 형성하는 자기터널접합소자 제조방법.
  6. 제1항에 있어서,
    상기 제2자성막은 강자성막으로 형성하는 자기터널접합소자 제조방법.
KR1020070135013A 2007-12-21 2007-12-21 자기터널접합소자 제조방법 KR100939111B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070135013A KR100939111B1 (ko) 2007-12-21 2007-12-21 자기터널접합소자 제조방법
US12/165,352 US20090159562A1 (en) 2007-12-21 2008-06-30 Method for fabricating magnetic tunnel junction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070135013A KR100939111B1 (ko) 2007-12-21 2007-12-21 자기터널접합소자 제조방법

Publications (2)

Publication Number Publication Date
KR20090067374A true KR20090067374A (ko) 2009-06-25
KR100939111B1 KR100939111B1 (ko) 2010-01-28

Family

ID=40787363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070135013A KR100939111B1 (ko) 2007-12-21 2007-12-21 자기터널접합소자 제조방법

Country Status (2)

Country Link
US (1) US20090159562A1 (ko)
KR (1) KR100939111B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140044267A (ko) * 2012-10-04 2014-04-14 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
WO2015134137A1 (en) * 2014-03-07 2015-09-11 Applied Materials, Inc. Method of forming magnetic tunneling junctions
KR101870873B1 (ko) * 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943860B1 (ko) * 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
KR100956603B1 (ko) * 2008-09-02 2010-05-11 주식회사 하이닉스반도체 자기 터널링 접합 구조를 갖는 반도체 소자의 패터닝 방법
US9129690B2 (en) 2012-07-20 2015-09-08 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having improved characteristics
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
CN103887422A (zh) * 2012-12-20 2014-06-25 中芯国际集成电路制造(上海)有限公司 磁阻存储器及其形成方法
KR101388927B1 (ko) 2013-03-14 2014-04-25 한국과학기술원 접착개선된 비정질탄소막을 이용한 ｍｅｍｓ 디바이스 제조방법
KR102101954B1 (ko) 2013-11-05 2020-05-29 삼성전자주식회사 자기터널접합을 포함하는 자기 기억 소자
US9318694B2 (en) * 2013-12-26 2016-04-19 Intel Corporation Methods of forming a magnetic random access memory etch spacer and structures formed thereby
KR102102783B1 (ko) 2014-01-06 2020-04-22 삼성전자주식회사 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
DE102015103968B4 (de) * 2014-03-18 2023-07-27 Samsung Electronics Co., Ltd. Verfahren zum Bereitstellen eines in magnetischen Spin-Transfer-Vorrichtungen verwendbaren magnetischen Übergangs mit senkrechter magnetischer Anisotropie unter Verwendung einer Einfügeopferschicht
US9559296B2 (en) 2014-07-03 2017-01-31 Samsung Electronics Co., Ltd. Method for providing a perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic devices using a sacrificial insertion layer
WO2016204774A1 (en) 2015-06-19 2016-12-22 Intel Corporation Capped magnetic memory
CN107624199B (zh) 2015-06-26 2022-02-25 英特尔公司 具有灯丝导电路径的垂直磁性存储器
KR102323252B1 (ko) * 2015-10-07 2021-11-08 삼성전자주식회사 식각 부산물 검사 방법 및 이를 이용한 반도체 소자 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6485989B1 (en) * 2001-08-30 2002-11-26 Micron Technology, Inc. MRAM sense layer isolation
US6656371B2 (en) * 2001-09-27 2003-12-02 Micron Technology, Inc. Methods of forming magnetoresisitive devices
US6893893B2 (en) * 2002-03-19 2005-05-17 Applied Materials Inc Method of preventing short circuits in magnetic film stacks
US6897532B1 (en) * 2002-04-15 2005-05-24 Cypress Semiconductor Corp. Magnetic tunneling junction configuration and a method for making the same
KR100535046B1 (ko) * 2002-12-30 2005-12-07 주식회사 하이닉스반도체 마그네틱 램의 형성방법
US7241632B2 (en) 2005-04-14 2007-07-10 Headway Technologies, Inc. MTJ read head with sidewall spacers
US20070054450A1 (en) 2005-09-07 2007-03-08 Magic Technologies, Inc. Structure and fabrication of an MRAM cell

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101870873B1 (ko) * 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법
KR20140044267A (ko) * 2012-10-04 2014-04-14 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
WO2015134137A1 (en) * 2014-03-07 2015-09-11 Applied Materials, Inc. Method of forming magnetic tunneling junctions

Also Published As

Publication number Publication date
US20090159562A1 (en) 2009-06-25
KR100939111B1 (ko) 2010-01-28

Similar Documents

Publication Publication Date Title
KR100939111B1 (ko) 자기터널접합소자 제조방법
KR100943860B1 (ko) 자기터널접합 셀 형성방법
US11778919B2 (en) Magnetoresistive stack/structure and method of manufacturing same
US8828742B2 (en) Method of manufacturing magnetoresistive effect element that includes forming insulative sidewall metal oxide layer by sputtering particles of metal material from patterned metal layer
KR100990143B1 (ko) 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법
US6783999B1 (en) Subtractive stud formation for MRAM manufacturing
US11355701B2 (en) Integrated circuit
KR100942984B1 (ko) 자기터널접합 셀 형성방법
JP2006261592A (ja) 磁気抵抗効果素子及びその製造方法
US11646069B2 (en) MRAM semiconductor structure and method of forming the same
US11723282B2 (en) Magneto-resistive random-access memory (MRAM) devices with self-aligned top electrode via
KR20100076556A (ko) 자기터널접합 장치 제조방법
KR101015144B1 (ko) 자기터널접합 장치 제조방법
JP2024518876A (ja) 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
KR20100053856A (ko) 자기터널접합 장치 제조방법
KR20030078136A (ko) 마그네틱 램의 제조방법
CN111490151B (zh) 一种制作超小型磁性随机存储器阵列的方法
TWI778495B (zh) 具有緩衝層的磁性穿隧接面記憶體單元及其形成方法
CN111490152B (zh) 一种制作超小型磁性随机存储器阵列的方法
CN111816224A (zh) 一种磁性隧道结存储阵列单元及其外围电路的制备方法
CN111816763A (zh) 一种磁性隧道结存储阵列单元及其外围电路的制备方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee