CN103887422A - 磁阻存储器及其形成方法 - Google Patents
磁阻存储器及其形成方法 Download PDFInfo
- Publication number
- CN103887422A CN103887422A CN201210559867.1A CN201210559867A CN103887422A CN 103887422 A CN103887422 A CN 103887422A CN 201210559867 A CN201210559867 A CN 201210559867A CN 103887422 A CN103887422 A CN 103887422A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- diffusion impervious
- metal level
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种磁阻存储器及其形成方法,其中,所述磁阻存储器,包括:半导体衬底,所述半导体衬底上具有第一介质层;位于所述第一介质层中的凹槽;位于所述凹槽的侧壁和底部表面的钴金属层;位于所述钴金属层上的第一金属层,所述第一金属层填充满所述凹槽,第一金属层作为磁阻存储器的第一编程线;位于所述第一介质层和第一金属层上的第二介质层;位于第二介质层上的磁隧道结,磁隧道结的位置与第一编程线的位置向对应,所述磁隧道结包括下层磁性材料层、位于下层磁性材料层上的绝缘层、和位于绝缘层上的上层磁性材料层。钴金属层具有良好的导磁性,使第一编程线产生的磁极线聚合,能有有效的减小编程时驱动电流的大小。
Description
技术领域
本发明涉及半导体制作领域,尤其涉及一种磁阻存储器及其形成方法。
背景技术
磁阻存储器(MRAM,Magnetic Random Access Memory)是一种新型的非挥发性存储器(NVM,Non-volatile Memory),磁阻存储器具有高集成密度、高响应速度以及可多次擦写(write endurance)等特点,由于闪速存储器(Flash Memory)的特征尺寸并不能无限制减小,因此随着工艺水平的提高,磁阻存储器可能成为存储器领域的主流产品。
磁阻存储器中的核心部件是磁隧道结(MTJ,Magnetic Tunnel Junction),最简化的磁隧道结包括三层结构,请参考图1,包括:位于上方的上层磁性材料层(自由铁磁层)11,位于中间的绝缘层12,位于下方的下层磁性材料层(固定铁磁层)13。当上层磁性材料层11的磁化方向与下层磁性材料层13的磁化方向一致时,磁隧道结的电阻最小;当上层磁性材料层11的磁化方向与下层磁性材料层13的磁化方向相差180度时,磁隧道结的电阻最大。因此,可以利用将上层磁性材料层11的磁化方向与下层磁性材料层13的磁化方向一致时定义为存储“0”,将上层磁性材料层11的磁化方向与下层磁性材料层13的磁化方向相差180度定义为存储“1”,或者相反定义来使用磁隧道结存储信息。
磁隧道结的写入方法包括磁场感应写入,对应的磁阻随机存取存储器结构如图1所示,一般磁隧道结还包括上电极5与下电极6,上电极5位于上层磁性材料层11的上方,下电极6位于下层磁性材料层13的下方。下电极6下方置有第一编程线4,在上电极5上方还置有第二编程线3,其中,第二编程线3与第一编程线4垂直90度放置。第二编程线3与上电极5以绝缘层(图中未示出)隔开而无电连接,第一编程线4与下电极6以绝缘层(图中未示出)隔开而无电连接。上层磁性材料层11的矫顽力小于下层磁性材料层13的矫顽力。磁场感应写入过程为:当控制晶体管2处于关闭状态时,在第二编程线3与第一编程线4施加选中电压使有电流通过(也称驱动电流),所述电流流过时,各自产生磁场,使位于第二编程线3与第一编程线4的交叉点的磁隧道结的上层磁性材料层11感受到最大磁感应强度以改变上层磁性材料层11的磁化方向。由于下层磁性材料层13的矫顽力大于上层磁性材料层11的矫顽力,所以下层磁性材料层13的磁化方向固定而不改变。若写入电流方向同时反向,则上层磁性材料层11感受到的最大磁感应强度方向翻转,因此数位“0”和“1”可由“磁感应强度方向不同方式”写入磁隧道结。
但是现有的磁阻存储器在编程时,第一编程线上通常需要较大的驱动电流,不利于器件的稳定性和器件集成度的提高。
更多关于磁阻存储器的介绍请参考公开号为US2010/0046284A1的美国专利文献。
发明内容
本发明解决的问题是减小磁阻存储器驱动电流的大小。
为解决上述问题,本发明技术方案提供了一种磁阻存储器的形成方法,包括:提供半导体衬底,所述半导体衬底上形成有第一介质层;在所述第一介质层上形成掩膜层,所述掩膜层具有暴露第一介质层表面的开口;以所述掩膜层为掩膜,沿开口刻蚀所述第一介质层,在第一介质层中形成凹槽;去除所述掩膜层,在所述凹槽的侧壁和底部表面形成钴金属层;在钴金属层上形成第一金属层,所述第一金属层填充满所述凹槽,第一金属层作为磁阻存储器的第一编程线;在第一介质层和第一金属层上形成第二介质层;在第二介质层上形成磁隧道结,磁隧道结的位置与第一编程线的位置向对应,所述磁隧道结包括下层磁性材料层、位于下层磁性材料层上的绝缘层、和位于绝缘层上的上层磁性材料层。
可选的,从第一介质层的表面到底部,所述凹槽的宽度逐渐减小。
可选的,所述凹槽的侧壁与第一介质层表面的夹角为80~85度。
可选的,所述凹槽的形成工艺为等离子体刻蚀,等离子体刻蚀采用的气体为CF4、CHF3、C2F6、CO、CHF、N2、C2F6和CO中的一种或几种组合。
可选的,形成凹槽后,还包括:对所述凹槽的开口进行圆弧化处理。
可选的,所述圆弧化处理采用的工艺为溅射。
可选的,溅射采用的气体为氩气。
可选的,所述钴金属层的形成工艺为溅射,钴金属层的厚度为100~300埃。
可选的,在第一介质层中形成凹槽后,在凹槽的侧壁和底部表面形成第一扩散阻挡层,在第一扩散阻挡层表面形成钴金属层,在钴金属层表面形成第二扩散阻挡层,在第二扩散阻挡层上形成第一金属层,所述第一金属层填充满所述凹槽。
可选的,在第一介质层中形成凹槽后,在凹槽的侧壁和底部表面形成钴金属层,在钴金属层表面形成第二扩散阻挡层,在第二扩散阻挡层上形成第一金属层,所述第一金属层填充满所述凹槽。
可选的,所述第一扩散阻挡层和第二扩散阻挡层的材料包括Ti、Ta、TiN或TaN中的一种或几种,所述第一扩散阻挡层和第二扩散阻挡层的厚度为50~100埃。
可选的,所述掩膜层的材料为光刻胶,所述掩膜层和第一介质层之间还形成有刻蚀停止层和位于刻蚀停止层表面的抗反射层。
可选的,还包括:在第二介质层上形成第三介质层,第三介质层覆盖所述磁隧道结;在第三介质层上形成第二金属层,第二金属层作为第二编程线,第二编程线与磁隧道结位置相对应。
本发明技术方案提供了一种磁阻存储器,包括:半导体衬底,所述半导体衬底上具有第一介质层;位于所述第一介质层中的凹槽;位于所述凹槽的侧壁和底部表面的钴金属层;位于所述钴金属层上的第一金属层,所述第一金属层填充满所述凹槽,第一金属层作为磁阻存储器的第一编程线;位于所述第一介质层和第一金属层上的第二介质层;位于第二介质层上的磁隧道结,,磁隧道结的位置与第一编程线的位置向对应,所述磁隧道结包括下层磁性材料层、位于下层磁性材料层上的绝缘层、和位于绝缘层上的上层磁性材料层。
可选的,从第一介质层的表面到底部,所述凹槽的宽度逐渐减小,所述凹槽的侧壁与第一介质层表面的夹角为80~85度。
可选的,钴金属层的厚度为100~300埃。
可选的,所述钴金属层和凹槽之间还具有第一扩散阻挡层,钴金属层与第一金属层具有第二扩散阻挡层。
可选的,所述钴金属层与第一金属层具有第二扩散阻挡层。
可选的,所述第一扩散阻挡层和第二扩散阻挡层的材料包括Ti、Ta、TiN或TaN中的一种或几种,所述第一扩散阻挡层和第二扩散阻挡层的厚度为50~100埃。
可选的,还包括:位于第二介质层上的第三介质层,第三介质层覆盖所述磁隧道结;位于第三介质层上的第二编程线,第二编程线与磁隧道结位置相对应。
与现有技术相比,本发明技术方案具有以下优点:
本发明技术方案的磁阻存储器的形成方法,在第一介质层中形成凹槽后,然后在所述凹槽的侧壁和底部表面形成钴金属层,接着在钴金属层上形成第一金属层,所述第一金属层填充满所述凹槽,第一金属层作为磁阻存储器的第一编程线,后续形成磁阻存储器的磁隧道结,形成工艺简单,并且由于钴金属层具有良好的导磁性,第一编程线外的钴金属层构成磁极线的通路,第一编程线产生的磁极线会通过钴金属层传输,从而有效的聚合磁极线。
进一步,所述凹槽的宽度从第一介质层的表面到底部逐渐减小,后续在沉积扩散阻挡层和钴金属层时,防止在凹槽的开口处形成突出物,避免突起物堵塞凹槽的开口处,不利于第一金属层金属的沉积;所述凹槽的侧壁为倾斜的平面或弧面,凹槽的侧壁延长线与半导体衬底表面的夹角为80~85度,后续形成扩散阻挡层和钴金属层时,在凹槽的开口处形成的突起物最少,并且刻蚀形成凹槽时的工艺较好控制。
进一步,形成钴金属层后,在钴金属层表面形成第二扩散阻挡层,所述第二扩散阻挡层作为后续凹槽中形成的第一金属层中的金属的阻挡层,用于防止第一金属层中的金属向第一介质层中扩散,所述第二扩散阻挡层还作为钴金属层和后续形成的第一金属层之间的隔离层,防止钴金属和第一金属层中的金属直接接触发生化学反应,而形成两者的合金,使得钴金属层的导磁性消失或导磁性能降低。
进一步,在第一介质层中形成凹槽后,在凹槽的侧壁和底部表面形成第一扩散阻挡层,在第一扩散阻挡层表面形成钴金属层,在钴金属层表面形成第二扩散阻挡层,在第二扩散阻挡层上形成第一金属层,所述第一金属层填充满所述凹槽,第一扩散阻挡层作为钴金属层的阻挡层,防止钴金属扩散到第一介质层中,而影响第一介质层的隔离性能。
本发明技术方案的磁阻存储器,第一介质层中具有凹槽,第一金属层填充满凹槽,第一金属层作为磁阻存储器的第一编程线,第一金属层和凹槽之间形成有钴金属层,磁隧道结位于第一金属层上方,磁隧道结和钴金属层之间具有第二介质层,当对磁阻存储器进行编程,在第一编程线上施加驱动电流时,由于钴金属层具有良好的导磁性,第一编程线外的钴金属层构成磁极线的通路,第一编程线产生的磁极线会通过钴金属层传输,从而有效的聚合磁极线,增强了第一编程线产生的磁场对磁隧道结的影响,因此本发明实施例提供的磁阻存储器可以施加比现有技术更小的驱动电流即可实现对磁阻存储器的编程。
附图说明
图1~图2为现有技术磁阻存储器的结构示意图;
图3~图11为本发明实施例磁阻存储器的形成过程的剖面结构示意图。
具体实施方式
现有的磁阻存储器进行编程时,第一编程线上通常需要较大的编程电流,请参考图2,图2为现有的磁阻存储器的第一编程线的剖面结构示意图,包括:基底100,位于基底100中的金属层101,金属层101和基底100之间具有阻挡层102,金属层101和阻挡层102构成第一编程线,金属层101的材料通常为金属铜,阻挡层102的材料通常为Ta或TaN。
发明人发现,在对磁阻存储器进行编程时,由于金属铜、Ta和TaN不是磁的良导体,因此,第一编程线产生的磁极线在通过金属层101和阻挡层102传输时,使得磁极线11较为分散,磁极线11的分散将使得第一编程线产生的磁场对磁隧道结的影响减弱,不利于磁阻存储器的编程。现有技术为了避免上述现象的发生,通常需要增大驱动电流的大小,但是驱动电路的增大,不利于器件的稳定性和器件集成度的提高。
为解决上述问题,本发明实施例提出了一种磁阻存储器及其形成方法,所述磁阻存储器的第一介质层中具有凹槽,第一金属层填充满凹槽,第一金属层作为磁阻存储器的第一编程线,第一金属层和凹槽之间形成有钴金属层,磁隧道结位于第一金属层上方,磁隧道结和钴金属层之间具有第二介质层,当对磁阻存储器进行编程,在第一编程线上施加驱动电流时,由于钴金属层具有良好的导磁性,第一编程线外的钴金属层构成磁极线的通路,第一编程线产生的磁极线会通过钴金属层传输,从而有效的聚合磁极线,增强了第一编程线产生的磁场对磁隧道结的影响,因此本发明实施例提供的磁阻存储器可以施加比现有技术更小的驱动电流即可实现对磁阻存储器的编程。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时,为便于说明,示意图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明的保护范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图3~图11为本发明实施例磁阻存储器的形成过程的剖面结构示意图。
首先,请参考图3,提供半导体衬底300,所述半导体衬底300具有第一区域Ⅰ和第一区域Ⅰ相邻的第二区域Ⅱ,所述半导体衬底300上形成有第一介质层302。
所述半导体衬底300的单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC);也可以是绝缘体上硅(SOI),绝缘体上锗(GOI);或者还可以为其它的材料,例如砷化镓等Ⅲ-Ⅴ族化合物。
所述半导体衬底300上形成有半导体器件(图中未示出),所述半导体器件可以为晶体管、电感、电容等。
所述第一介质层302的材料为氧化硅、氮化硅、低介电K材料或超低K介电材料等。第一区域Ⅰ的第一介质层302内形成有互连结构303,互连结构303连接所述半导体器件,所述互连结构303为双镶嵌结构,第二区域Ⅱ的第一介质层302中后续形成磁阻存储器的第一金属层。
第一介质层302为单层或者多层堆叠结构,本实施例中以一层结构作为示例,需要说明的是,第一介质层302的层数不应限制本发明的保护范围。
接着,请参考图4,在所述第一介质层302上形成刻蚀阻挡层304,和位于刻蚀阻挡层表面的抗反射层305;然后,在抗反射层305上形成掩膜层306,所述掩膜层306具有暴露第二区域Ⅱ的抗反射层305表面的开口307,所述开口307的位置与后续在第二区域Ⅱ的第一介质层302中形成的凹槽的位置相对应。
所述刻蚀阻挡层304作为后续刻蚀第一介质层时的硬掩膜并作为后续化学机械研磨时的停止层,刻蚀阻挡层304的材料为氮化硅,刻蚀阻挡层304的厚度为400~600埃。
所述抗反射层305用于提高光刻工艺的精度,抗反射层305为底部抗反射涂层的单层结构、或者氮氧化硅层和底部抗反射涂层的双层堆叠结构。
掩膜层306的材料为光刻胶或者硬掩模材料。
接着,请参考图5,以所述掩膜层306为掩膜,沿开口307刻蚀所述抗反射层305和刻蚀停止层304,在抗反射层305和刻蚀停止层304中形成与开口307对应的第二开口(图中未标示);接着,以掩膜层306和刻蚀停止层304为掩膜,刻蚀所述第一介质层302,在第一介质层302中形成凹槽308。
所述凹槽308的宽度从第一介质层302的表面到底部逐渐减小,后续在沉积扩散阻挡层和钴金属层时,防止在凹槽308的开口处形成突出物,避免突起物堵塞凹槽308的开口处,不利于第一金属层金属的沉积。
所述凹槽308的侧壁为倾斜的平面或弧面,凹槽308的侧壁延长线与半导体衬底300表面的夹角a为80~85度,后续形成扩散阻挡层和钴金属层时,在凹槽308的开口处形成的突起物最少,并且刻蚀形成凹槽时的工艺较好控制。
形成所述凹槽308的工艺为等离子体刻蚀,采用的气体CF4、CHF3、C2F6、CO、CHF、N2、C2F6和CO中的一种或几种组合。
接着,请参考图6,去除所述掩膜层306和抗反射层305(参考图5);在所述凹槽308的底部和侧壁表面以及刻蚀停止层304表面形成钴金属层309;在钴金属层309表面形成第二扩散阻挡层310。
在形成钴金属层309之前,还包括:对所述凹槽308的开口进行圆弧化处理,使凹槽308的开口的表面呈圆弧形,以增大凹槽308的开口大小,在形成钴金属层309和第二扩散阻挡层310时,防止在凹槽308的开口处形成突起物,使得凹槽308的开口堵塞,不利于后续第一金属层的沉积。
所述圆弧化处理采用的工艺为溅射,溅射采用的气体为氩气。
所述钴金属层309位于凹槽的侧壁和底部,作为后续凹槽中填充的第一金属层的包层,第一金属层作为磁阻存储器的第一编程线,当在第一编程线上施加驱动电流时,由于钴金属层309具有较好的导磁性,钴金属层309构成第一编程线产生的磁极线的通路,第一编程线产生磁极线大部分通过钴金属层309构成的通道传输,磁极线不会在第一金属层和钴金属层309外的第一介质层302中传输,从而有效的聚合磁极线,增强了第一编程线产生的磁场对磁隧道结的影响,因此本发明实施例提供的磁阻存储器可以施加比现有技术更小的驱动电流即可实现对磁阻存储器的编程。
所述钴金属层309的形成工艺为溅射,钴金属层309的厚度为100~300埃,形成的钴金属层309具有较好的均匀性。需要说明的是,本实施例中,钴金属层的厚度是指侧壁上钴金属层的厚度。
形成钴金属层309后,在钴金属层309表面形成第二扩散阻挡层310,所述第二扩散阻挡层310作为后续凹槽中形成的第一金属层中的金属的阻挡层,用于防止第一金属层中的金属向第一介质层302中扩散,所述第二扩散阻挡层310还作为钴金属层309和后续形成的第一金属层之间的隔离层,防止钴金属和第一金属层中的金属直接接触发生化学反应,而形成两者的合金,使得钴金属层309的导磁性消失或导磁性能降低。
所述第二扩散阻挡层310的材料包括Ti、Ta、TiN或TaN中的一种或几种,所述第二扩散阻挡层310的厚度为50~100埃。
在本发明的其他实施例中,在第一介质层中形成凹槽后,在凹槽的侧壁和底部表面形成第一扩散阻挡层,在第一扩散阻挡层表面形成钴金属层,在钴金属层表面形成第二扩散阻挡层,在第二扩散阻挡层上形成第一金属层,所述第一金属层填充满所述凹槽。
第一扩散阻挡层的材料为Ti、Ta、TiN或TaN中的一种或几种,第一扩散阻挡层作为钴金属层的阻挡层,防止钴金属扩散到第一介质层中,而影响第一介质层的隔离性能。
接着,请参考图7,在第二扩散阻挡层310表面形成第一金属薄膜311,第一金属薄膜311填充满所述凹槽。
所述第一金属薄膜311用于形成磁阻存储器的第一金属层,第一金属薄膜311的形成工艺为电镀,在进行电镀前,还包括在第二扩散阻挡层310表面形成种子层。所述第一金属薄膜311的材料为铜或钨。
接着,请参考图8,化学机械研磨所述第一金属薄膜、种子层、钴金属层和扩散阻挡层,以刻蚀停止层304的表面为停止层,凹槽中剩余的第一金属薄膜作为第一金属层312,第一金属层312作为磁阻存储器的第一编程线。
然后,请参考图9,在所述刻蚀阻挡层304和第一金属层312上形成第二介质层318。
所述第二介质层318作为第一金属层312和后续形成的磁隧道结之间的隔离层,第一金属层312的材料为氧化硅、氮化硅、氮氧化硅或碳氧化硅等。
接着,请参考图10,在所述第二介质层318上形成磁隧道结315,所述磁隧道结315包括下层磁性材料层312、位于下层磁性材料层312上的绝缘层313、和位于绝缘层313上的上层磁性材料层314,磁隧道结315的位置与第一金属层312的位置相适应。
所述下层磁性材料层312和上层磁性材料层314为单层或多层堆叠结构,在具体的实施例中,所述下层磁性材料层312为钴铁合金层(CoFe)、钌金属层(Ru)和钴铁合金层(CoFe)的三层堆叠结构,所述上层磁性材料层314为硼钴铁合金层(CoFeB)、钌金属层(Ru)和硼钴铁合金层(CoFeB)的三层堆叠结构。所述绝缘层313的材料可以为氧化镁。
所述下层磁性材料层312和第二介质层之间还形成有下电极(图中未示出),上层磁性材料层314表面还形成有上电极(图中未示出)。
所述磁隧道结315形成工艺为本领域技术人员所公知,在此不再赘述。
最后,请参考图11,在所述第二介质层318上形成第三介质层316,所述第三介质层316覆盖所述磁隧道结315;在所述第三介质层316上形成第二金属层317,所述第二金属层317作为磁阻存储器的第二编程线。第一编程线和第二编程线呈90度设置。第二金属层317的位置与磁隧道结315的位置相适应。
上述方法形成的磁阻存储器,请参考图11,包括:半导体衬底300,具有第一区域Ⅰ和第一区域Ⅰ相邻的第二区域Ⅱ,所述半导体衬底300上具有第一介质层302;位于第一区域Ⅰ的第一介质层302内的互连结构;位于第二区域Ⅱ的第一介质层302中的凹槽;位于所述凹槽的侧壁和底部表面的钴金属层309;位于钴金属层309表面的第二扩散阻挡层310;位于所述第二扩散阻挡层310上的第一金属层312,所述第一金属层312填充满所述凹槽,;位于第一金属层312和第一介质层302上的第二介质层318;位于第二介质层318上的磁隧道结315,所述磁隧道结315包括下层磁性材料层312、位于下层磁性材料层312上的绝缘层313、和位于绝缘层313上的上层磁性材料层314;位于第二介质层318上的第三介质层316,所述第三介质层316覆盖所述隧道结315;位于第三介质层316上的第二金属层317,所述第二金属层317作为磁阻存储器的第二编程线。第一编程线和第二编程线呈90度设置。
综上,本发明实施例的磁阻存储器的形成方法,在第一介质层中形成凹槽后,然后在所述凹槽的侧壁和底部表面形成钴金属层,接着在钴金属层上形成第一金属层,所述第一金属层填充满所述凹槽,第一金属层作为磁阻存储器的第一编程线,后续形成磁阻存储器的磁隧道结,形成工艺简单,并且由于钴金属层具有良好的导磁性,第一编程线外的钴金属层构成磁极线的通路,第一编程线产生的磁极线会通过钴金属层传输,从而有效的聚合磁极线,。
进一步,所述凹槽的宽度从第一介质层的表面到底部逐渐减小,后续在沉积扩散阻挡层和钴金属层时,防止在凹槽的开口处形成突出物,避免突起物堵塞凹槽的开口处,不利于第一金属层金属的沉积;所述凹槽的侧壁为倾斜的平面或弧面,凹槽的侧壁延长线与半导体衬底表面的夹角为80~85度,后续形成扩散阻挡层和钴金属层时,在凹槽的开口处形成的突起物最少,并且刻蚀形成凹槽时的工艺较好控制。
进一步,形成钴金属层后,在钴金属层表面形成第二扩散阻挡层,所述第二扩散阻挡层作为后续凹槽中形成的第一金属层中的金属的阻挡层,用于防止第一金属层中的金属向第一介质层中扩散,所述第二扩散阻挡层还作为钴金属层和后续形成的第一金属层之间的隔离层,防止钴金属和第一金属层中的金属直接接触发生化学反应,而形成两者的合金,使得钴金属层的导磁性消失或导磁性能降低。
进一步,在第一介质层中形成凹槽后,在凹槽的侧壁和底部表面形成第一扩散阻挡层,在第一扩散阻挡层表面形成钴金属层,在钴金属层表面形成第二扩散阻挡层,在第二扩散阻挡层上形成第一金属层,所述第一金属层填充满所述凹槽,第一扩散阻挡层作为钴金属层的阻挡层,防止钴金属扩散到第一介质层中,而影响第一介质层的隔离性能
本发明实施例的磁阻存储器,第一介质层中具有凹槽,第一金属层填充满凹槽,第一金属层作为磁阻存储器的第一编程线,第一金属层和凹槽之间形成有钴金属层,磁隧道结位于第一金属层上方,磁隧道结和钴金属层之间具有第二介质层,当对磁阻存储器进行编程,在第一编程线上施加驱动电流时,由于钴金属层具有良好的导磁性,第一编程线外的钴金属层构成磁极线的通路,第一编程线产生的磁极线会通过钴金属层传输,从而有效的聚合磁极线,增强了第一编程线产生的磁场对磁隧道结的影响,因此本发明实施例提供的磁阻存储器可以施加比现有技术更小的驱动电流即可实现对磁阻存储器的编程。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (20)
1.一种磁阻存储器的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上形成有第一介质层;
在所述第一介质层上形成掩膜层,所述掩膜层具有暴露第一介质层表面的开口;
以所述掩膜层为掩膜,沿开口刻蚀所述第一介质层,在第一介质层中形成凹槽;
去除所述掩膜层,在所述凹槽的侧壁和底部表面形成钴金属层;
在钴金属层上形成第一金属层,所述第一金属层填充满所述凹槽,第一金属层作为磁阻存储器的第一编程线;
在第一介质层和第一金属层上形成第二介质层;
在第二介质层上形成磁隧道结,磁隧道结的位置与第一编程线的位置向对应,所述磁隧道结包括下层磁性材料层、位于下层磁性材料层上的绝缘层、和位于绝缘层上的上层磁性材料层。
2.如权利要求1所述的磁阻存储器的形成方法,其特征在于,从第一介质层的表面到底部,所述凹槽的宽度逐渐减小。
3.如权利要求2所述的磁阻存储器的形成方法,其特征在于,所述凹槽的侧壁与第一介质层表面的夹角为80~85度。
4.如权利要求2所述的磁阻存储器的形成方法,其特征在于,所述凹槽的形成工艺为等离子体刻蚀,等离子体刻蚀采用的气体为CF4、CHF3、C2F6、CO、CHF、N2、C2F6和CO中的一种或几种组合。
5.如权利要求2所述的磁阻存储器的形成方法,其特征在于,形成凹槽后,还包括:对所述凹槽的开口进行圆弧化处理。
6.如权利要求5所述的磁阻存储器的形成方法,其特征在于,所述圆弧化处理采用的工艺为溅射。
7.如权利要求6所述的磁阻存储器的形成方法,其特征在于,溅射采用的气体为氩气。
8.如权利要求1所述的磁阻存储器的形成方法,其特征在于,所述钴金属层的形成工艺为溅射,钴金属层的厚度为100~300埃。
9.如权利要求1所述的磁阻存储器的形成方法,其特征在于,在第一介质层中形成凹槽后,在凹槽的侧壁和底部表面形成第一扩散阻挡层,在第一扩散阻挡层表面形成钴金属层,在钴金属层表面形成第二扩散阻挡层,在第二扩散阻挡层上形成第一金属层,所述第一金属层填充满所述凹槽。
10.如权利要求1所述的磁阻存储器的形成方法,其特征在于,在第一介质层中形成凹槽后,在凹槽的侧壁和底部表面形成钴金属层,在钴金属层表面形成第二扩散阻挡层,在第二扩散阻挡层上形成第一金属层,所述第一金属层填充满所述凹槽。
11.如权利要求9或10所述的磁阻存储器的形成方法,其特征在于,所述第一扩散阻挡层和第二扩散阻挡层的材料包括Ti、Ta、TiN或TaN中的一种或几种,所述第一扩散阻挡层和第二扩散阻挡层的厚度为50~100埃。
12.如权利要求1所述的磁阻存储器的形成方法,其特征在于,所述掩膜层的材料为光刻胶,所述掩膜层和第一介质层之间还形成有刻蚀停止层和位于刻蚀停止层表面的抗反射层。
13.如权利要求1所述的磁阻存储器的形成方法,其特征在于,还包括:在第二介质层上形成第三介质层,第三介质层覆盖所述磁隧道结;在第三介质层上形成第二金属层,第二金属层作为第二编程线,第二编程线与磁隧道结位置相对应。
14.一种磁阻存储器,其特征在于,包括:
半导体衬底,所述半导体衬底上具有第一介质层;
位于所述第一介质层中的凹槽;
位于所述凹槽的侧壁和底部表面的钴金属层;
位于所述钴金属层上的第一金属层,所述第一金属层填充满所述凹槽,第一金属层作为磁阻存储器的第一编程线;
位于所述第一介质层和第一金属层上的第二介质层;
位于第二介质层上的磁隧道结,磁隧道结的位置与第一编程线的位置向对应,所述磁隧道结包括下层磁性材料层、位于下层磁性材料层上的绝缘层、和位于绝缘层上的上层磁性材料层。
15.如权利要求14所述的磁阻存储器,其特征在于,从第一介质层的表面到底部,所述凹槽的宽度逐渐减小,所述凹槽的侧壁与第一介质层表面的夹角为80~85度。
16.如权利要求14所述的磁阻存储器,其特征在于,钴金属层的厚度为100~300埃。
17.如权利要求14所述的磁阻存储器,其特征在于,所述钴金属层和凹槽之间还具有第一扩散阻挡层,钴金属层与第一金属层具有第二扩散阻挡层。
18.如权利要求14所述的磁阻存储器,其特征在于,所述钴金属层与第一金属层具有第二扩散阻挡层。
19.如权利要求17或18所述的磁阻存储器,其特征在于,所述第一扩散阻挡层和第二扩散阻挡层的材料包括Ti、Ta、TiN或TaN中的一种或几种,所述第一扩散阻挡层和第二扩散阻挡层的厚度为50~100埃。
20.如权利要求14所述的磁阻存储器,其特征在于,还包括:位于第二介质层上的第三介质层,第三介质层覆盖所述磁隧道结;位于第三介质层上的第二编程线,第二编程线与磁隧道结位置相对应。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210559867.1A CN103887422A (zh) | 2012-12-20 | 2012-12-20 | 磁阻存储器及其形成方法 |
US14/056,046 US20140175580A1 (en) | 2012-12-20 | 2013-10-17 | Magnetoresistive memory device and fabrictaion method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210559867.1A CN103887422A (zh) | 2012-12-20 | 2012-12-20 | 磁阻存储器及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103887422A true CN103887422A (zh) | 2014-06-25 |
Family
ID=50956236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210559867.1A Pending CN103887422A (zh) | 2012-12-20 | 2012-12-20 | 磁阻存储器及其形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140175580A1 (zh) |
CN (1) | CN103887422A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112864310A (zh) * | 2019-11-26 | 2021-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101663958B1 (ko) * | 2014-12-08 | 2016-10-12 | 삼성전자주식회사 | 자기 메모리 소자의 제조방법 |
US10614953B2 (en) * | 2016-01-12 | 2020-04-07 | University Of Florida Research Foundation, Inc. | Mitigation of contamination of electroplated cobalt-platinum films on substrates |
TWI678820B (zh) * | 2018-08-02 | 2019-12-01 | 世界先進積體電路股份有限公司 | 磁阻裝置及其形成方法 |
US11430950B2 (en) * | 2020-03-27 | 2022-08-30 | Micron Technology, Inc. | Low resistance via contacts in a memory device |
US20220352256A1 (en) * | 2021-04-28 | 2022-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside memory integration |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274486B1 (en) * | 1998-09-02 | 2001-08-14 | Micron Technology, Inc. | Metal contact and process |
US6352921B1 (en) * | 2000-07-19 | 2002-03-05 | Chartered Semiconductor Manufacturing Ltd. | Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization |
US20050052938A1 (en) * | 2003-08-21 | 2005-03-10 | Sony Corporation | Magnetic memory device and method of manufacturing the same |
CN1717799A (zh) * | 2002-11-27 | 2006-01-04 | 飞思卡尔半导体公司 | 磁电子器件及其制造方法 |
US20060170068A1 (en) * | 2005-01-31 | 2006-08-03 | Ren J J | Magnetoelectronic devices utilizing protective capping layers and methods of fabricating the same |
CN1901161A (zh) * | 2005-07-22 | 2007-01-24 | 米辑电子股份有限公司 | 连续电镀制作线路组件的方法及线路组件结构 |
US20100032779A1 (en) * | 2008-08-07 | 2010-02-11 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
US20100301486A1 (en) * | 2009-05-29 | 2010-12-02 | Kai Frohberg | High-aspect ratio contact element with superior shape in a semiconductor device for improving liner deposition |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001003131A1 (fr) * | 1999-07-05 | 2001-01-11 | Fujitsu Limited | Tete a effet magnetoresistant a modulation de spin, tete magnetique composee l'utilisant et unite d'entrainement de support d'enregistrement magnetique |
KR100939111B1 (ko) * | 2007-12-21 | 2010-01-28 | 주식회사 하이닉스반도체 | 자기터널접합소자 제조방법 |
US8617986B2 (en) * | 2009-11-09 | 2013-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits and methods for forming the integrated circuits |
-
2012
- 2012-12-20 CN CN201210559867.1A patent/CN103887422A/zh active Pending
-
2013
- 2013-10-17 US US14/056,046 patent/US20140175580A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6274486B1 (en) * | 1998-09-02 | 2001-08-14 | Micron Technology, Inc. | Metal contact and process |
US6352921B1 (en) * | 2000-07-19 | 2002-03-05 | Chartered Semiconductor Manufacturing Ltd. | Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization |
CN1717799A (zh) * | 2002-11-27 | 2006-01-04 | 飞思卡尔半导体公司 | 磁电子器件及其制造方法 |
US20050052938A1 (en) * | 2003-08-21 | 2005-03-10 | Sony Corporation | Magnetic memory device and method of manufacturing the same |
US20060170068A1 (en) * | 2005-01-31 | 2006-08-03 | Ren J J | Magnetoelectronic devices utilizing protective capping layers and methods of fabricating the same |
CN1901161A (zh) * | 2005-07-22 | 2007-01-24 | 米辑电子股份有限公司 | 连续电镀制作线路组件的方法及线路组件结构 |
US20100032779A1 (en) * | 2008-08-07 | 2010-02-11 | Renesas Technology Corp. | Semiconductor device and method of manufacturing the same |
US20100301486A1 (en) * | 2009-05-29 | 2010-12-02 | Kai Frohberg | High-aspect ratio contact element with superior shape in a semiconductor device for improving liner deposition |
Non-Patent Citations (1)
Title |
---|
黄淑琴: "《电工电子技术基础》", 1 September 2012, 上海交通大学出版社 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112864310A (zh) * | 2019-11-26 | 2021-05-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN112864310B (zh) * | 2019-11-26 | 2023-09-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140175580A1 (en) | 2014-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110957422B (zh) | 用于制造存储器件的方法和集成电路 | |
CN110875352B (zh) | 集成电路、mram单元和用于制造存储器件的方法 | |
TWI723300B (zh) | 磁阻式隨機存取記憶體結構及其製造方法 | |
KR101872176B1 (ko) | 메모리 셀 및 자기 메모리 셀 구조체 어레이 형성 방법과, 관련 메모리 셀 및 메모리 셀 구조체 | |
US9847476B2 (en) | Armature-clad MRAM device | |
US8681536B2 (en) | Magnetic tunnel junction (MTJ) on planarized electrode | |
CN103887422A (zh) | 磁阻存储器及其形成方法 | |
US10164173B2 (en) | Magnetic random access memory devices and methods of manufacturing the same | |
US11152561B2 (en) | Magnetic memory device | |
US11770937B2 (en) | Magnetic memory devices | |
US11961544B2 (en) | Spin-orbit torque (SOT) magnetoresistive random-access memory (MRAM) with low resistivity spin hall effect (SHE) write line | |
US10692925B2 (en) | Dielectric fill for memory pillar elements | |
KR102564790B1 (ko) | 자기 기억 소자 및 그 제조방법 | |
CN117898042A (zh) | 高度减小的mram堆叠 | |
TWI741340B (zh) | 記憶裝置及記憶裝置之製造方法 | |
EP4092771A1 (en) | Semiconductor device | |
US20230144157A1 (en) | Etching of magnetic tunnel junction (mtj) stack for magnetoresistive random-access memory (mram) | |
CN109560190B (zh) | 包括低k介电材料的mram与其的制作方法 | |
KR20180027711A (ko) | 자기 메모리 장치의 제조 방법 | |
KR20230064702A (ko) | 반도체 소자 | |
CN103928608A (zh) | 磁阻存储器的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140625 |
|
RJ01 | Rejection of invention patent application after publication |