KR100943860B1 - 자기터널접합 셀 형성방법 - Google Patents
자기터널접합 셀 형성방법 Download PDFInfo
- Publication number
- KR100943860B1 KR100943860B1 KR1020070135011A KR20070135011A KR100943860B1 KR 100943860 B1 KR100943860 B1 KR 100943860B1 KR 1020070135011 A KR1020070135011 A KR 1020070135011A KR 20070135011 A KR20070135011 A KR 20070135011A KR 100943860 B1 KR100943860 B1 KR 100943860B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- layer
- etching
- tunnel junction
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 80
- 238000005530 etching Methods 0.000 claims abstract description 120
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 230000002265 prevention Effects 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 46
- 229920006254 polymer film Polymers 0.000 claims description 10
- 238000009832 plasma treatment Methods 0.000 claims description 9
- 238000012805 post-processing Methods 0.000 claims description 7
- 239000008367 deionised water Substances 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 4
- UUXZFMKOCRKVDG-UHFFFAOYSA-N methane;hydrofluoride Chemical compound C.F UUXZFMKOCRKVDG-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 4
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 3
- 229910021641 deionized water Inorganic materials 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000006227 byproduct Substances 0.000 abstract description 40
- 230000002542 deteriorative effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 100
- 150000002736 metal compounds Chemical class 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 229910003321 CoFe Inorganic materials 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000009835 boiling Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 238000005260 corrosion Methods 0.000 description 5
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910019041 PtMn Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
본 발명은 도전성 식각부산물로 인한 특성 열화를 방지할 수 있는 자기터널접합 셀(Magnetic Tunnel Junction cell, MTJ cell)의 형성방법에 관한 것으로, 이를 위한 본 발명의 자기터널접합 셀의 형성방법은, 제1전극 상에 피닝막, 핀드막, 절연막 및 자유막이 순차적으로 적층하는 단계; 상기 자유막 상에 제2전극을 형성하는 단계; 상기 제2전극을 식각장벽으로 상기 자유막 및 절연막을 식각하여 제1패턴을 형성하는 단계; 상기 제1패턴의 측벽에 쇼트방지막을 형성하는 단계 및 상기 제2전극 및 상기 쇼트방지막을 식각장벽으로 상기 핀드막 및 피닝막을 식각하여 제2패턴을 형성하는 단계를 포함하고 있으며, 본 발명에 따르면, 쇼트방지막을 형성함으로써, 피닝막을 식각하는 과정에서 발생된 도전성 식각부산물로 인하여 자기터널접합 셀의 전기적인 특성이 열화되는 것을 방지할 수 있는 효과가 있다.
자기터널접합, 쇼트방지막, 식각부산물
Description
본 발명은 반도체 소자의 제조기술에 관한 것으로, 자기터널접합 셀(Magnetic Tunnel Junction cell, MTJ cell)의 형성방법에 관한 것이다.
최근 반도체 소자가 고집적화됨에 따라 셀 면적 축소에 유리하고, 고속동작 및 비휘발성을 갖는 차세대 반도체 메모리 장치로서 자기저항 메모리 장치(Magnetic Random Access Memory, MRAM)이 주목받고 있다. 자기저항 메모리 장치는 스윗칭 동작을 수행하는 트랜지스터와 정보를 저장하는 자기터널접합 셀(Magnetic Tunnel Junction cell, MTJ cell)로 구성되는데, 자기터널접합 셀은 두개의 강자성막 사이에 절연막이 개재된 자기터널접합부를 포함한다. 자기터널접합 셀은 두개의 강자성막의 자화방향에 따라 전기적 저항값이 달라지는데, 이러한 저항 변화에 따른 전압변화 또는 전류량의 변화를 이용하여 자기터널접합 셀에 저장된 정보가 논리 "1" 또는 논리 "0"인지를 판별할 수 있다.
도 1은 종래기술에 따른 자기터널접합 셀을 도시한 단면도이고, 도 2는 종래기술에 따른 문제점을 나타낸 전자주사현미경 이미지이다.
도 1 및 도 2를 참조하여, 종래기술에 따른 자기터널접합 셀의 형성방법을 살펴보면, 제1전극(11) 상에 피닝막(pinning layer, 12), 핀드막(pinned layer, 13), 절연막(14) 및 자유막(free layer, 15)을 순차적으로 증착한다. 이때, 피닝막(12), 핀드막(13) 및 자유막(15)은 금속화합물로 형성한다.
다음으로, 자유막(15) 상에 제2전극(16)을 형성한 후, 제2전극(16)을 식각장벽(etch barrier)으로 자유막(15), 절연막(14), 핀드막(13) 및 피닝막(12)을 차례로 식각하여 자기터널접합 셀을 형성한다. 이때, 자기터널접합 셀이 정상적으로 동작하기 위해서는 절연막(14)에 의하여 자유막(15)과 핀드막(13)이 전기적으로 분리되어야 한다.
그러나, 종래기술은 도 1의 'A'와 도 2의 'A'에 나타난 것처럼, 자기터널접합 셀을 형성하기 위한 식각공정시 발생한 도전성 식각부산물(etch by product, 18)로 인하여 자기터널접합 셀의 전기적인 특성이 열화되는 문제점이 있다. 이는 피닝막(12), 핀드막(13) 및 자유막(15)을 구성하는 금속화합물의 끓는점(boilimg point)이 높기 때문에 이들을 식각과정에서 발생된 도전성 식각부산물(18)이 잘 휘발되지 않고, 자기터널접합 셀의 측벽에 재증착(redeposition)되기 때문이다. 특히, 자기터널접합부(17)의 측벽에 재증착되어 핀드막(13)과 자유막(15)을 쇼트(short)시키는 도전성 식각부산물(18)로 인하여 자기터널접합 셀의 전기적인 특성이 열화되고, 이는 자기터널접합 셀을 이용하는 반도체 소자 예컨대, 자기저항 메모리 장치의 페일(fail)을 유발하여 반도체 소자의 신뢰성 및 제조 수율(yield)을 저하시키는 문제점이 있다. 이러한 문제점을 유발하는 자기터널접합부(17) 측벽에 재증착된 도전성 식각부산물(18)은 피닝막(12)을 식각하는 과정에서 발생하는 것으로, 피닝막(12)을 식각하는 과정에서 발생된 도전성 식각부산물(18)로 인하여 자기터널접합 셀의 전기적인 특성이 열화되는 것을 방지할 수 있는 방법이 필요하다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 자기터널접합 셀을 형성하기 위한 식각공정시 발생하는 도전성 식각부산물로 인하여 자기터널접합 셀의 전기적인 특성이 열화되는 것을 방지할 수 있는 자기터널접합 셀의 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 자기터널접합 셀의 형성방법은, 제1전극 상에 피닝막, 핀드막, 절연막 및 자유막이 순차적으로 적층하는 단계; 상기 자유막 상에 제2전극을 형성하는 단계; 상기 제2전극을 식각장벽으로 상기 자유막 및 절연막을 식각하여 제1패턴을 형성하는 단계; 상기 제1패턴의 측벽에 쇼트방지막을 형성하는 단계 및 상기 제2전극 및 상기 쇼트방지막을 식각장벽으로 상기 핀드막 및 피닝막을 식각하여 제2패턴을 형성하는 단계를 포함한다.
상기 쇼트방지막은 산화막, 질화막, 산화질화막 및 폴리머막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다. 이때, 상기 폴리머막은 불화탄소가스, 불화수소가스 및 불화메탄가스으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 혼합된 혼합가스를 사용하여 형성할 수 있다.
상기 제1패턴 및 상기 제2패턴을 형성하는 단계는, CH3OH, CO, Cl2 및 HBr로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 혼합된 혼합가스를 사용하여 실시할 수 있으며, 100℃ ~ 500℃ 범위의 온도에서 실시할 수 있다.
또한, 본 발명은 상기 제1패턴을 형성한 이후 및 상기 제2패턴을 형성한 이후, 후처리하는 단계를 더 포함할 수 있다. 이때, 상기 후처리하는 단계는, H2O 플라즈마 처리하는 단계 및 가열된 탈이온수 처리하는 단계를 포함할 수 있으며, 100℃ ~ 500℃ 범위의 온도에서 실시할 수 있다.
또한, 본 발명은 상기 제2패턴을 형성한 이후, 상기 쇼트방지막을 제거하는 단계를 더 포함할 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 자기터널접합 셀 형성방법은, 제1전극 상에 피닝막, 핀드막, 절연막 및 자유막이 순차적으로 적층하는 단계; 상기 자유막 상에 제2전극을 형성하는 단계; 상기 제2전극을 식각장벽으로 상기 자유막, 절연막 및 핀드막을 식각하여 제1패턴을 형성하는 단계; 상기 제1패턴의 측벽에 쇼트방지막을 형성하는 단계 및 상기 제2전극 및 상기 쇼트방지막을 식각장벽으로 상기 피닝막을 식각하여 제2패턴을 형성하는 단계를 포함한다.
상기 목적을 달성하기 위한 또 다른 일 측면에 따른 본 발명의 자기터널접합 셀 형성방법은 제1전극 상에 자유막, 절연막, 핀드막 및 피닝막이 순차적으로 적층하는 단계; 상기 피닝막 상에 제2전극을 형성하는 단계 및 상기 제2전극을 식각장벽으로 상기 피닝막, 상기 핀드막, 상기 절연막 및 상기 자유막을 순차적으로 식각 하는 단계를 포함한다.
본 발명은 피닝막을 식각하기 이전에 쇼트방지막을 형성함으로써, 피닝막을 식각하는 과정에서 발생된 도전성 식각부산물로 인하여 자기터널접합 셀의 전기적인 특성이 열화되는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명은 자유막, 절연막, 핀드막 및 피닝막 순서로 적층된 적층막을 형성하고, 피닝막을 먼저 식각함으로써, 피닝막을 식각하는 과정에서 발생하는 식각부산물로 인하여 자기터널접합 셀의 전기적인 특성이 열화되는 것을 방지할 수 있는 효과가 있다.
이로써, 자기터널접합 셀을 이용하는 반도체 소자의 신뢰성 및 제조 수율을 향상시킬 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술한 본 발명의 실시예들에서는 자기터널접합 셀(Magnetic Tunnel Junction cell, MTJ cell)을 형성하기 위한 식각공정시, 피닝막(pinning layer)을 식각하는 과정에서 발생하는 도전성 식각부산물로 인하여 자유막(free layer)과 핀 드막(pinned layer) 사이가 전기적으로 쇼트(short)되는 것을 방지할 수 있는 자기터널접합 셀 형성방법을 제공한다.
이하, 후술한 본 발명의 제1실시예에서는 피닝막을 식각하기 이전에 형성된 구조물 측벽에 쇼트방지막을 형성함으로써, 자기터널접합 셀을 형성하기 위한 식각공정시 발생하는 식각부산물로 인하여 자기터널접합 셀의 전기적이 특성이 열화되는 것을 방지하는 것을 기술적 원리로 한다.
도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 자기터널접합 셀의 형성방법을 도시한 공정단면도이다.
도 3a에 도시된 바와 같이, 제1전극(21)을 형성한다. 이때, 제1전극(21)은 탄탈륨막(Ta)으로 형성할 수 있다.
한편, 제1전극(21)의 형성하기 이전에 트랜지스터와 같은 소정의 구조물을 형성하기 위한 일련의 공정을 진행한다.
다음으로, 제1전극(21) 상에 피닝막(pinning layer, 22), 핀드막(pinned layer, 23), 절연막(24), 자유막(free layer, 25) 및 캡핑막(capping layer, 26)을 순차적으로 증착한다. 이때, 피닝막(22)은 핀드막(23)의 자화방향을 고정시키기 위한 것으로, 반강자성(antiferromagnetic)을 갖는 금속화합물 예컨대, PtMn 또는 IrMn을 사용하여 형성할 수 있으며, 100Å ~ 300Å 범위의 두께를 갖도록 형성할 수 있다.
핀드막(23) 및 자유막(25)은 강자성(ferromagnetic)을 갖는 금속화합물 예컨대, NiFe 또는 CoFe로 구성된 단일막으로 형성하거나, CoFe/Ru/CoFe와 같이 NiFe 또는 CoFe 사이에 루테늄막(Ru)이 개재된 적층막으로 형성할 수 있으며, 40Å ~ 80Å 범위의 두께를 갖도록 형성할 수 있다.
절연막(24)은 핀드막(23)과 자유막(25) 사이의 터널링장벽(tunneling barrier)으로 작용하며, 마그네슘산화막(MgO) 또는 알루미늄산화막(Al2O3)을 사용하여 10Å ~ 20Å 범위의 두께를 갖도록 형성할 수 있다.
캡핑막(26)은 자유막(25)을 구성하는 금속화합물의 금속성분이 산화 또는 부식되는 것을 방지하기 위한 것으로, 탄탈륨(Ta) 또는 탄탈륨질화막(TaN)으로 형성할 수 있다. 만약, 공정상의 오류로 인하여 자유막(25)을 구성하는 금속산화물의 금속성분이 산화 혹은 부식될 경우, 자기터널접합 셀의 자기저항(magnetoresistance, Rms) 값이 저하되어 자기터널접합 셀을 이용하는 자기저항 메모리 장치가 오동작할 우려가 있는데, 캡핑막(26)을 형성함으로써, 이를 방지할 수 있다.
참고로, 자기저항값(Rms)은 자기터널접합 셀이 고저항 상태일 때와 저저항 상태일 때의 저항차이를 저저항 상태일 때의 저항값에 대한 백분율로 정의한 값으로 만약, 자기저항이 낮을 경우, 자기터널접합 셀의 고저항값과 저저항값 사이의 차이가 감소하여 자기터널접합 셀을 이용하는 자기저항 메모리 장치의 정보 저장 특성이 저하될 수 있다.
다음으로, 캡핑막(26) 상에 제2전극용 도전막을 형성한 후, 제2전극용 도전막 상에 포토레지스트패턴(28)을 형성한다. 이때, 제2전극용 도전막은 티타늄질화 막(TiN)으로 형성할 수 있다.
다음으로, 포토레지스트패턴(28)을 식각장벽(etch barrier)으로 제2전극용 도전막을 식각하여 제2전극(27)을 형성한 후, 스트립(strip)공정을 실시하여 포토레지스트패턴(28)을 제거한다. 이때, 포토레지스트패턴(28)을 제거하는 이유는, 후속 자기터널접합 셀을 형성하기 위한 식각공정시 발생하는 식각부산물의 원활한 제거 및 식각속도를 향상시키기 위하여 고온 예컨대, 100℃ ~ 500℃ 범위의 온도에서 식각공정을 진행하기 때문이다. 이때, 포토레지스트패턴(28)이 잔류할 경우 고온(100℃ ~ 500℃)을 견디지 못하고 소실되어 본 발명의 자기터널접합 셀을 오염시킬 수 있다. 따라서, 제2전극(27)을 형성한 후, 포토레지스트패턴(28)을 제거하는 것이 바람직하다.
여기서, 본 발명의 자기터널접합 셀을 형성하기 위한 식각공정을 고온(100℃ ~ 500℃)에서 실시하는 이유는 후술한다.
도 3b에 도시된 바와 같이, 제2전극(27)을 식각장벽으로 캡핑막(26), 자유막(25) 및 절연막(24)을 순차적으로 식각하여 제1패턴(30)을 형성한다. 이하, 식각된 캡핑막(26)의 도면부호를 '26A'로, 식각된 자유막(25)의 도면부호를 '25A'로, 식각된 절연막(24)의 도면부호를 '24A'로 표기한다.
한편, 제2전극을 식각장벽으로 캡핑막, 자유막, 절연막 및 핀드막까지 순차적으로 식각하여 제1패턴을 형성할 수도 있다.
여기서, 제1패턴(30)을 형성하기 위한 식각공정은 건식식각(dry etch)으로 진행할 수 있으며, 식각가스로는 비활성가스 예컨대, 아르곤(Ar)가스와 Cl2, HBr, CH3OH 및 CO로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 혼합된 혼합가스를 사용하여 실시할 수 있다. 바람직하게는 상술한 다양한 식각가스의 조합에서 CH3OH 또는 CO를 포함하는 혼합가스를 식각가스로 사용하는 것이 좋다. 이는 식각가스로 CH3OH 또는 CO를 포함하는 혼합가스를 사용할 경우, 식각속도 향상킬 수 있고, 제1패턴(30)을 형성하는 과정에서 발생된 식각부산물이 제1패턴(30)의 표면에 재증착하는 현상을 완화시킬 수 있기 때문이다.
구체적으로, 제1패턴(30)을 형성하기 위한 식각공정시 식각가스로 CO가스를 사용하는 경우, 자유막(25A)을 구성하는 금속화합물 예컨대, NiFe 또는 CoFe와 CO가스가 결합한 상태 예컨대, Fe(Co)x(x는 자연수)와 같은 결합상태를 갖는 식각부산물이 형성되는데, 이는 금속화합물과 Cl 또는 Br이 결합한 상태 예컨대, Fe(Cl)x(x는 자연수)와 같은 결합상태를 갖는 식각부산물에 비하여 휘발성이 크다. 즉, 식각가스로 CH3OH 또는 CO를 포함하는 혼합가스를 사용하여 자유막(25A)을 구성하는 금속화합물을 식각할 경우, 높은 휘발성을 갖는 식각부산물이 생성되기 때문에 식각속도를 향상시킬 수 있으며, 식각부산물이 제1패턴(30)의 측벽에 재증착되는 것을 완화시킬 수 있다.
또한, 제1패턴(30)을 형성하기 위한 식각공정은 고온 예컨대, 100℃ ~ 500℃ 범위의 온도에서 실시할 수 있다. 이때, 제1패턴(30)을 형성하기 위한 식각공정을 고온(100℃ ~ 500℃)에서 진행하는 이유는, 자유막(25A)을 구성하는 금속화합물 예컨대, NiFe 또는 CoFe의 끓는점이 1000℃ 이상으로 매우 높기 때문이다. 잘 알려진 바와 같이, 높은 끓는점을 갖는 물질을 식각하는 과정에서 발생된 식각부산물은 휘발성이 낮은데, 고온(100℃ ~ 500℃)에서 식각공정을 진행함으로써, 식각부산물의 휘발성을 증가시킬 수 있다.
도 3c에 도시된 바와 같이, 제1패턴(30)을 형성한 후, 1차 후처리(first post treatment)를 실시한다. 이때, 1차 후처리는 H2O 플라즈마 처리(H2O plasma treatment)를 실시한 후, 가열된 탈이온수 처리(HOT DI treatment)를 실시하는 순서로 진행할 수 있으며, 100℃ ~ 500℃ 범위의 온도에서 실시할 수 있다.
여기서, 1차 후처리를 실시하는 이유는, 제1패턴(30)을 형성하기 위한 식각공정시 발생한 식각부산물 중 휘발되지 않고 제1패턴(30)의 표면에 재증착된 식각부산물을 제거함과 동시에 자유막(25A)을 구성하는 금속화합물 예컨대, NiFe 또는 CoFe을 구성하는 금속성분 예컨대, 철(Fe)의 부식을 방지하기 위함이다. 이때, 철(Fe)의 부식은 제1패턴(30)을 형성하기 위한 식각공정시 사용한 식각가스 중 할로겐가스 예컨대, Cl 또는 Br이 철과 결합하여 발생하는 것으로, 1차 후처리를 통하여 철과 결합하고 있는 Cl 또는 Br을 HCl 가스 또는 HBr 가스로 변환시켜 제거함으로써, 자유막(25A)을 구성하는 금속화합물의 금속성분이 산화 또는 부식되는 것을 방지할 수 있다.
참고로, 앞서 도 3a에 언급한 바와 같이, 자유막(25A)이 공정상의 오류로 인 하여 산화 혹은 부식될 경우, 자기터널접합 셀의 자기저항값(Rms)이 저하되어 자기터널접합 셀을 이용하는 자기저항 메모리 장치가 오동작할 우려가 있는데, 1차 후처리를 실시함으로써, 이를 방지할 수 있다.
도 3d에 도시된 바와 같이, 제1패턴(30) 양측벽에 쇼트방지막(31)을 형성한다. 이때, 쇼트방지막(31)은 후속 피닝막(22) 식각공정시 발생하는 도전성 식각부산물이 제1패턴(30)의 측벽에 재증착되는 것을 방지하기 위한 것이다. 즉, 피닝막(22)을 식각하는 과정에서 발생된 도전성 식각부산물로 인하여 자유막(25A)과 핀드막(23) 사이가 전기적으로 쇼트(short)되는 것을 방지하기 위한 것으로, 제1패턴(30)을 포함하는 결과물 전면에 쇼트방지막용 절연막을 형성한 후, 전면식각공정(etch back)을 실시하여 형성할 수 있다.
여기서, 쇼트방지막(31)은 산화막, 질화막 및 산화질화막(oxynitride)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다. 이때, 산화막으로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 또는 SOD(Spin On Dielectric)를 사용할 수 있고, 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다.
또한, 쇼트방지막(31)을 폴리머막으로 형성할 수도 있다. 이때, 폴리머막은 불화탄소가스, 불화수소가스 및 불화메탄가스로 이루어진 그룹으로부터 선택된 어 느 하나 또는 이들이 혼합된 혼합가스를 사용하여 형성할 수 있다. 이때, 불화탄소가스로는 C2F6, C4F6, C5F8, C4F8 또는 C3F3를 사용할 수 있고, 불화수소가스로는 CH4 또는 C2F4를 사용할 수 있으며, 불화메탄가스로는 CHF3, CH2F2 또는 CH3F를 사용할 수 있다. 여기서, 폴리머막은 포토레지스트와 그 구성이 유사한 물질막이지만, 포토레지스트에 비하여 그 경도(hardness)가 크고, 열적 안정성이 큰 물질이기 때문에 고온(100℃ ~ 500℃)에서도 소실되지 않는다. 따라서, 후속 자기터널접합 셀을 완성하기 위한 식각공정 즉, 제2패턴(32)을 형성하기 위한 식각공정시 손실되지 않고, 쇼트방지막(31)으로서 기능을 수행할 수 있다.
도 3e에 도시된 바와 같이, 제2전극(27) 및 쇼트방지막(31)을 식각장벽으로 핀드막(23) 및 피닝막(22)을 순차적으로 식각하여 제2패턴(32)을 형성한다. 이하, 식각된 핀드막(23A)의 도면부호를 '23A'로 식각된 피닝막(22A)의 도면부호를 '22A'로 표기한다.
한편, 제1패턴을 캡핑막, 자유막, 절연막 및 핀드막까지 식각하여 형성한 경우, 제2패턴을 형성하기 위한 식각공정은 제2전극 및 쇼트방지막을 식각장벽으로 피닝막까지 식각하여 형성할 수 있다. 즉, 식각된 피닝막이 제2패턴이 된다.
여기서, 제2패턴(32)을 형성하기 위한 식각공정은 제1패턴(30)을 형성하기 위한 식각공정과 동일한 방법으로 진행할 수 있다. 예컨대, 제2패턴(32)을 형성하기 위한 식각공정은 건식식각으로 진행할 수 있으며, 식각가스로는 비활성가스 예컨대, 아르곤(Ar)가스와 Cl2, HBr, CH3OH 및 CO로 이루어진 그룹으로부터 선택된 어 느 하나 또는 이들이 혼합된 혼합가스를 사용하여 실시할 수 있으며, 100℃ ~ 500℃ 범위의 온도에서 실시할 수 있다. 이로써, 제2패턴(32)을 형성하기 위한 식각공정시 발생하는 식각부산물의 휘발성을 증가시켜 식각속도를 향상시킬 수 있으며, 제2패턴(32)의 표면에 식각부산물이 재증착하는 것을 완화할 수 있다.
특히, 쇼트방지막(31)으로 인하여 피닝막(22A)을 식각하는 과정에서 발생하는 도전성 식각부산물이 자기터널접합부 측벽 즉, 자유막(25A)과 핀드막(23A) 측벽에 재증착되어 이들 사이를 전기적으로 쇼트시키는 현상을 방지할 수 있다.
도 3f에 도시된 바와 같이, 제2패턴(32)을 형성한 후, 2차 후처리를 실시한다. 이때, 2차 후처리는 H2O 플라즈마 처리(H2O plasma treatment)를 실시한 후, 가열된 탈이온수 처리(HOT DI treatment)를 실시하는 순서로 진행할 수 있으며, 100℃ ~ 500℃ 범위의 온도에서 실시할 수 있다.
여기서, 2차 후처리를 실시하는 이유는, 제2패턴(32)을 형성하기 위한 식각공정시 발생한 식각부산물 중 휘발되지 않고 제2패턴(30)의 표면 및 쇼트방지막(31)의 표면에 재증착된 식각부산물을 제거함과 동시에 핀드막(23A)을 구성하는 금속화합물의 금속성분의 산화 또는 부식을 방지하기 위함이다.
참고로, 앞서 도 3a에 언급한 바와 같이, 공정상의 오류로 자유막(25A)을 구성하는 금속화합물의 금속성분이 산화 또는 부식될 경우, 자기터널접합 셀의 자기저항값(Rms)이 저하되어 자기저항 메모리 장치가 오동작할 우려가 있는데 이는 핀드막(23A)을 구성하는 금속화합물의 금속성분이 산화 또는 부식될 경우 동일하게 발 생할 수 있다. 따라서, 2차 후처리를 실시하여 핀드막(23A)의 산화 또는 부식을 방지함으로써, 자기터널접합 셀의 자기저항값(Rms)이 저하되는 현상을 방지할 수 있다.
한편, 쇼트방지막(31)을 폴리머막으로 형성한 경우, 2차 후처리를 진행하기 이전에 쇼트방지막(31) 제거하는 것이 바람직하다. 이는 폴리머막의 경우, 후속 공정을 통하여 형성될 자기터널접합 셀을 덮는 층간절연막과의 계면특성이 나쁘기 때문에 층간절연막에 크랙(crack)을 발생시킬 우려가 있기 때문이다. 폴리머막으로 구성된 쇼트방지막(31)은 산소 플라즈마 공정(O2 plasma)을 사용하여 제거할 수 있다.
상술한 공정과정을 통하여 본 발명의 제1실시예에 따른 자기터널접합 셀을 형성할 수 있다.
이와 같이, 본 발명은 쇼트방지막(31)을 형성함으로써, 피닝막(22A)을 식각하는 과정에서 발생하는 도전성 식각부산물로 인하여 자유막(25A)과 핀드막(23A) 사이가 전기적으로 쇼트되는 것을 방지할 수 있다.
또한, 본 발명은 후처리를 실시함으로써, 제1패턴(30) 및 제2패턴(32)을 형성하는 과정에서 발생된 식각부산물을 제거함과 동시에, 자유막(25A) 및 핀드막(23A)을 구성하는 금속화합물의 금속성분이 산화 또는 부식되는 것을 방지할 수 있다.
이로써, 자기터널접합 셀을 이용하는 반도체 소자의 신뢰성 및 제조 수율을 향상시킬 수 있다.
이하, 후술할 본 발명의 제2실시예에서는 제1실시예와 반대로 자유막, 절연막, 핀드막 및 피닝막 순서로 적층한 후, 식각공정을 진행하는 것을 기술적 원리로 한다. 즉, 피닝막을 먼저 식각함으로써, 피닝막을 식각하는 과정에서 발생된 도전성 식각부산물로 인하여 자기터널접합 셀의 전기적인 특성이 열화되는 것을 원천적으로 방지할 수 있다.
도 4a 내지 도 4c는 본 발명의 제2실시예에 따른 자기터널접합 셀의 형성방법을 도시한 공정단면도이다.
도 4a에 도시된 바와 같이, 제1전극(41)을 형성한다. 이때, 제1전극(41)은 탄탈륨막(Ta)으로 형성할 수 있다.
한편, 제1전극(41)의 형성하기 이전에 트랜지스터와 같은 소정의 구조물을 형성하기 위한 일련의 공정을 진행한다.
다음으로, 제1전극(41) 상에 자유막(42), 절연막(43), 핀드막(44) 및 피닝막(45)이 순차적으로 형성한다. 이때, 피닝막(45)은 핀드막(44)의 자화방향을 고정시키기 위한 것으로, 반강자성(antiferromagnetic)을 갖는 금속화합물 예컨대, PtMn 또는 IrMn을 사용하여 형성할 수 있으며, 100Å ~ 300Å 범위의 두께를 갖도록 형성할 수 있다.
핀드막(44) 및 자유막(42)은 강자성(ferromagnetic)을 갖는 금속화합물 예컨대, NiFe 또는 CoFe로 구성된 단일막으로 형성하거나, CoFe/Ru/CoFe와 같이 NiFe 또는 CoFe 사이에 루테늄막(Ru)이 개재된 적층막으로 형성할 수 있으며, 40Å ~ 80 Å 범위의 두께를 갖도록 형성할 수 있다.
절연막(43)은 핀드막(44)과 자유막(42) 사이의 터널링장벽(tunneling barrier)으로 작용하며, 마그네슘산화막(MgO) 또는 알루미늄산화막(Al2O3)을 사용하여 10Å ~ 20Å 범위의 두께를 갖도록 형성할 수 있다.
다음으로, 피닝막(45) 상에 제2전극용 도전막을 형성한 후, 제2전극용 도전막 상에 포토레지스트패턴(47)을 형성한다. 이때, 제2전극용 도전막은 티타늄질화막(TiN)으로 형성할 수 있다.
다음으로, 포토레지스트패턴(47)을 식각장벽으로 제2전극용 도전막을 식각하여 제2전극(46)을 형성한 후, 스트립(strip)공정을 실시하여 포토레지스트패턴(47)을 제거한다. 이때, 포토레지스트패턴(47)을 제거하는 이유는, 후속 자기터널접합 셀을 형성하기 위한 식각공정시 발생하는 식각부산물의 원활한 제거 및 식각속도를 향상을 향상시키기 위하여 고온 예컨대, 100℃ ~ 500℃ 범위의 온도에서 식각공정을 진행하기 때문이다. 이때, 포토레지스트패턴(47)이 잔류할 경우 고온(100℃ ~ 500℃)을 견디지 못하고 소실되어 본 발명의 자기터널접합 셀을 오염시킬 수 있다. 따라서, 제2전극(46)을 형성한 후, 포토레지스트패턴(47)을 제거하는 것이 바람직하다.
도 4b에 도시된 바와 같이, 제2전극(46)을 식각장벽으로 피닝막(45), 핀드막(44), 절연막(43) 및 자유막(42)을 순차적으로 식각하여 자기터널접합 셀을 형성한다. 이하, 식각된 피닝막(45)의 도면부호를 '45A'로, 식각된 핀드막(44)의 도면 부로를 '44A'로, 식각된 절연막(43)의 도면부호를 '43A'로, 식각된 자유막(42)의 도면부호를 '42A'로 표기한다.
여기서, 본 발명의 제2실시예는 피닝막(45A)을 제일 먼저 식각함으로써, 피닝막(45A)을 식각하는 과정에서 발생하는 도전성 식각부산물이 자기터널접합부 측벽에 재증착하여 핀드막(44A)과 자유막(42A) 사이를 쇼트시키는 것을 원천적으로 방지할 수 있다.
이때, 식각공정은 건식식각(dry etch)으로 진행할 수 있으며, 식각가스로는 비활성가스 예컨대, 아르곤(Ar)가스와 Cl2, HBr, CH3OH 및 CO로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 혼합된 혼합가스를 사용하여 실시할 수 있다. 바람직하게는 상술한 다양한 식각가스의 조합에서 CH3OH 또는 CO를 포함하는 혼합가스를 식각가스로 사용하는 것이 좋다. 이는 식각가스로 CH3OH 또는 CO를 포함하는 혼합가스를 사용할 경우, 식각속도를 향상킬 수 있으며, 식각과정에서 발생된 식각부산물이 자기터널접합 셀의 측벽에 재증착되는 현상을 완화시킬 수 있기 때문이다.
또한, 식각공정은 고온 예컨대, 100℃ ~ 500℃ 범위의 온도에서 실시할 수 있다. 이때, 식각공정을 고온(100℃ ~ 500℃)에서 진행하는 이유는, 자유막(42A), 핀드막(44A) 및 피닝막(45A)을 구성하는 금속화합물의 끓는점이 1000℃ 이상으로 매우 높기 때문이다. 잘 알려진 바와 같이, 높은 끓는점을 갖는 물질을 식각하는 과정에서 발생된 식각부산물은 휘발성이 낮은데, 고온(100℃ ~ 500℃)에서 식각공 정을 진행함으로써, 식각부산물의 휘발성을 증가시킬 수 있다.
도 4c에 도시된 바와 같이, 자기터널접합 셀을 형성한 후, 후처리(post treatment)를 실시한다. 이때, 후처리는 H2O 플라즈마 처리(H2O plasma treatment)를 실시한 후, 가열된 탈이온수 처리(HOT DI treatment)를 실시하는 순서로 진행할 수 있으며, 100℃ ~ 500℃ 범위의 온도에서 실시할 수 있다.
여기서, 후처리를 실시하는 이유는, 자기터널접합 셀을 형성하기 위한 식각공정시 발생한 식각부산물 중 휘발되지 않고 자기터널접합 셀의 표면에 재증착된 식각부산물을 제거함과 동시에, 자유막(42A) 및 핀드막(44A)을 구성하는 금속화합물의 금속성분이 산화 또는 부식되는 것을 방지하기 위함이다.
참고로, 앞서 도 3a에 언급한 바와 같이, 자유막(42A) 및 핀드막(44A)이 공정상의 오류로 인하여 산화 또는 부식될 경우, 자기터널접합 셀의 자기저항(Rms) 값이 저하되어 자기터널접합 셀을 이용하는 자기저항 메모리 장치가 오동작할 우려가 있는데, 후처리를 실시함으로써, 이를 방지할 수 있다.
상술한 공정과정을 통하여 본 발명의 제2실시예에 따른 자기터널접합 셀을 형성할 수 있다.
이와 같이, 본 발명은 자유막(42A) 및 핀드막(44A)을 식각하기 이전에 피닝막(45)을 먼저 식각함으로써, 피닝막(45)을 식각하는 과정에서 발생하는 도전성 식각부산물로 인하여 자기터널접합 셀의 전기적인 특성이 열화되는 것을 방지할 수 있다.
또한, 본 발명은 후처리를 실시함으로써, 공정상의 오류로 인하여 자유막(42A) 및 핀드막(44A)을 구성하는 금속화합물의 금속성분이 산화 또는 부식되는 것을 방지함으로써, 자기터널접합 셀의 전기적인 특성을 향상시킬 수 있다.
이로써, 본 발명은 자기터널접합 셀을 이용하는 반도체 소자의 신뢰성 및 제조 수율을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 자기터널접합 셀을 도시한 단면도.
도 2는 종래기술에 따른 문제점을 나타낸 전자주사현미경 이미지.
도 3a 내지 도 3f는 본 발명의 제1실시예에 따른 자기터널접합 셀의 형성방법을 도시한 공정단면도.
도 4a 내지 도 4c는 본 발명의 제2실시예에 따른 자기터널접합 셀의 형성방법을 도시한 공정단면도.
*도면 주요 부분에 대한 부호 설명*
21, 41 : 제1전극 22, 22A, 45, 45A : 피닝막
23, 23A, 44, 44A : 핀드막 24, 24A, 43, 43A : 절연막
25, 25A, 42, 42A : 자유막 26, 26A : 캡핑막
27, 46 : 제2전극 28, 47 : 포토레지스트패턴
30 : 제1패턴 31 : 쇼트방지막
32 : 제2패턴
Claims (16)
- 제1전극 상에 피닝막, 핀드막, 절연막 및 자유막이 순차적으로 적층하는 단계;상기 자유막 상에 제2전극을 형성하는 단계;상기 제2전극을 식각장벽으로 상기 자유막 및 절연막을 식각하여 제1패턴을 형성하는 단계;1차 후처리를 실시하는 단계;상기 제1패턴의 측벽에 쇼트방지막을 형성하는 단계; 및상기 제2전극 및 상기 쇼트방지막을 식각장벽으로 상기 핀드막 및 피닝막을 식각하여 제2패턴을 형성하는 단계를 포함하는 자기터널접합 셀 형성방법.
- 제1전극 상에 피닝막, 핀드막, 절연막 및 자유막이 순차적으로 적층하는 단계;상기 자유막 상에 제2전극을 형성하는 단계;상기 제2전극을 식각장벽으로 상기 자유막, 절연막 및 핀드막을 식각하여 제1패턴을 형성하는 단계;1차 후처리를 실시하는 단계;상기 제1패턴의 측벽에 쇼트방지막을 형성하는 단계; 및상기 제2전극 및 상기 쇼트방지막을 식각장벽으로 상기 피닝막을 식각하여 제2패턴을 형성하는 단계를 포함하는 자기터널접합 셀 형성방법.
- 제1항 또는 제2항에 있어서,상기 쇼트방지막은 산화막, 질화막, 산화질화막 및 폴리머막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성하는 자기터널접합 셀 형성방법.
- 제3항에 있어서,상기 폴리머막은 불화탄소가스, 불화수소가스 및 불화메탄가스으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 혼합된 혼합가스를 사용하여 형성하는 자기터널접합 셀 형성방법.
- 제1항 또는 제2항에 있어서,상기 제1패턴 및 상기 제2패턴을 형성하는 단계는,CH3OH, CO, Cl2 및 HBr로 이루어진 그룹으로부터 선택된 어느 하나 또는 이 들이 혼합된 혼합가스를 사용하여 실시하는 자기터널접합 셀 형성방법.
- 제1항 또는 제2항에 있어서,상기 제1패턴 및 상기 제2패턴을 형성하는 단계는,100℃ ~ 500℃ 범위의 온도에서 실시하는 자기터널접합 셀 형성방법.
- 제1항 또는 제2항에 있어서,상기 제2패턴을 형성한 이후에 2차 후처리를 실시하는 단계를 더 포함하는 자기터널접합 셀 형성방법.
- 제7항에 있어서,상기 1차 후처리 및 상기 2차 후처리는,H2O 플라즈마 처리하는 단계; 및가열된 탈이온수 처리하는 단계를 포함하는 자기터널접합 셀 형성방법.
- 제7항에 있어서,상기 1차 후처리 및 상기 2차 후처리는,100℃ ~ 500℃ 범위의 온도에서 실시하는 자기터널접합 셀 형성방법.
- 제1항 또는 제2항에 있어서,상기 제2패턴을 형성한 이후, 상기 쇼트방지막을 제거하는 단계를 더 포함하는 자기터널접합 셀 형성방법.
- 제1전극 상에 자유막, 절연막, 핀드막 및 피닝막이 순차적으로 적층하는 단계;상기 피닝막 상에 제2전극을 형성하는 단계; 및상기 제2전극을 식각장벽으로 상기 피닝막, 상기 핀드막, 상기 절연막 및 상기 자유막을 순차적으로 식각하는 단계를 포함하는 자기터널접합 셀 형성방법.
- 제11항에 있어서,상기 피닝막, 상기 핀드막, 상기 절연막 및 상기 자유막을 순차적으로 식각하는 단계는, CH3OH, CO, Cl2 및 HBr로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 혼합된 혼합가스를 사용하여 실시하는 자기터널접합 셀 형성방법.
- 제11항에 있어서,상기 피닝막, 상기 핀드막, 상기 절연막 및 상기 자유막을 순차적으로 식각하는 단계는, 100℃ ~ 500℃ 범위의 온도에서 실시하는 자기터널접합 셀 형성방법.
- 제11항에 있어서,상기 피닝막, 상기 핀드막, 상기 절연막 및 상기 자유막을 순차적으로 식각한 후, 후처리하는 단계를 더 포함하는 자기터널접합 셀 형성방법.
- 제14항에 있어서,상기 후처리하는 단계는,H2O 플라즈마 처리하는 단계; 및가열된 탈이온수 처리하는 단계를 포함하는 자기터널접합 셀 형성방법.
- 제14항에 있어서,상기 후처리하는 단계는,100℃ ~ 500℃ 범위의 온도에서 실시하는 자기터널접합 셀 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135011A KR100943860B1 (ko) | 2007-12-21 | 2007-12-21 | 자기터널접합 셀 형성방법 |
| US12/165,363 US8491799B2 (en) | 2007-12-21 | 2008-06-30 | Method for forming magnetic tunnel junction cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135011A KR100943860B1 (ko) | 2007-12-21 | 2007-12-21 | 자기터널접합 셀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090067372A KR20090067372A (ko) | 2009-06-25 |
| KR100943860B1 true KR100943860B1 (ko) | 2010-02-24 |
Family
ID=40787364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070135011A KR100943860B1 (ko) | 2007-12-21 | 2007-12-21 | 자기터널접합 셀 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8491799B2 (ko) |
| KR (1) | KR100943860B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9761792B2 (en) | 2014-11-27 | 2017-09-12 | Samsung Electronics Co., Ltd. | Magnetic random access memory devices and methods of manufacturing the same |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120058113A (ko) * | 2010-11-29 | 2012-06-07 | 삼성전자주식회사 | 자기 터널 접합 구조체의 제조 방법 및 이를 이용하는 자기 메모리 소자의 제조 방법 |
| KR101222190B1 (ko) * | 2011-02-22 | 2013-01-14 | 인하대학교 산학협력단 | 자기터널접합 구조에 대한 건식 식각 방법 |
| KR101881932B1 (ko) | 2011-12-07 | 2018-07-27 | 삼성전자주식회사 | 자기 소자 및 그 제조 방법 |
| US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
| KR102054819B1 (ko) | 2013-05-22 | 2019-12-11 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102101954B1 (ko) | 2013-11-05 | 2020-05-29 | 삼성전자주식회사 | 자기터널접합을 포함하는 자기 기억 소자 |
| US9142762B1 (en) | 2014-03-28 | 2015-09-22 | Qualcomm Incorporated | Magnetic tunnel junction and method for fabricating a magnetic tunnel junction |
| US10003014B2 (en) * | 2014-06-20 | 2018-06-19 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
| KR102259870B1 (ko) * | 2014-07-30 | 2021-06-04 | 삼성전자주식회사 | 자기 메모리 장치 및 그의 형성방법 |
| US9543511B2 (en) * | 2015-03-12 | 2017-01-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM device |
| KR102323252B1 (ko) | 2015-10-07 | 2021-11-08 | 삼성전자주식회사 | 식각 부산물 검사 방법 및 이를 이용한 반도체 소자 제조 방법 |
| US20170186944A1 (en) * | 2015-12-29 | 2017-06-29 | International Business Machines Corporation | Enhancement of spin transfer torque magnetoresistive random access memory device using hydrogen plasma |
| KR20170080741A (ko) * | 2015-12-30 | 2017-07-11 | 에스케이하이닉스 주식회사 | 전자 장치 |
| KR102458921B1 (ko) | 2016-03-10 | 2022-10-25 | 삼성전자주식회사 | 메모리 소자 제조 방법 |
| KR102481302B1 (ko) | 2016-09-06 | 2022-12-27 | 삼성전자주식회사 | 자기 메모리 장치의 제조 방법 |
| US10522749B2 (en) * | 2017-05-15 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage |
| US10043851B1 (en) | 2017-08-03 | 2018-08-07 | Headway Technologies, Inc. | Etch selectivity by introducing oxidants to noble gas during physical magnetic tunnel junction (MTJ) etching |
| WO2019040504A2 (en) * | 2017-08-23 | 2019-02-28 | Everspin Technologies, Inc. | METHODS OF MANUFACTURING AN INTEGRATED CIRCUIT USING ENCAPSULATION DURING AN ENGRAVING PROCESS |
| US10359699B2 (en) | 2017-08-24 | 2019-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-adaptive halogen treatment to improve photoresist pattern and magnetoresistive random access memory (MRAM) device uniformity |
| US10038138B1 (en) | 2017-10-10 | 2018-07-31 | Headway Technologies, Inc. | High temperature volatilization of sidewall materials from patterned magnetic tunnel junctions |
| US10134981B1 (en) | 2017-10-20 | 2018-11-20 | Headway Technologies, Inc. | Free layer sidewall oxidation and spacer assisted magnetic tunnel junction (MTJ) etch for high performance magnetoresistive random access memory (MRAM) devices |
| US10325639B2 (en) | 2017-11-20 | 2019-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Initialization process for magnetic random access memory (MRAM) production |
| US10153427B1 (en) | 2017-12-28 | 2018-12-11 | Headway Technologies, Inc. | Magnetic tunnel junction (MTJ) performance by introducing oxidants to methanol with or without noble gas during MTJ etch |
| US10475991B2 (en) | 2018-02-22 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication of large height top metal electrode for sub-60nm magnetoresistive random access memory (MRAM) devices |
| TWI812762B (zh) * | 2018-07-30 | 2023-08-21 | 日商東京威力科創股份有限公司 | 處理被處理體之方法、處理裝置及處理系統 |
| CN113903763A (zh) * | 2020-07-07 | 2022-01-07 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040060313A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 마그네틱 램의 형성방법 |
| KR20040110380A (ko) * | 2003-06-19 | 2004-12-31 | 주식회사 하이닉스반도체 | 자기 에지도메인 고정을 이용한 자기메모리셀의 셀균일도향상방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6485989B1 (en) * | 2001-08-30 | 2002-11-26 | Micron Technology, Inc. | MRAM sense layer isolation |
| US6656371B2 (en) * | 2001-09-27 | 2003-12-02 | Micron Technology, Inc. | Methods of forming magnetoresisitive devices |
| US6893893B2 (en) * | 2002-03-19 | 2005-05-17 | Applied Materials Inc | Method of preventing short circuits in magnetic film stacks |
| US6897532B1 (en) * | 2002-04-15 | 2005-05-24 | Cypress Semiconductor Corp. | Magnetic tunneling junction configuration and a method for making the same |
| US7320942B2 (en) * | 2002-05-21 | 2008-01-22 | Applied Materials, Inc. | Method for removal of metallic residue after plasma etching of a metal layer |
| US6781173B2 (en) * | 2002-08-29 | 2004-08-24 | Micron Technology, Inc. | MRAM sense layer area control |
| US7105361B2 (en) * | 2003-01-06 | 2006-09-12 | Applied Materials, Inc. | Method of etching a magnetic material |
| US7151652B2 (en) * | 2003-06-18 | 2006-12-19 | Hewett-Packard Development Company, L.P. | Top-pinned magnetoresistive device having adjusted interface property |
| FR2860910B1 (fr) * | 2003-10-10 | 2006-02-10 | Commissariat Energie Atomique | Dispositif a jonction tunnel magnetique et procede d'ecriture/lecture d'un tel dispositif |
| US20090042388A1 (en) * | 2007-08-10 | 2009-02-12 | Zhi-Qiang Sun | Method of cleaning a semiconductor substrate |
| US7696551B2 (en) * | 2007-09-20 | 2010-04-13 | Magic Technologies, Inc. | Composite hard mask for the etching of nanometer size magnetic multilayer based device |
| KR100939111B1 (ko) * | 2007-12-21 | 2010-01-28 | 주식회사 하이닉스반도체 | 자기터널접합소자 제조방법 |
| US7936027B2 (en) * | 2008-01-07 | 2011-05-03 | Magic Technologies, Inc. | Method of MRAM fabrication with zero electrical shorting |
-
2007
- 2007-12-21 KR KR1020070135011A patent/KR100943860B1/ko not_active IP Right Cessation
-
2008
- 2008-06-30 US US12/165,363 patent/US8491799B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040060313A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 마그네틱 램의 형성방법 |
| KR20040110380A (ko) * | 2003-06-19 | 2004-12-31 | 주식회사 하이닉스반도체 | 자기 에지도메인 고정을 이용한 자기메모리셀의 셀균일도향상방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9761792B2 (en) | 2014-11-27 | 2017-09-12 | Samsung Electronics Co., Ltd. | Magnetic random access memory devices and methods of manufacturing the same |
| US10164173B2 (en) | 2014-11-27 | 2018-12-25 | Samsung Electronics Co., Ltd. | Magnetic random access memory devices and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090067372A (ko) | 2009-06-25 |
| US20090159563A1 (en) | 2009-06-25 |
| US8491799B2 (en) | 2013-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100943860B1 (ko) | 자기터널접합 셀 형성방법 | |
| KR100939111B1 (ko) | 자기터널접합소자 제조방법 | |
| US10937956B2 (en) | Magnetoresistive random access memory structure and method of forming the same | |
| KR101073132B1 (ko) | 자기터널접합 장치 제조방법 | |
| KR100942984B1 (ko) | 자기터널접합 셀 형성방법 | |
| KR101870873B1 (ko) | 반도체 소자의 제조방법 | |
| US8828742B2 (en) | Method of manufacturing magnetoresistive effect element that includes forming insulative sidewall metal oxide layer by sputtering particles of metal material from patterned metal layer | |
| US11355701B2 (en) | Integrated circuit | |
| CN111566831B (zh) | 用于高性能磁性随机存取存储器装置的自由层氧化与间隔物辅助磁性穿隧结蚀刻 | |
| US11283009B2 (en) | Method for manufacturing memory device having protection spacer | |
| US11723282B2 (en) | Magneto-resistive random-access memory (MRAM) devices with self-aligned top electrode via | |
| KR20100076557A (ko) | 자기터널접합 장치 제조방법 | |
| KR20100076556A (ko) | 자기터널접합 장치 제조방법 | |
| KR101015144B1 (ko) | 자기터널접합 장치 제조방법 | |
| US20240349616A1 (en) | Method of fabricating magneto-resistive random access memory (mram) | |
| CN111613719B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
| US20240090336A1 (en) | Method of fabricating magneto-resistive random access memory (mram) | |
| CN111613572A (zh) | 一种磁性随机存储器存储单元及其外围电路的制备方法 | |
| KR20100053856A (ko) | 자기터널접합 장치 제조방법 | |
| CN111613571B (zh) | 一种制作磁性随机存储器单元阵列的方法 | |
| CN111668366B (zh) | 一种磁性随机存储器顶电极接触及其制备方法 | |
| CN111490151A (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
| CN111490152B (zh) | 一种制作超小型磁性随机存储器阵列的方法 | |
| CN111816763B (zh) | 一种磁性隧道结存储阵列单元及其外围电路的制备方法 | |
| KR20130034260A (ko) | 반도체 장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |