KR20100053856A - 자기터널접합 장치 제조방법 - Google Patents

자기터널접합 장치 제조방법 Download PDF

Info

Publication number
KR20100053856A
KR20100053856A KR1020080112684A KR20080112684A KR20100053856A KR 20100053856 A KR20100053856 A KR 20100053856A KR 1020080112684 A KR1020080112684 A KR 1020080112684A KR 20080112684 A KR20080112684 A KR 20080112684A KR 20100053856 A KR20100053856 A KR 20100053856A
Authority
KR
South Korea
Prior art keywords
film
tunnel junction
magnetic tunnel
junction device
layer
Prior art date
Application number
KR1020080112684A
Other languages
English (en)
Inventor
조상훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080112684A priority Critical patent/KR20100053856A/ko
Publication of KR20100053856A publication Critical patent/KR20100053856A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 도전성 식각부산물로부터 자유롭고, 인접한 자기터널접합 장치(Magnetic Tunnel Junction device, MTJ device)간 간섭현상을 방지할 수 있는 자기터널접합 장치의 제조방법에 관한 것으로, 이를 위한 본 발명의 자기터널접합 장치 제조방법은, 소정의 간격을 갖는 복수의 오픈영역을 구비하는 절연막을 형성하는 단계; 상기 오픈영역의 바닥 및 측벽에 제1전극, 피닝막 및 핀드막이 적층된 제1패턴을 형성하는 단계; 상기 제1패턴을 포함하는 구조물 전면에 상기 오픈영역을 매립하도록 터널절연막, 강자성막 및 제2전극용 도전막이 순차적으로 적층된 적층막을 형성하는 단계 및 상기 오픈영역보다 큰 선폭을 갖는 감광막패턴을 식각장벽으로 상기 적층막을 식각하여 터널절연막, 자유막 및 제2전극이 적층된 제2패턴을 형성하는 단계를 포함하고 있으며, 상술한 본 발명에 따르면, 공정간 도전성 식각부산물로 부터 자유롭고, 인접한 자기터널접합 장치가 간섭현상을 방지할 수 있는 효과가 있다.
자기터널접합, 간섭, 부산물, 쇼트

Description

자기터널접합 장치 제조방법{METHOD FOR MANUFACTURING MAGNETIC TUNNEL JUNCTION DEVICE}
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 도전성 식각부산물로부터 자유롭고, 인접한 자기터널접합 장치(Magnetic Tunnel Junction device, MTJ device)간 간섭현상을 방지할 수 있는 자기터널접합 장치의 제조방법에 관한 것이다.
최근 반도체 장치가 고집적화됨에 따라 셀 면적 축소에 유리하고, 고속동작 및 비휘발성을 갖는 차세대 반도체 메모리 장치로서 자기 메모리 장치(Magnetic Random Access Memory, MRAM)가 주목받고 있다. 자기 메모리 장치는 스윗칭 동작을 수행하는 트랜지스터와 정보를 저장하는 자기터널접합 장치(Magnetic Tunnel Junction device, MTJ device)로 구성된다. 자기터널접합 장치는 두 개의 강자성막의 자화방향(magnetization direction)에 따라 자기저항비(magnetoresistance, MR)가 달라지는데, 이러한 자기저항비 변화에 따른 전압변화 또는 전류량의 변화를 이 용하여 자기터널접합 장치에 저장된 정보가 논리 "1" 또는 논리 "0"인지를 판별할 수 있다.
도 1은 종래기술에 따른 자기터널접합 장치를 도시한 단면도이다.
도 1을 참조하여 종래기술에 따른 자기터널접합 장치의 제조방법을 살펴보면, 소정의 구조물이 구비된 기판(101) 상부에 제1전극(102), 자기터널접합층(107) 및 제2전극(108)을 순차적으로 형성한다. 이때, 자기터널접합층(107)은 제1전극(102) 상에서 반강자성(antiferromagnetic) 물질로 이루어진 피닝막(pinning layer, 103), 강자성(ferromagnetic) 물질로 이루어지고 피닝막(103)에 의하여 자화방향이 고정된 핀드막(pinned layer, 104), 터널절연막(tunnel insulator, 105) 및 강자성 물질로 이루어지고 자화방향이 외부자극 예컨대, 자기장(magnetic field) 또는 스핀전달토크(Spin Transfer Torque, STT) 의하여 변화되는 자유막(free layer, 106)이 순차적으로 적층된 적층막으로 이루어진다.
다음으로, 제2전극(108) 상에 감광막패턴을 형성한 후, 감광막패턴을 식각장벽으로 제2전극(108), 자기터널접합층(107) 및 제1전극(102)을 순차적으로 식각하여 스택(stack) 구조의 자기터널접합 장치를 형성한다.
상술한 종래기술에서 자기터널접합 장치는 측벽이 수직 프로파일을 갖는 것이 바람직하다. 하지만, 자기터널접합 장치를 형성하기 위한 식각공정시 각 박막간 식각선택비 차이로 인하여 측벽이 경사진 사다리꼴 형상의 자기터널접합 장치가 형성된다. 자기터널접합 장치의 경사진 측벽으로 인해 인접한 자기터널접합 장치간 간격(S2)이 기설정된 간격(S1)보다 작아지는 문제점이 발생한다(T1 > T2). 인접한 자기터널접합 장치간 간격이 감소할 경우, 이들 사이에 간섭이 발생하여 자기터널접합 장치의 특성이 열화되는 문제점이 발생한다. 또한, 인접한 자기터널접합 장치 간의 간격이 더욱더 감소할 경우, 이들 사이에 전기적 단락(short)이 발생하여 자기터널접합 장치의 특성이 열화되거나, 정상적으로 동작하지 않는 치명적인 문제점이 발생한다. 상술한 문제점은 반도체 장치의 디자인 룰이 감소함에 따라 더욱더 심화되며, 자기터널접합 장치를 구비하는 메모리 셀의 집적도를 저하시키는 요인으로 작용한다.
또한, 자기터널접합 장치를 형성하기 위한 식각공정시 발생한 도전성 식각부산물(etch byproduct, 109)이 자기터널접합 장치의 측벽에 재증착(redeposition)되어 자기터널접합 장치의 특성이 열화되는 문제점이 발생한다(도 1의 'X'영역 참조). 특히, 도전성 식각부산물(109)이 자유막(106)과 핀드막(104) 측벽에 재증착 될 경우, 자유막(106)과 핀드막(104) 사이에 전기적단락이 발생하여 자기터널접합 장치의 특성이 열화되거나, 심할 경우 정상적으로 동작하지 않는 문제점이 발생한다. 구체적으로, 도전성 식각부산물(109)은 피닝막(103), 핀드막(104) 및 자유막(106)을 구성하는 금속화합물(예컨대, Fe, Co, Mn, Pt등을 포함하는 화합물)에서 비롯된 것으로, 상술한 금속화합물의 끓는점(boilimg point)이 높아 이들을 식각과정에서 발생된 도전성 식각부산물(109)이 잘 휘발되지 않고, 자기터널접합 장치의 측벽에 재증착(redeposition)된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 인접한 자기터널접합 장치간 간섭현상 및 전기적 단락을 방지할 수 있는 자기터널접합 장치 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 자기터널접합 장치를 형성하기 위한 식각공정시 발생된 도전성 식각부산물로 인해 자기터널접합 장치의 특성이 열화되는 것을 방지할 수 있는 자기터널접합 장치 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 자기터널접합 장치 제조방법은, 소정의 간격을 갖는 복수의 오픈영역을 구비하는 절연막을 형성하는 단계; 상기 오픈영역의 바닥 및 측벽에 제1전극, 피닝막 및 핀드막이 적층된 제1패턴을 형성하는 단계; 상기 제1패턴을 포함하는 구조물 전면에 상기 오픈영역을 매립하도록 터널절연막, 강자성막 및 제2전극용 도전막이 순차적으로 적층된 적층막을 형성하는 단계 및 상기 오픈영역보다 큰 선폭을 갖는 감광막패턴을 식각장벽으로 상기 적층막을 식각하여 터널절연막, 자유막 및 제2전극이 적층된 제2패턴을 형성하는 단계를 포함한다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 자기터널접합 장치 제조방법은, 소정의 간격을 갖는 복수의 제1오픈영역을 갖는 절연막을 형성하는 단계; 상기 제1오픈영역의 바닥 및 측벽에 제1전극, 피닝막 및 핀드막이 적층된 제1패턴을 형성하는 단계; 상기 절연막 상에 상기 제1오픈영역보다 큰 선폭을 갖는 제2오픈영역을 구비하는 포토레지스트패턴을 형성하는 단계; 상기 제1패턴을 포함하는 구조물 전면에 상기 제1 및 제2오픈영역을 매립하도록 터널절연막, 강자성막 및 제2전극용 도전막이 순차적으로 적층된 적층막을 형성하는 단계; 상기 포토레지스트패턴의 상부면이 노출되도록 상기 적층막을 선택적으로 식각하여 터널절연막, 자유막 및 제2전극이 적층된 제2패턴을 형성하는 단계 및 상기 포토레지스트패턴을 제거하는 단계를 포함한다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 기둥형태의 콘케이브 구조의 자기터널접합 장치를 제공함으로써, 측벽이 경사진 자기터널접합 장치가 형성되는 것을 방지함과 동시에 인접한 자기터널접합 사이의 간격을 확보할 수 있다. 이를 통하여 자기터널접합 장치간 간섭현상 및 전기적단락을 방지할 수 있는 효과가 있다. 또한, 본 발명은 자기터널접합 장치의 집적도를 향상시킴과 동시에 자기터널접합 장치의 특성을 향상시킬 수 있는 효과가 있다.
또한, 본 발명은 제1패턴과 제2패턴 형성공정을 통해 자기터널접합 장치를 형성함으로써, 공정간 발생된 도전성 식각부산물에 의해 자기터널접합 장치의 전기적 특성이 열화되는 것을 방지할 수 있다. 특히, 도전성 식각부산물에 의해 핀드막과 자유막 사이에 쇼트가 발생하는 것을 효과적으로 방지할 수 있는 효과가 있다.
결국, 본 발명은 도전성 식각부산물로 부터 자유롭고, 인접한 자기터널접합 장치가 간섭현상을 방지할 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술한 본 발명은 도전성 식각부산물로부터 자유롭고, 인접한 자기터널접합 장치간 간섭현상을 방지할 수 있는 자기터널접합 장치(Magnetic Tunnel Junction device, MTJ device)의 제조방법을 제공한다. 이를 위해 본 발명은 자기터널접합 장치를 기둥(pillar)형태의 콘케이브(concave) 구조로 형성하는 것을 기술적 원리로 한다.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 자기터널접합 장치를 도시한 도면이다. 도 2a는 단위(unit) 자기터널접합 장치의 사시도, 도 2b는 자기터널접합 장치의 각 구성요소를 분리하여 도시한 사시도, 도 2c는 도 2a에 도시된 X-X` 절취선을 따라 도시한 단면도, 도 2d는 콘케이브 구조를 갖는 자기터널접합 장치의 단면도이다.
도 2a 내지 도 2d에 도시된 바와 같이, 본 발명의 자기터널접합 장치는 기둥형태의 콘케이브 구조를 갖는다. 구체적으로, 본 발명의 자기터널접합 장치는 기둥형(pillar type) 제2전극(117), 제2전극(117)의 측면 및 하부면을 감싸는 자기터널 접합층(116) 및 자기터널접합층(116)의 측면 및 하부면을 감싸는 제1전극(111)을 포함한다. 이때, 제2전극(117)은 원기둥, 삼각기둥, 사각기둥 및 다각기둥으로 이루어진 그룹으로부터 선택된 어느 한 형태를 일 수 있으며, 제1전극(111) 및 자기터널접합층(116)은 실린더(cylinder) 형태일 수 있다.
또한, 본 발명의 자기터널접합 장치는, 소정의 구조물이 구비된 기판(110), 기판(110) 상에서 소정의 간격(S)을 갖는 복수의 오픈영역(119)을 구비하는 절연막(118)을 더 포함할 수 있다. 이때, 자기터널접합 장치는 오픈영역(119) 내부에 매립된 콘케이브(concave) 구조를 가질 수 있다.
절연막(118)은 자기터널접합 장치 사이를 전기적으로 분리하는 역할을 수행하는 것으로, 산화막, 질화막 및 산화질화막(oxynitride)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막일 수 있다. 산화막으로는 실리콘산화막(SiO2), BPSG(Boron Phosphorus Silicate Glass), PSG(Phosphorus Silicate Glass), TEOS(Tetra Ethyle Ortho Silicate), USG(Un-doped Silicate Glass), SOG(Spin On Glass), 고밀도플라즈마산화막(High Density Plasma, HDP) 또는 SOD(Spin On Dielectric)를 사용할 수 있다. 질화막으로는 실리콘질화막(Si3N4)을 사용할 수 있다. 산화질화막으로는 실리콘산화질화막(SiON)을 사용할 수 있다.
소정의 간격(S)을 갖는 오픈영역(119)은 인접한 자기터널접합 장치간 간섭현상 및 전기적단락이 발생하는 것을 방지하기 위한 것으로, 측벽이 경사진 자기터널접합 장치가 형성되는 것을 방지하는 역할을 수행함과 동시에 인접한 자기터널접합 장치간 최소한의 적정 간격(S)을 확보하는 역할을 수행한다. 이때, 자기터널접합 장치의 측벽이 경사짐에 따른 간섭현상 및 전기적단락을 보다 효과적으로 방지하기 위하여 오픈영역(119)의 측벽은 수직 프로파일을 갖는 것이 바람직하다.
자기터널접합층(116)은, 제2전극(117)의 측면 및 하부면을 감싸는 자유막(free layer, 115), 자유막(115)의 측면 및 하부면을 감싸는 터널절연막(tunnel insulator, 114), 터널절연막(114)의 측면 및 하부면을 감싸는 핀드막(pinned layer, 113) 및 핀드막(113)의 측면 및 하부면을 감싸는 피닝막(112)을 포함할 수 있다(도 2d의 A). 또한, 자기터널접합층(116)은 제2전극(117)의 측면 및 하부면을 감싸는 피닝막(112), 피닝막(112)의 측면 및 하부면을 감싸는 핀드막(113), 핀드막(113)의 측면 및 하부면을 감싸는 터널절연막(114) 및 터널절연막(114)의 측면 및 하부면을 감싸는 자유막(115)을 포함할 수도 있다(도 2d의 B). 이때, 자유막(115), 터널절연막(114), 핀드막(113) 및 피닝막(112)은 실린더 형태를 가질 수 있다.
제1전극(111) 및 제2전극(117)은 도전물질 예컨대, 금속물질 또는 금속화합물을 사용하여 형성할 수 있다. 금속물질로는 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)을 사용할 수 있고, 금속화합물로는 티타늄질화막(TiN), 탄탈륨질화막(TaN) 또는 텅스텐실리사이드(WSi)를 사용할 수 있다. 또한, 제1전극(111) 및 제2전극(117)은 동일 물질일 수 있다.
피닝막(112)은 핀드막(113)의 자화방향을 고정시키는 역할을 수행하며, 반강자성(antiferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 반강자성을 갖 는 물질로는 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 또는 NiO를 사용할 수 있다. 이때, 피닝막(112)은 상술한 반강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 또는 이들이 적층된 적층막으로 형성할 수 있다.
피닝막(112)에 의하여 자화방향이 고정된 핀드막(113) 및 외부자극 예컨대, 자기장(magnetic field) 또는 스핀전달토크(Spin Transfer Torque, STT)에 의하여 자화방향이 변화하는 자유막(115)은 강자성(ferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 강자성을 갖는 물질로는 Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 또는 Y3Fe5O12 를 사용할 수 있다. 이때, 핀드막(113) 및 자유막(115)은 상술한 강자성 물질들 중 어느 하나로 이루어진 단일막으로 형성하거나, 이들이 적층된 적층막으로 형성할 수 있다. 또한, 핀드막(113) 및 자유막(115)은 상술한 강자성 물질들 중 어느 하나와 루테늄막(Ru)이 적층된 적층막으로 형성할 수 있다(예컨대, CdFe/Ru/CoFe). 또한, 핀드막(113) 및 자유막(115)은 강자성막, 반강자성 커플링 스페이서막(anti-ferromagnetic coupling spacer layer) 및 강자성막이 순차적으로 적층된 합성 반강자성막(synthetic anti-ferromagnetic layer, SAF layer)으로 형성할 수도 있다.
터널절연막(114)은 핀드막(113)과 자유막(115) 사이의 터널링장벽(tunneling barrier)으로 작용한다. 터널절연막(114)은 마그네슘산화막(MgO), 알루미늄산화 막(Al2O3), 실리콘질화막(Si3N4), 실리콘질화산화막(SiON), 실리콘산화막(SiO2), 하프늄산화막(HfO2) 또는 지르코늄산화막(ZrO2)을 사용할 수 있다. 이외에도 터널절연막(114)은 절연특성을 갖는 물질은 모두 사용할 수 있다.
또한, 본 발명의 자기터널접합 장치는 제2전극(117)과 자기터널접합층(116) 사이에 게재된 캡핑막(미도시)을 더 포함할 수 있다. 캡핑막은 자기터널접합 장치를 형성하는 과정에서 발생하는 공정상의 오류로 인하여 자유막(115)을 구성하는 물질(즉, 금속물질 또는 금속화합물질)이 산화 또는 부식되는 것을 방지하는 역할을 수행하며, 탄탈륨(Ta) 또는 탄탈륨질화막(TaN)으로 형성할 수 있다.
구체적으로, 공정상의 오류로 인하여 자유막(115)을 구성하는 물질이 산화 혹은 부식될 경우, 자기터널접합 장치의 자기저항(magnetoresistance , MR) 비가 저하될 수 있다. 이로 인하여 자기터널접합 장치를 구비하는 메모리 셀의 특성이 열화 될 수 있는바, 캡핑막을 구비함으로써 이를 방지할 수 있다. 참고로, 자기저항비는 자기터널접합 장치가 고저항 상태일 때와 저저항 상태일 때의 저항차이를 저저항 상태일 때의 저항값에 대한 백분율로 정의한 값을 말한다.
또한, 본 발명의 자기터널접합 장치는 제2전극(117)과 자기터널접합층(116) 사이에 게재되거나, 또는 자기터널접합층(116)과 제1전극(111) 사이에 게재된 발열막(미도시)을 더 포함할 수 있다. 발열막은 자기터널접합 장치에 열에너지를 공급하여 자기터널접합 장치의 임계전류밀도(critical current density, Jc)를 감소시키는 역할을 수행한다. 참고로, 임계전류밀도는 자기터널접합 장치의 자기저항비를 변화시키는데 필요한 최소한의 전류밀도를 의미하며, 임계전류밀도가 감소할수록 자기터널접합 장치를 구동하는데 소모되는 소비전력을 감소시킬 수 있다. 발열막은 알루미늄산화막(Al2O3), 언도프드 실리콘막(undoped silicon layer), 실리콘탄화막(silicon carbide layer, SiC), 실리콘산화막(SiO2), 실리콘산화질화막(SiON) 및 칼코게나이드막(chalcogenide layer)으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다. 여기서, 칼코게나이드막은 게르마늄(Ge), 안티몬(Sb) 및 텔루륨(Te)를 함유하는 화합물(compound layer containing germanium, stibium and tellurium), 즉 지에스티막(GST layer)일 수 있다.
이와 같이, 본 발명의 자기터널접합 장치는 오픈영역(119)에 매립된 콘케이브 구조를 가짐으로써, 자기터널접합 장치의 측벽이 경사짐에 따른 간섭현상 및 전기적인 단락을 방지함과 동시에 인접한 자기터널접합 장치간 간격(S)을 안정적으로 확보할 수 있다.
또한, 본 발명의 자기터널접합 장치는 기둥형태를 가짐으로써, 자기터널접합 장치의 집적도를 향상시킴과 동시에 자기터널접합 장치의 특성을 향상시킬 수 있다. 이를 도 3을 참조하여 자세히 설명한다.
도 3은 종래기술에 따른 스택구조의 자기터널접합 장치와 본 발명의 제1실시예에 따른 기둥형 자기터널접합 장치를 비교하여 도시한 개략도이다. 여기서, 설명의 편의를 위하여 종래기술에 따른 스택구조의 자기터널접합 장치는 도 1에 도시된 도면부호를 사용한다. 그리고, 종래기술에 따른 스택구조의 자기터널접합 장치와 본 발명의 기둥형 자기터널접합 장치의 체적은 동일하다.
먼저, 스택구조의 자기터널접합 장치와 본 발명의 기둥형 자기터널접합 장치를 비교하기에 앞서, 반도체 장치의 디자인 룰이 감소함에 따른 스택구조의 자기터널접합 장치의 문제점에 대하여 설명하면 다음과 같다.
반도체 장치의 디자인 룰이 감소함에 따라 자기터널접합 장치를 구비하는 메모리 셀의 성능 즉, 동작 속도(operation speed) 및 저장 용량(storage capacity)을 향상시키기 위해서는 자기터널접합 장치의 고집적화가 필수적으로 요구된다. 이로 인하여 자기터널접합 장치의 면적(A1)이 점점 감소하고 있으며, 자기터널접합 장치의 면적(A1)이 감소함에 따라 자기터널접합층(107)의 면적(A2)도 감소하고 있다. 이는 자기터널접합 장치가 스택구조를 갖기 때문에 자기터널접합 장치의 면적(A1)과 자기터널접합층(107)의 면적(A2)이 동일하기 때문이다(A1 = A2).
이와 같이, 자기터널접합 장치의 면적이 감소함에 따라 자기터널접합층(107)의 면적이 감소할수록 자기터널접합 장치의 전기적인 특성이 열화되는 문제점이 발생한다. 구체적으로, 자기터널접합 장치는 강자성박막인 핀드막(미도시) 및 자유막(미도시)의 자화방향에 의하여 자기저항비가 결정된다. 이때, 강자성박막은 면적이 감소함에 따라 박막내 자구(Magnetic domain) 크기가 작아지면서 포화자화율(Saturation Magnetization)이 증가한다. 포화자화율이 증가할수록 자기터널접합 장치의 임계전류밀도(critical current density, Jc)가 증가하게되며, 자기터널접합 장치의 임계전류밀도가 증가할수록 자기터널접합 장치의 자기저항비를 변화시키는 데 필요한 구동전류밀도(operation current density, Jo)가 증가한다. 이로 인하여 자기터널접합 장치를 구비하는 자기 메모리 소자의 소비전력이 증가하는 문제점이 발생한다. 또한, 자기터널접합 장치의 임계전류밀도가 증가함에 따라 요구되는 구동전류밀도를 제공하기 위해서는 스윗칭 소자 즉, 트랜지스터의 크기 및 배선의 크기를 축소하기 어려워지며, 이로 인하여 자기터널접합 장치를 구비하는 메모리 셀의 집적도가 저하되는 문제점이 있다.
본 발명의 자기터널접합 장치는 기둥형태를 갖기 때문에 상술한 반도체 장치의 디자인 룰이 감소함에 따른 스택구조의 자기터널접합 장치의 문제점을 해결할 수 있다.
구체적으로, 종래기술에 따른 스택구조의 자기터널접합 장치와 본 발명의 기둥형 자기터널접합 장치가 동일한 체적을 가질 때, 도 3에 도시된 바와 같이, 본 발명의 기둥형 자기터널접합 장치는 종래의 스택구조를 갖는 자기터널접합 장치보다 손쉽게 면적을 감소시킬 수 있다. 즉, 종래의 스택구조를 갖는 자기터널접합 장치의 면적(A1) 보다 본 발명의 기둥형 자기터널접합 장치의 면적(A3)이 작은 것을 확인할 수 있다(A1 > A3).
또한, 종래의 스택구조를 갖는 자기터널접합 장치에서 자기터널접합층(107)의 면적(A2)은 자기터널접합 장치의 면적(A1)과 동일하며(A1=A2), 자기터널접합 장치의 면적(A1)이 감소함에 따라 자기터널접합층(107)의 면적(A2)도 감소한다.
이에 비하여 본 발명의 기둥형 자기터널접합 장치는 자기터널접합 장치의 면 적(A3)이 감소하여도 자기터널접합 장치의 높이(H)를 증가시킴으로써, 자기터널접합층(116)의 면적(A4)은 증가시킬 수 있다. 왜냐하면, 본 발명의 자기터널접합 장치에서 자기터널접합층(116)의 면적(A4)은 원둘레(R)와 높이(H)에 의해서 결정되기 때문이다.
한편, 본 발명의 자기터널접합 장치에서 자기터널접합층(116) 면적(A4)을 증가시키기 위하여 원둘레(R)를 증가시킬 경우, 자기터널접합 장치의 면적(A3)이 증가할 수 있기 때문에 높이(H)를 증가시켜서 자기터널접합층(116)의 면적(A4)을 증가시키는 것이 바람직하다.
이와 같이, 본 발명의 기둥형 자기터널접합 장치는 자기터널접합 장치의 면적(A3)을 감소시킴과 동시에 자기터널접합층(116)의 면적(A4)은 증가시킬 수 있다. 이를 통하여 자기터널접합층(116)의 면적(A3) 특히, 강자성박막으로 이루어진 핀드막 및 자유막의 면적감소에 따른 자기터널접합 장치의 임계전류밀도의 증가를 방지할 수 있다.
이하, 본 발명의 기둥형 자기터널접합 장치를 구비하는 메모리 셀에 대하여 첨부된 도면을 참조하여 설명한다. 통상적으로, 자기터널접합 장치의 자기저항비는 자유막의 자화방향에 따라 결정된다. 따라서, 자유막의 자화방향을 변화시키는 구동원리 예컨대, 자기장(magnetic field) 또는 스핀전달토크(Spin Transfer Torque, STT)에 따라서 자기터널접합 장치를 구비하는 메모리 셀의 구조가 상이할 수 있다. 후술한 본 발명의 제2실시예에서는 자유막의 자화방향을 변화시키기 위한 구동원리로 스핀전달토크를 사용하는 메모리 셀을 예시하였다. 참고로, 스핀전달토크란, 거대자기저항(Giant Magneto Resistive, GMR)의 반작용으로 설명할 수 있다. 뉴턴의 제3법칙 즉, 작용/반작용의 법칙에 의하면 모든 작용은 크기가 같고 방향이 반대인 반작용을 수반하게 된다. 이때, 거대자기저항은 자화방향에 의해 전류의 양을 조절할 수 있기 때문에 발생하는 현상으로, 이에 대한 반작용으로 전류(예컨대, 스핀전류)를 통하여 자화방향을 조절하는 것이 가능한데 이것을 스핀전달토크라 한다.
도 4a는 본 발명의 제2실시예에 따른 자기터널접합 장치를 구비하는 메모리 셀을 도시한 단면도이고, 도 4b는 도 4a에 도시된 메모리 셀의 단위셀을 도시한 사시도이다.
도 4a 및 도 4b에 도시된 바와 같이, 기판(201)의 소정영역에는 소자분리막(202)이 배치되어 활성영역(203)을 정의한다. 소자분리막(202)을 포함하는 기판(201) 상부에는 활성영역(203) 및 소자분리막(202)을 동시에 가로지르는 복수의 게이트전극(204) 즉, 워드라인(word line)이 배치된다. 이때, 활성영역(203)의 방향을 행 방향(x축 방향)이라고 할 때, 게이트전극(204)은 열 방향(y축 방향)으로 배치된다. 게이트전극(204) 사이의 활성영역(203) 기판(201)에는 공통 소스영역(205S)이 배치되고, 공통 소스영역(205S) 양측 활성영역(203) 기판(201)에는 드레인영역(205D)이 배치된다. 이에 따라, 활성영역(203)과 게이트전극(204)이 교차하는 지점(point)에는 스위칭 동작을 수행하는 트랜지스터(T)가 형성된다.
트랜지스터(T)가 형성된 기판(201) 전면은 층간절연막(206)으로 덮여진다. 층간절연막(206) 상에는 게이트전극(204)을 가로지르고 자기터널접합장치(MTJ)의 제2전극(117)과 연결된 도전라인(210)이 배치된다. 도전라인(210)은 통상적으로 비트라인(bit line)이라 불리운다.
또한, 층간절연막(206) 내에는 자기터널접합 장치(MTJ)의 제1전극(111)과 트랜지스터(T)의 드레인영역(205D)을 전기적으로 연결하는 수직배선(209)이 배치된다. 수직배선(209)은 차례로 적층된 복수의 플러그(plug)를 포함할 수 있다. 그리고, 공통 소스영역(205S) 상부에는 소스라인(208)이 차례로 연결된다.
자기터널접합 장치(MTJ)는 기둥형태의 콘케이브 구조일 수 있다. 구체적으로, 자기터널접합 장치는(MTJ)는 기둥형 제2전극(117), 제2전극(117)의 측면 및 하부면을 감싸는 자기터널접합층(116) 및 자기터널접합층(116)의 측면 및 하부면을 감싸는 제1전극(111)을 포함한다. 이때, 제2전극(117)은 원기둥, 삼각기둥, 사각기둥 및 다각기둥으로 이루어진 그룹으로부터 선택된 어느 한 형태를 일 수 있으며, 제1전극(111) 및 자기터널접합층(116)은 실린더(cylinder) 형태일 수 있다(도 2a 내지 도 2c 참조). 또한, 자기터널접합 장치(MTJ)는 제2전극(117)과 자기터널접합층(116) 사이에 게재된 캡핑막(미도시)을 더 포함할 수 있다. 또한, 자기터널접합 장치(MTJ)는 제2전극(117)과 자기터널접합층(116) 사이에 게재되거나, 자기터널접합층(116)과 제1전극(111) 사이에 게재된 발열막(미도시)을 더 포함할 수 있다.
본 발명의 제2실시예에 적용된 기둥형 자기터널접합 장치(MTJ)에 대해서는 앞서 도 2a 내지 도 2d를 통하여 자세히 설명하였기 때문에 여기서는 자세한 설명을 생략한다.
게이트전극(204), 소스라인(208). 도전라인(210) 및 수직배선(209)은 도전성 물질 예컨대, 폴리실리콘, 금속막, 도전성 금속질화막, 도전성 금속산화막 및 금속실리사이드막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막일 수 있다. 금속막으로는 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 또는 알루미늄(Al)을 사용할 수 있다. 도전성 금속질화막으로는 티타늄질화막(TiN) 또는 탄탈륨질화막(TaN)을 사용할 수 있다. 도전성 금속산화막으로는 이리듐산화막(IrO2)을 사용할 수 있다. 그리고, 금속실리사이드막으로는 티타늄실리사이드(TiSi) 또는 텅스텐실리사이드(WSi)를 사용할 수 있다.
층간절연막(206)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막일 수 있다.
이와 같이, 본 발명의 메모리 셀은 고집적화가 가능한 기둥형 자기터널접합 장치(MTJ)를 구비함으로써, 메모리 셀의 집적도를 향상시킬 수 있다. 이를 통하여 메모리 셀의 동작속도(operation speed) 및 저장 용량(storage capacity)을 향상시킬 수 있다.
또한, 본 발명의 자기터널접합 장치(MTJ)는 기둥형태를 갖기 때문에 임계전류밀도를 감소시킬 수 있으며, 이를 통해 메모리 셀의 구동전류밀도(operation current density, Jo)를 감소시킬 수 있다. 메모리 셀의 구동전류밀도가 감소함에 따라 메모리 셀의 소비전력도 감소시킬 수 있다. 또한, 구동전류밀도를 감소시킴으로써, 메모리 셀을 구성하는 트랜지스터(T) 및 배선(도전라인, 워드라인 등)의 크 기를 감소시킬 수 있으며, 이를 통하여 메모리 셀의 집적도를 보다 향상시킬 수 있다(도 3 참조).
이하, 상술한 구조를 갖는 본 발명의 제2실시예에 따른 메모리 셀은 자기터널접합 장치(MTJ)를 흐르는 전류의 스핀전달토크에 의하여 자유막의 자화방향이 변화하게 되며, 자유막에 흐르는 전류의 방향에 따라서 자유막의 자화방향이 결정된다. 이러한, 본 발명의 제2실시예에 따른 메모리 셀의 구동방법에 대하여 도 5a 및 도 5b는 참조하여 자세히 설명한다.
도 5a 및 도 5b는 본 발명의 제2실시예에 따른 자기터널접합 장치를 구비하는 메모리 셀의 구동방법을 설명하기 위한 개략도이다. 여기서는, 설명의 편의를 위하여 자기터널접합 장치(MTJ)를 계단형으로 도시하였으며, 피닝막은 도시하지 않았다. 그리고, 초기상태에서 자유막(115)의 자화방향은 오른쪽. 핀드막(113)의 자화방향은 왼쪽으로 고정된 것으로 가정하였다.
먼저, 도 5a를 참조하여, 소스라인(208)이 접지된 상태에서 트랜지스터(T)의 게이트전극(204)에 워드라인 신호 예컨대, 전압을 인가하여 트랜지스터(T)를 활성화(On)시킨다. 워드라인 신호에 의하여 트랜지스터(T)가 활성화된 상태에서 도전라인(210)에 도전라인 신호 예컨대, 전압을 인가한다. 이때, 도전라인 신호의 크기가 접지보다 큰 경우 즉, 도전라인(210)에 양의 전압(positive voltage)을 인가한 경우, 도전라인(210)과 소스라인(208) 사이의 전압차이에 의하여 자기터널접합 장치(MTJ)에 전류가 흐르게 된다. 이때, 발생된 전류는 자기터널접합 장치(MTJ)의 제 2전극(117)에서 제1전극(111) 방향으로 흐르게 된다. 발생된 전류의 전류밀도가 자기터널접합 장치(MTJ)의 임계전류밀도보다 큰 경우 자유막(115)의 자화방향이 왼쪽 또는 오른쪽으로 변화하게 된다. 여기서는, 제2전극(117)에서 제1전극(111) 방향으로 흐르는 전류에 의하여 자유막(115)의 자화방향이 오른쪽에서 왼쪽으로 변화하는 것으로 가정하였다.
도 5b를 참조하여, 소스라인(208)이 접지되고, 트랜지스터(T)가 활성화된 상태에서 도전라인(210)에 음의 전압(negative voltage)을 갖는 도전라인 신호를 인가한 경우, 도전라인(210)과 소스라인(208) 사이의 전압차이에 의하여 자기터널접합 장치(MTJ)에 전류가 흐르게된다. 이때, 발생된 전류는 자기터널접합 장치(MTJ)의 제1전극(111)에서 제2전극(117) 방향으로 흐르게된다. 발생된 전류의 전류밀도가 자기터널접합 장치(MTJ)의 임계전류밀도보다 큰 경우 자유막(115)의 자화방향이 왼쪽 또는 오른쪽으로 변화하게 된다. 여기서는, 제1전극(111)에서 제2전극(117) 방향으로 흐르는 전류에 의하여 자유막(115)의 자화방향이 왼쪽에서 오른쪽으로 변화하는 것으로 가정하였다.
여기서, 핀드막(113)과 자유막(115)의 자화방향이 동일한 경우(도 5a 참조)에 자기터널접합 장치(MTJ)의 자기저항은 핀드막(113)과 자유막(115)의 자화방향이 서로 다른 경우(도 5b 참조)의 자기저항보다 작다. 이를 센싱하여 논리 '0' 또는 논리 '1'을 판별할 수 있다. 논리 '0' 또는 '1'을 판별(또는 읽기)하기 위해서는 트랜지스터(T) 활성화된 상태에서 소스라인(208)과 도전라인(210) 사이의 전압차이에 의하여 생성된 전류의 전류밀도가 자기터널접합 장치(MTJ)의 임계전류밀도 보다 작은것이 바람직하다.
또한, 도면에 도시하지는 않았지만, 게이트전극(204)에 워드라인 신호를 인가하지 않은 상태 즉, 트랜지스터가 비활성화(Off)된 상태에서는 도전라인(210)에 도전라인 신호를 인가하여도 자기터널접합 장치(MTJ)에 전류가 흐르지 않는다. 따라서, 트랜지스터(T)가 비활성화된 상태에서는 자유막(115)의 자화방향을 변화시킬 수 없다.
이하, 본 발명의 기둥형 자기터널접합 장치의 제조방법에 대한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 이하의 공정설명에서 반도체 장치의 제조방법이나 이에 관련된 성막방법에 관련된 기술 내용중 알려진 기술에 대해서는 설명하지 아니하였고, 이는 이러한 알려진 기술들에 의해 본 발명의 기술적 범위가 제한되지 않음을 의미한다.
도 6a 내지 6d는 본 발명의 제3실시예에 따른 자기터널접합 장치의 제조방법을 도시한 공정단면도이다.
도 6a에 도시된 바와 같이, 소정의 구조물이 구비된 기판(11)상에 소정의 간격(S)을 갖고 복수의 오픈영역(13)을 구비하는 절연막(12)을 형성한다. 이때, 오픈영역(13)은 후속 공정을 통하여 자기터널접합 장치가 형성될 영역으로, 인접한 자기터널접합 장치간 간섭현상이 발생하는 것을 방지할 수 있는 간격(S)을 확보하도록 형성하는 것이 바람직하다. 또한, 자기터널접합 장치의 측벽이 경사짐에 따른 간섭현상 및 전기적단락을 방지하기 위하여 오픈영역(13)의 측벽이 수직 프로파일 을 갖게 형성하는 것이 바람직하다.
한편, 도면에 도시하지는 않았지만, 오픈영역(13)은 기판(11)에 형성된 소정의 구조물 예컨대, 트랜지스터의 접합영역과 연결된 배선의 상부면을 노출시키도록 형성할 수 있다(도 4a 및 도 4b 참조)
절연막(12)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다.
다음으로, 오픈영역(13)을 포함하는 절연막(12) 전면에 제1전극용 도전막(14), 반강자성막(15) 및 제1강자성막(16)이 순차적으로 적층된 제1적층막(17)을 형성한다.
제1전극용 도전막(14)은 도전물질 예컨대, 금속물질 또는 금속화합물을 사용하여 형성할 수 있다. 금속물질로는 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)을 사용할 수 있고, 금속화합물로는 티타늄질화막(TiN), 탄탈륨질화막(TaN) 또는 텅스텐실리사이드(WSi) 등을 사용할 수 있다.
반강자성막(15)은 후속 공정을 통해 피닝막으로 작용하며, 반강자성(antiferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 예컨대, 반강자성막(15)은 IrMn, PtMn, MnO, MnS, MnTe, MnF2, FeF2, FeCl2, FeO, CoCl2, CoO, NiCl2 및 NiO로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다.
제1강자성막(16)은 후속 공정을 통해 핀드막으로 작용하며, 강자 성(ferromagnetic)을 갖는 물질을 사용하여 형성할 수 있다. 예컨대, 제1강자성막(16)은 Fe, Co, Ni, Gd, Dy, NiFe, CoFe, MnAs, MnBi, MnSb,CrO2, MnOFe2O3, FeOFe2O3, NiOFe2O3, CuOFe2O3, MgOFe2O3, EuO 및 Y3Fe5O12 으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다. 또한, 제1강자성막(16)은 상술한 강자성 물질들 중 어느 하나와 루테늄막(Ru)이 적층된 적층막으로 형성할 수 있다(예컨대, CdFe/Ru/CoFe). 또한, 제1강자성막(26)은 강자성막, 반강자성 커플링 스페이서막 (anti-ferromagnetic coupling spacer layer) 및 강자성막이 순차적으로 적층된 합성 반강자성막(synthetic anti-ferromagnetic layer, SAF layer)으로 형성할 수도 있다.
도 6b에 도시된 바와 같이, 제1적층막(17) 상에 오픈영역(13)을 매립하고 제1적층막(17)의 상부면을 덮는 희생막(18)을 형성한다. 이때, 희생막(18)은 탄소함유막으로 형성할 수 있다. 탄소함유막으로는 포토레지스트(Photo Resist, PR), 비정질탄소막(Amorphous Carbon Layer, ACL), 실리콘산화탄소막(SiOC) 및 스핀온탄소막(Spin On Carbon, SOC)으로 이루어진 그룹으로부터 선택된 어느 하나를 사용할 수 있다.
다음으로, 희생막(18)을 선택적으로 식각하여 오픈영역(13) 내부에 잔류시킨다. 즉, 절연막(12) 상부면에 형성된 제1적층막(17)을 노출시키는 조건으로 희생막(18)을 소정 두께 식각(또는 제거)한다. 이하, 식각된 희생막(18)의 도면부호를 '18A'로 변경하여 표기한다.
희생막(18A)을 소정 두께 식각하는 공정은 희생막(18A)으로 사용되는 탄소함유막의 종류에 따라 다양한 방법을 사용하여 실시할 수 있다. 구체적으로, 희생막(18A)이 포토레지스트인 경우에는 셀로우익스포즈(shallow expose) 공정을 사용할 수 있으며, 포토레지스트를 제외한 탄소함유막은 셀로우에치백(shallow etch) 또는 화학적기계적연마법(Chemical Mechanical Polishing, CMP)을 사용하여 실시할 수 있다.
예컨대, 희생막(18A)을 포토레지스트로 형성하고, 셀로우익스포즈 공정을 통해 희생막(18A)을 오픈영역(13) 내부에 잔류시키는 방법은 다음과 같다.
희생막(18A)으로 포지티브(positive) 포토레지스트를 형성한 후, 포지티브 포토레지스트를 노광시키되, 노광심도(expose depth)를 얕게(shallow) 조절하여 표면쪽만 노광시킨다. 그 다음, 현상공정을 진행하여 노광된 포토레지스트를 제거하는 일련의 공정과정을 통해 희생막(18A)을 오픈영역(13) 내부에만 잔류시킬 수 있다. 참고로, 포지티브 포토레지스트는 노광된 영역만 현상공정시 제거되고, 노광되지 않은 영역은 현상공정시 제거되지 않는 특성을 갖는 물질이다.
다음으로, 제1적층막(17)을 선택적으로 식각하여 오픈영역(13) 내부에만 제1적층막(17)을 잔류시킨다. 즉, 오픈영역(13)의 바닥 및 측벽에 제1전극(14A), 피닝막(15A) 및 핀드막(16A)이 적층된 제1패턴(17A)을 형성한다. 이때, 제1패턴(17A)은 실린더 형태를 갖는다.
제1패턴(17A)을 형성하기 위한 식각공정은 에치백 또는 화학적기계적연마법을 사용하여 실시할 수 있다. 이때, 희생막(18A)으로 인해 오픈영역(13) 내부에 형 성된 제1적층막(17)이 손실(또는 손상, 식각)되는 것을 방지할 수 있다.
한편, 제1패턴(17A)을 형성하는 과정에서 도전성 식각부산물이 발생할 수 있다. 하지만, 제1패턴(17A) 형성공정시 발생된 도전성 식각부산물이 제1전극(14A), 피닝막(15A) 및 핀드막(16A)의 측벽에 재증착되더라도 자기터널접합 장치의 전기적인 특성에는 영향을 미치지 않는다.
도 6c에 도시된 바와 같이, 희생막(18A)을 제거한다. 희생막(18A)은 산소 플라즈마 처리(O2 plasma treatment)를 사용하여 제거할 수 있다.
다음으로, 제1패턴(17A)을 포함하는 구조물 전면에 오픈영역(13)을 매립하도록 터널절연막(19), 제2강자성막(20) 및 제2전극용 도전막(21)이 순차적으로 적층된 제2적층막(22)을 형성한다.
터널절연막(19)은 핀드막(16A)과 자유막 사이의 터널링장벽(tunneling barrier)으로 작용하며, 절연특성을 갖는 물질은 모두 사용할 수 있다. 예를 들어, 터널절연막(19)은 마그네슘산화막(MgO)으로 형성할 수 있다.
제2강자성막(20)은 후속 공정을 통해 자유막으로 작용하며, 강자성을 갖는 물질로 형성할 수 있다. 또한, 제2강자성막(20)은 강자성막, 반강자성 커플링 스페이서막(anti-ferromagnetic coupling spacer layer) 및 강자성막이 순차적으로 적층된 합성 반강자성막(synthetic anti-ferromagnetic layer, SAF layer)으로 형성할 수도 있다.
제2전극용 도전막(21)은 도전물질 예컨대, 금속물질 또는 금속화합물을 사용 하여 형성할 수 있다. 금속물질로는 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)을 사용할 수 있고, 금속화합물로는 티타늄질화막(TiN), 탄탈륨질화막(TaN) 또는 텅스텐실리사이드(WSi) 등을 사용할 수 있다.
한편, 제2적층막(22)을 형성공정시 오픈영역(13)에 의한 절연막(12)의 단차로 인해 제2적층막(22)의 상부면에 단차가 형성된다. 이러한 단차를 후속 포토리소그라피 공정시 디포커스(defocus)와 같은 부정적인 영향을 미치기 때문에 제거하는 것이 바람직하다.
따라서, 제2적층막(22) 상부면에 단차를 제거하기 위한 평탄화공정을 실시한다. 평탄화공정은 화학적기계적연마법을 사용하여 제거할 수 있다.
다음으로, 제2적층막(22) 상에 오픈영역(13)의 선폭(W1)보다 큰 선폭(W2)을 갖는 감광막패턴(23)을 형성한다(W2 > W1). 감광막패턴(23)은 후속 제2패턴 형성공정시 식각장벽으로 작용하며, 오정렬에 의한 불량을 방지하기 위해 오픈영역(13)의 선폭(W1)보다 큰 선폭(W2)을 갖는 것이 바람직하다. 예컨대, 감광막패턴(23)의 선폭(W2)이 오픈영역(13)의 선폭(W1)보다 작거나(W2 < W1) 또는 같은 경우(W1 = W2) 식각공정시 오정렬이 발생하면, 제1패턴(17A)이 손상될 우려가 있다.
도 6d에 도시된 바와 같이, 감광막패턴(23)을 식각장벽으로 제2적층막(22)을 식각하여 터널절연막(19A), 자유막(20A) 및 제2전극(21A)이 적층된 제2패턴(22A)을 형성한다. 여기서, 식각된 터널절연막(19)의 도면부호는 '19A'로 변경하여 표기한다.
한편, 제2패턴(22A)을 형성하는 과정에서 도전성 식각부산물이 발생할 수 있 다. 하지만, 제2패턴(22A)을 형성하는 과정에서 발생된 도전성 식각부산물이 제패턴(22A)의 측벽에 재증착되더라도 자기터널접합 장치의 전기적 특성에는 영향을 미치지 않는다. 특히, 터널절연막(19A)에 의해 제1패턴(17A)과 자유막(20A) 특히, 핀드막(16A)과 자유막(20A)이 완전히 분리되기 때문에 도전성 식각부산물에 의해 자기터널접합 장치의 전기적 특성이 열화되는 것을 효과적으로 방지할 수 있다.
다음으로, 감광막패턴(23)을 제거한다. 감광막패턴(23)은 산소 플라즈마 처리를 사용하여 제거할 수 있다.
상술한 공정과정을 통해 본 발명의 기둥형태의 콘게이브 구조를 갖는 자기터널접합 장치를 완성할 수 있다.
이와 같이, 본 발명은 소정의 간격을 갖는 오픈영역(13) 내부에 자기터널접합 장치를 형성함으로써, 인접한 자기터널접합 장치간 간격을 확보할 수 있다. 이를 통해, 인접한 자기터널접합 장치간 간섭현상 및 전기적단락을 방지할 수 있다.
또한, 본 발명은 제1패턴(17A)과 제2패턴(22A) 형성공정을 통해 자기터널접합 장치를 형성함으로써, 공정간 발생된 도전성 식각부산물에 의해 자기터널접합 장치의 전기적인 특성이 열화되는 것을 방지할 수 있다. 특히, 도전성 식각부산물에 의해 핀드막(16A)과 자유막(20A) 사이의 쇼트가 발생하는 것을 효과적으로 방지할 수 있다.
도 7a 내지 도 7d는 본 발명의 제4실시예에 따른 자기터널접합 장치 제조방법을 도시한 공정단면도이다. 여기서는, 설명의 편의를 위해 제3실시예와 유사한 부분에 대해서는 자세한 설명을 생략한다.
도 7a에 도시된 바와 같이, 소정의 구조물이 구비된 기판(31)상에 소정의 간격(S)을 갖고 복수의 제1오픈영역(33)을 구비하는 절연막(32)을 형성한다. 이때, 제1오픈영역(33)은 후속 공정을 통하여 자기터널접합 장치가 형성될 영역으로, 인접한 자기터널접합 장치간 간섭현상이 발생하는 것을 방지할 수 있는 간격(S)을 확보하도록 형성하는 것이 바람직하다. 또한, 자기터널접합 장치의 측벽이 경사짐에 따른 간섭현상 및 전기적단락을 방지하기 위하여 제1오픈영역(33)의 측벽이 수직 프로파일을 갖게 형성하는 것이 바람직하다.
한편, 도면에 도시하지는 않았지만, 제1오픈영역(33)은 기판(31)에 형성된 소정의 구조물 예컨대, 트랜지스터의 접합영역과 연결된 배선의 상부면을 노출시키도록 형성할 수 있다(도 4a 및 도 4b 참조)
절연막(32)은 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막으로 형성할 수 있다.
다음으로, 제1오픈영역(33)의 바닥 및 측벽에 제1전극(34), 피닝막(35) 및 핀드막(36)이 적층된 제1패턴(37)을 형성한다. 제1패턴(37)을 형성하는 방법을 구체적으로 설명하면 다음과 같다.
먼저, 제1오픈영역(33)을 포함하는 구조물 전면에 제1전극용 도전막(미도시), 피닝막(35)으로 작용하는 반강자성막(미도시) 및 핀드막(36)으로 작용하는 강자성막(미도시)이 순차적으로 적층된 적층막(미도시)을 형성한 후, 적층막 상에 제1오픈영역(33)을 매립하는 희생막(미도시)을 형성한다. 이때, 희생막은 탄소함유막 으로 형성할 수 있으며, 탄소함유막으로는 포토레지스트(Photo Resist, PR), 비정질탄소막(Amorphous Carbon Layer, ACL), 실리콘산화탄소막(SiOC) 및 스핀온탄소막(Spin On Carbon, SOC)으로 이루어진 그룹으로부터 선택된 어느 하나를 사용할 수 있다.
제1오픈영역(33)을 매립하는 희생막은 제1패턴(37)을 포함하는 구조물 전면에 희생막을 형성한 후, 셀로우익스포즈, 셀로우에치백(shallow etch) 또는 화학적기계적연마법(Chemical Mechanical Polishing, CMP) 중 어느 한 방법을 사용하여 실시할 수 있다. 예컨대, 희생막(18A)을 비정질탄소막으로 형성하고, 셀로우에치백을 사용하여 희생막을 제1오픈영역(33) 내부에 잔류시키는 방법은 다음과 같다.
먼저, 샐로우에치백 공정은 화학적건식식각법(Chemical Dry Etch; CDE)을 응용한 식각방법이다. 화학적건식식각법은 화학적 식각 및 물리적 식각을 동시에 진행할 수 있는 식각방법이다. 물리적 식각은 Ar, He, Xe 등과 같은 불활성가스(inert gas)를 이용하여 플라즈마를 발생시키고 그 플라즈마 내의 양이온(positive ion)을 웨이퍼로 수직하게 입사시켜 순수하게 피식각층을 물리적으로 식각하는 방법이고, 화학적 식각은 피식각층과 플라즈마 상태에서 화학적으로 반응이 잘 일어나는 가스를 선택하여 플라즈마를 발생시키고 그 플라즈마내의 활성화된 중성의 라디칼(radical)을 이용하여 순수하게 화학적으로 식각하는 방법이다. 따라서, 화학적 식각 및 물리적 식각이 동시에 진행되는 화학적건식식각법은 플라즈마내의 양이온을 웨이퍼로 입사시켜 이온의 강력한 충돌에너지를 이용함과 동시에 피식각층과 화학적 반응이 잘 일어나는 라디칼을 이용하므로써 식각속도를 1 오 더(order) 정도 증가시킬 수 있도록 시너지효과를 얻는 방법이다. 이때, 화학적 건식식각법은 물리적 식각에 비하여 화학적 식각이 우세할 경우 수직방향보다 수평방향으로 식각이 잘 이루어지며, 화학적 식각에 비하여 물리적 식각이 우세할 경우 수평방향보다 수직방향으로의 식각이 잘 이루어진다.
샐로우에치백 공정은 상술한 화학적건식식각법의 식각원리를 응용하여 플라즈마 식각장치의 소스파워(source power), 바이어스파워(bias power), 압력(pressure), 탑전극(top electroed)의 온도, 바텀전극(battom electroed)의 온도 및 챔버내 공급되는 물리적 식각가스와 화학적 식각가스의 비율로 이루어진 공정조건 그룹으로부터 선택된 어느 하나 또는 둘 이상을 조절하여 희생막의 하부영역 및 희생막 아래 구조물의 손상없이 희생막의 상부영역만을 선택적으로 식각하는 방법이다.
다음으로, 적층막을 선택적으로 식각하여 제1오픈영역(33) 내부에만 적층막을 잔류시킴으로써, 제1패턴(37)을 형성할 수 있다. 이때, 제1패턴(37)은 실린더형태를 갖는다. 제1패턴(37)을 형성하기 위한 식각공정은 에치백 또는 화학적기계적연마법을 사용하여 실시할 수 있다. 이때, 희생막으로 인해 제1오픈영역(33) 내부에 형성된 제1패턴(37)의 손실(또는 손상, 식각)되는 것을 방지할 수 있다.
다음으로, 희생막을 제거한다. 희생막은 산소 플라즈마 처리를 사용하여 제거할 수 있다.
한편, 제1패턴(37)을 형성하는 과정에서 도전성 식각부산물이 발생할 수 있다. 하지만, 제1패턴(37) 형성공정시 발생된 도전성 식각부산물이 제1전극(34), 피 닝막(35) 및 핀드막(36)의 측벽에 재증착되더라도 자기터널접합 장치의 전기적인 특성에는 영향을 미치지 않는다.
도 7b에 도시된 바와 같이, 절연막(32) 상에 제1오픈영역(33)의 선폭(W3)보다 더 큰 선폭(W4)을 갖는 제2오픈영역(39)을 구비하는 포토레지스트패턴(38)을 형성한다. 제2오픈영역(39)을 구비하는 포토레지스트패턴(38)은 후속 공정을 통해 형성될 제2패턴의 측벽의 프로파일이 수직이 되도록 형성하는 역할을 수행함과 동시에 인접한 자기터널접합 장치 특히, 인접한 제2패턴 사이에 전기적 단락이 발생하는 것을 방지하는 역할을 수행한다.
도 7c에 도시된 바와 같이, 포토레지스트패턴(38)을 포함하는 구조물 전면에 제1 및 제2오픈영역(33, 39)을 매립하도록 터널절연막(40), 자유막으로 작용하는 강자성막(41) 및 제2전극용 도전막(42)이 순차적으로 적층된 적층막(43)을 형성한다.
도 7d에 도시된 바와 같이, 포토레지스트패턴(38)의 상부면이 노출되도록 적층막(43)을 선택적으로 식각하여 터널절연막(40A), 자유막(41) 및 제2전극(42)이 적층된 제2패턴(43A)을 형성한다. 여기서, 식각된 터널절연막(40)의 도면부호는 '40A'로 변경하여 표기한다.
제2패턴(43)A을 형성하기 위한 식각공정은 에치백 또는 화학적기계적연마법을 사용하여 실시할 수 있다. 이때, 도전성 식각부산물의 발생을 최소화할 수 있는 화학적기계적연마법을 사용하는 것이 보다 바람직하다.
한편, 제2패턴(43A)을 형성하는 과정에서 도전성 식각부산물이 발생할 수 있 다. 하지만, 제2패턴(43A)을 형성하는 과정에서 발생된 도전성 식각부산물은 포토레지스트패턴(38)으로 인해 제2패턴(43A)의 측벽에 재증착될 수 있으며, 제2패턴(43A)의 상부면에 도전성 식각부산물이 잔류하더라도 자기터널접합 장치의 전기적 특성에는 영향을 미치지 않는다.
다음으로, 포토레지스트패턴(38)을 제거한다. 포토레지스트패턴(38)은 산소 플라즈마 처리를 사용하여 제거할 수 있다.
상술한 공정과정을 통해 본 발명의 기둥형태의 콘게이브 구조를 갖는 자기터널접합 장치를 완성할 수 있다.
이와 같이, 본 발명은 소정의 간격을 갖는 제1오픈영역(33) 내부에 자기터널접합 장치를 형성함으로써, 인접한 자기터널접합 장치간 간격을 확보할 수 있다. 이를 통해, 인접한 자기터널접합 장치간 간섭현상 및 전기적단락을 방지할 수 있다.
또한, 본 발명은 제1패턴(37)과 제2패턴(43A) 형성공정을 통해 자기터널접합 장치를 형성함으로써, 공정간 발생된 도전성 식각부산물에 의해 자기터널접합 장치의 전기적인 특성이 열화되는 것을 방지할 수 있다. 특히, 도전성 식각부산물에 의해 핀드막(36)과 자유막(41A) 사이의 쇼트가 발생하는 것을 효과적으로 방지할 수 있다.
또한, 제2오픈영역(39)을 구비하는 포토레지스트패턴(38)을 형성함으로써, 제2패턴(43A)의 측벽이 수직 프로파일을 갖도록 형성할 수 있으며, 공정시 발생한 도전성 부산물에 의해 인접한 제2패턴(43A) 사이에 전기적 단락이 발생하는 것을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 자기터널접합 장치를 도시한 단면도.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 자기터널접합 장치를 도시한 도면.
도 3은 종래기술에 따른 스택구조의 자기터널접합 장치와 본 발명의 제1실시예에 따른 기둥형 자기터널접합 장치를 비교하여 도시한 개략도.
도 4a 및 도 4b는 본 발명의 제2실시예에 따른 자기터널접합 장치를 구비하는 메모리 셀을 도시한 도면
도 5a 및 도 5b는 본 발명의 제2실시예에 따른 자기터널접합 장치를 구비하는 메모리 셀의 구동방법을 설명하기 위한 개략도.
도 6a 내지 6d는 본 발명의 제3실시예에 따른 자기터널접합 장치의 제조방법을 도시한 공정단면도.
도 7a 내지 도 7d는 본 발명의 제4실시예에 따른 자기터널접합 장치 제조방법을 도시한 공정단면도.
*도면 주요 부분에 대한 부호 설명*
111, 14A, 34 : 제1전극 112, 15A, 35 : 피닝막
113, 16A, 36 : 핀드막 114, 19A, 40A : 터널절연막
115, 20A, 41A : 자유막 116 : 자기터널접합층
117, 21A, 42A : 제2전극

Claims (18)

  1. 소정의 간격을 갖는 복수의 오픈영역을 구비하는 절연막을 형성하는 단계;
    상기 오픈영역의 바닥 및 측벽에 제1전극, 피닝막 및 핀드막이 적층된 제1패턴을 형성하는 단계;
    상기 제1패턴을 포함하는 구조물 전면에 상기 오픈영역을 매립하도록 터널절연막, 강자성막 및 제2전극용 도전막이 순차적으로 적층된 적층막을 형성하는 단계; 및
    상기 오픈영역보다 큰 선폭을 갖는 감광막패턴을 식각장벽으로 상기 적층막을 식각하여 터널절연막, 자유막 및 제2전극이 적층된 제2패턴을 형성하는 단계
    를 포함하는 자기터널접합 장치 제조방법.
  2. 제1항에 있어서,
    상기 제1패턴을 형성하는 단계는,
    상기 오픈영역을 구비하는 절연막 전면에 제1전극용 도전막, 반강자성막 및 강자성막이 순차적으로 적층된 적층막을 형성하는 단계;
    상기 적층막 상에 상기 오픈영역을 매립하는 희생막을 형성하는 단계;
    상기 적층막을 선택적으로 식각하여 상기 오픈영역 내부에 상기 적층막을 잔류시키는 단계; 및
    상기 희생막을 제거하는 단계
    를 포함하는 자기터널접합 장치 제조방법.
  3. 제2항에 있어서,
    상기 희생막을 형성하는 단계는,
    상기 적층막을 포함하는 구조물 전면을 덮는 희생막을 형성하는 단계; 및
    상기 희생막을 선택적으로 식각하여 상기 오픈영역 내부에 잔류시키는 단계
    를 포함하는 자기터널접합 장치 제조방법.
  4. 제3항에 있어서,
    상기 희생막은 선택적으로 식각하는 단계는,
    셀로우익스포즈, 셀로우에치백 및 화학적기계적연마법을 사용하여 실시하는 자기터널접합 장치 제조방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 희생막은 탄소함유막을 포함하는 자기터널접합 장치 제조방법.
  6. 제5항에 있어서,
    상기 탄소함유막은 포토레지스트, 비정질탄소막, 실리콘산화탄소막(SiOC), 스핀온탄소막(SOC)을 포함하는 자기터널접합 장치 제조방법.
  7. 제2항에 있어서,
    상기 희생막을 제거하는 단계는,
    산소 플라즈마 처리(O2 plasma treatment)를 사용하여 실시하는 자기터널접합 장치 제조방법.
  8. 제1항에 있어서,
    상기 제1패턴은 실린더 형태를 갖는 자기터널접합 장치 제조방법.
  9. 제1항에 있어서,
    제2패턴을 형성하는 단계는,
    에치백 또는 화학적기계적연마법을 사용하여 실시하는 자기터널접합 장치 제 조방법.
  10. 소정의 간격을 갖는 복수의 제1오픈영역을 갖는 절연막을 형성하는 단계;
    상기 제1오픈영역의 바닥 및 측벽에 제1전극, 피닝막 및 핀드막이 적층된 제1패턴을 형성하는 단계;
    상기 절연막 상에 상기 제1오픈영역보다 큰 선폭을 갖는 제2오픈영역을 구비하는 포토레지스트패턴을 형성하는 단계;
    상기 제1패턴을 포함하는 구조물 전면에 상기 제1 및 제2오픈영역을 매립하도록 터널절연막, 강자성막 및 제2전극용 도전막이 순차적으로 적층된 적층막을 형성하는 단계;
    상기 포토레지스트패턴의 상부면이 노출되도록 상기 적층막을 선택적으로 식각하여 터널절연막, 자유막 및 제2전극이 적층된 제2패턴을 형성하는 단계; 및
    상기 포토레지스트패턴을 제거하는 단계
    를 포함하는 자기터널접합 장치 제조방법.
  11. 제10항에 있어서,
    상기 제1패턴을 형성하는 단계는,
    상기 오픈영역을 구비하는 절연막 전면에 제1전극용 도전막, 반강자성막 및 강자성막이 순차적으로 적층된 적층막을 형성하는 단계;
    상기 적층막 상에 상기 오픈영역을 매립하는 희생막을 형성하는 단계;
    상기 적층막을 선택적으로 식각하여 상기 오픈영역 내부에 상기 적층막을 잔류시키는 단계; 및
    상기 희생막을 제거하는 단계
    를 포함하는 자기터널접합 장치 제조방법.
  12. 제11항에 있어서,
    상기 희생막을 형성하는 단계는,
    상기 적층막을 포함하는 구조물 전면을 덮는 희생막을 형성하는 단계; 및
    상기 희생막을 선택적으로 식각하여 상기 오픈영역 내부에 잔류시키는 단계
    를 포함하는 자기터널접합 장치 제조방법.
  13. 제12항에 있어서,
    상기 희생막은 선택적으로 식각하는 단계는,
    셀로우익스포즈, 셀로우에치백 및 화학적기계적연마법을 사용하여 실시하는 자기터널접합 장치 제조방법.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 희생막은 탄소함유막을 포함하는 자기터널접합 장치 제조방법.
  15. 제14항에 있어서,
    상기 탄소함유막은 포토레지스트, 비정질탄소막, 실리콘산화탄소막(SiOC), 스핀온탄소막(SOC)을 포함하는 자기터널접합 장치 제조방법.
  16. 제11항에 있어서,
    상기 희생막을 제거하는 단계는,
    산소 플라즈마 처리(O2 plasma treatment)를 사용하여 실시하는 자기터널접합 장치 제조방법.
  17. 제10항에 있어서,
    상기 제1패턴은 실린더 형태를 갖는 자기터널접합 장치 제조방법.
  18. 제10항에 있어서,
    상기 제2패턴을 형성하는 단계는,
    에치백 또는 화학적기계적연마밥을 사용하여 실시하는 자기터널접합 장치 제조방법.
KR1020080112684A 2008-11-13 2008-11-13 자기터널접합 장치 제조방법 KR20100053856A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080112684A KR20100053856A (ko) 2008-11-13 2008-11-13 자기터널접합 장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080112684A KR20100053856A (ko) 2008-11-13 2008-11-13 자기터널접합 장치 제조방법

Publications (1)

Publication Number Publication Date
KR20100053856A true KR20100053856A (ko) 2010-05-24

Family

ID=42278724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080112684A KR20100053856A (ko) 2008-11-13 2008-11-13 자기터널접합 장치 제조방법

Country Status (1)

Country Link
KR (1) KR20100053856A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103359683A (zh) * 2013-07-10 2013-10-23 华中科技大学 一种mtj纳米柱阵列的制备方法
US9029964B2 (en) 2011-09-28 2015-05-12 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
US9570670B2 (en) 2012-07-20 2017-02-14 Samsung Electronics Co., Ltd. Magnetic device and method of fabricating the same
US9660186B2 (en) 2015-10-07 2017-05-23 Samsung Electronics Co., Ltd. Method of inspecting by-products and method of manufacturing semiconductor device using the same
US9786764B2 (en) 2014-11-19 2017-10-10 Samsung Electronics Co., Ltd. Fin-FET semiconductor device with a source/drain contact having varying different widths
US9812501B2 (en) 2015-01-05 2017-11-07 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9029964B2 (en) 2011-09-28 2015-05-12 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
US9570670B2 (en) 2012-07-20 2017-02-14 Samsung Electronics Co., Ltd. Magnetic device and method of fabricating the same
CN103359683A (zh) * 2013-07-10 2013-10-23 华中科技大学 一种mtj纳米柱阵列的制备方法
US9786764B2 (en) 2014-11-19 2017-10-10 Samsung Electronics Co., Ltd. Fin-FET semiconductor device with a source/drain contact having varying different widths
US9812501B2 (en) 2015-01-05 2017-11-07 Samsung Electronics Co., Ltd. Variable resistance memory devices and methods of manufacturing the same
US9660186B2 (en) 2015-10-07 2017-05-23 Samsung Electronics Co., Ltd. Method of inspecting by-products and method of manufacturing semiconductor device using the same

Similar Documents

Publication Publication Date Title
KR100990143B1 (ko) 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법
CN110875352B (zh) 集成电路、mram单元和用于制造存储器件的方法
JP5502627B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
KR101769196B1 (ko) 공정 데미지 최소화를 위한 자가 정렬된 자기저항 랜덤 액세스 메모리（ｍｒａｍ）구조물
KR100939111B1 (ko) 자기터널접합소자 제조방법
TWI575788B (zh) 磁性記憶體及製造磁性記憶體之方法
JP2012119564A (ja) 磁気抵抗効果素子及びその製造方法
JP5585212B2 (ja) 磁気トンネル接合素子を用いた磁気ランダムアクセスメモリおよびその製造方法
US9673388B2 (en) Integrated circuit structures with spin torque transfer magnetic random access memory and methods for fabricating the same
KR20190032957A (ko) 자기 저항 메모리 소자의 제조 방법
KR20160118386A (ko) 멀티-스텝 자기 터널 접합(mtj) 에칭을 위한 대체 전도성 하드 마스크
US20180159023A1 (en) Semiconductor device
JP2013131781A (ja) 磁気メモリセル
KR101159240B1 (ko) 반도체 소자 및 그 제조 방법
US20140299952A1 (en) Magnetic tunnel junction device and method for fabricating the same
US11114612B2 (en) Magnetoresistive random access memory and method for fabricating the same
KR20100053856A (ko) 자기터널접합 장치 제조방법
KR20100076556A (ko) 자기터널접합 장치 제조방법
KR101015144B1 (ko) 자기터널접합 장치 제조방법
US11004900B2 (en) Magnetoresistive random access memory device and method of manufacturing the same
JP2024518876A (ja) 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
KR20090114681A (ko) 자기터널접합 소자 및 이를 구비하는 메모리 셀
US20120241882A1 (en) Semiconductor memory device and method for fabricating the same
US9018720B2 (en) Semiconductor device and method for fabricating the same
US9276039B2 (en) Semiconductor storage device and method of manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid